DE4303734C2 - Chip carrier - Google Patents

Chip carrier

Info

Publication number
DE4303734C2
DE4303734C2 DE4303734A DE4303734A DE4303734C2 DE 4303734 C2 DE4303734 C2 DE 4303734C2 DE 4303734 A DE4303734 A DE 4303734A DE 4303734 A DE4303734 A DE 4303734A DE 4303734 C2 DE4303734 C2 DE 4303734C2
Authority
DE
Germany
Prior art keywords
chip carrier
contact
chip
carriers
sockets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4303734A
Other languages
German (de)
Other versions
DE4303734A1 (en
Inventor
Ullrich Dr Ing Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsches Elektronen Synchrotron DESY
Original Assignee
Deutsches Elektronen Synchrotron DESY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsches Elektronen Synchrotron DESY filed Critical Deutsches Elektronen Synchrotron DESY
Priority to DE4303734A priority Critical patent/DE4303734C2/en
Publication of DE4303734A1 publication Critical patent/DE4303734A1/en
Application granted granted Critical
Publication of DE4303734C2 publication Critical patent/DE4303734C2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

Die Erfindung betrifft einen Chipträger gemäß dem Oberbegriff des Patentanspruchs 1, wie er aus der JP 3-250 757 A2 bekannt ist.The invention relates to a chip carrier according to the preamble of claim 1 as it is from JP 3-250 757 A2 is known.

Chipträger bestehen üblicherweise aus einem rechteckigen, iso­ lierenden Grundkörper. Zumeist werden hier wegen guter Wärme­ leitwerte keramische Substrate verwendet, die an zwei gegenüber­ liegenden oder allen vier Seiten Kontakte besitzen. Bei Pin-Grid-Array Trägern sind diese Kontakte in einem Raster flächig angeordnet. Die Ableitung der durch die Verlustleistung entste­ henden Wärme über den Chipträger und die Leiterplatte, auf der die Chipträger montiert sind, wird bei hochintegrierten Schal­ tungen mit hoher Arbeitsfrequenz zu einem begrenzenden Faktor. Ebenso verkürzt sich bei hohen Arbeitsfrequenzen (< 50 MHz) die unkritische Leitungslänge auf Werte, die an die Plazierung von Chipträgern auf der Leiterplatte hohe Anforderungen stellt und bei einem notwendigen Überschreiten der kritischen Leiterzug­ länge besonderer Maßnahmen der Impedanzanpassung bedarf.Chip carriers usually consist of a rectangular, iso base body. Mostly here because of good warmth Conductivity ceramic substrates used on two opposite horizontal or all four sides have contacts. At Pin grid array carriers, these contacts are flat in a grid arranged. The derivation of the resulting from the power loss heat from the chip carrier and the circuit board on which The chip carriers are mounted in the case of highly integrated scarf with a high working frequency is a limiting factor. Likewise, at high working frequencies (<50 MHz) the uncritical cable length to values that depend on the placement of Chip carriers on the circuit board make high demands and if the critical conductor path is exceeded length of special measures of impedance matching is required.

Aus dem Abstract der JP 2-119247 A2 ist ein auf einer Platine montierter Chipträger für elektronische Bauelemente bekannt, wobei zwischen den Chipträger und die Platine ein Kühlblech eingelegt ist, das die Verlustwärme auf Bereiche außerhalb des Chipträgers ableitet.From the abstract of JP 2-119247 A2 is a mounted on a board Known chip carrier for electronic components, being between the Chip carrier and the circuit board a cooling plate is inserted, which the Dissipates heat loss to areas outside the chip carrier.

Aus der JP 3-250757 A2 und dem Abstract der JP 4-30561 A2 ist es bekannt, Chipträger zur Erhöhung der Packungsdichte stapelbar auszubil­ den. Es erscheint jedoch nicht möglich, zwischen die einzelnen Lagen des Chipträgers Kühlbleche einzulegen, da Kontaktstifte, die die Verbindung von einer unteren zu einer oberen Lage her­ stellen, bei dieser bekannten Ausführungsform den Chipträger an allen vier Seiten umgeben und wegen ihres geringen Abstandes voneinander es verhindern, daß hinreichend viel Kühlblechmateri­ al für die Wärmeableitung nach außen zur Verfügung steht. Die Kontaktstifte und die Kontaktbuchsen einer Lage sind fest mit­ einander kontaktiert und verbunden, da sie einstückig ausgeführt sind.From JP 3-250757 A2 and the abstract from JP 4-30561 A2 it is known To build stackable chip carriers to increase the packing density the. However, it does not appear possible between the individual Layers of the chip carrier insert cooling plates, since contact pins, the connection from a lower to an upper layer make, in this known embodiment, the chip carrier surrounded on all four sides and because of their small distance from each other it prevent a sufficient amount of cooling plate material al is available for heat dissipation to the outside. The Contact pins and the contact sockets of a layer are firmly attached  contacted and connected to each other as they are made in one piece are.

Der Erfindung liegt die Aufgabe zugrunde, einen Chipträger zu schaffen, der die Ableitung der Verlustwärme auch in dichter Packung ermöglicht und ferner auf einfache Weise eine abänder­ bare Verbindung zwischen den Kontaktstiften und den darüber­ liegenden Kontaktbuchsen ermöglicht.The invention has for its object to a chip carrier create the dissipation of heat loss even in denser Pack allows and also a simple change bare connection between the contact pins and the above allows lying contact sockets.

Zur Lösung dieser Aufgabe dienen die Merkmale des Patent­ anspruchs 1.The features of the patent serve to solve this problem claim 1.

Diese Aufgabe wird also erfindungsgemäß dadurch gelöst, daß als Chipträger ein Pin-Grid-Array geschaffen wird, welches auf der Unterseite Stifte in herkömmlicher Art besitzt, auf der Ober­ seite jedoch Buchsen aufweist, die mit den darunterliegenden Stiften nicht zwangsläufig elektrisch verbunden sind. Über diese Stecker und Buchsen sind die Chipträger aufeinander steckbar. Eine Seite des Chipträgers ist frei von Kontakten. Über diese Seite wird ein Kühlblech eingelegt, über dessen freistehenden Teil die Wärme abgeführt wird. Die der kontaktfreien Seite ge­ genüberliegende Seite kann als direkter Steckverbinder ausge­ führt werden, über den durch einen aufgesetzten Flachkabelsteck­ verbinder Verbindungen zur Peripherie oder anderen Chipträger­ blöcken realisierbar sind. Durch die gestapelten Chipträger werden die Verbindungsleitungen gegenüber einer Leiterplatten­ anordnung deutlich verkürzt. Die zwischen den Chipträgern lie­ genden Kühlbleche führen die Verlustwärme ab und ermöglichen einen Temperaturausgleich, der Temperaturunterschiede innerhalb eines Chipträgers sowie auch zwischen den Chipträgern vermindert und damit die durch Temperaturunterschiede hervorgerufenen me­ chanischen Spannungen herabsetzt. Gleichzeitig übernehmen die Kühlbleche Abschirmfunktionen und können als impedanzarmes Mas­ sepotential verwendet werden. Die freistehenden Teile der Kühl­ bleche lassen sich in Form und Größe an das gegebene Kühlsystem anpassen. Müssen hohe Verlustleistungen abgeführt werden, so sind auch Kühlbleche mit eingelegten Wärmeröhren (heat pipes) einsetzbar. Sind die Steckerstifte mit den darüberliegenden Buchsen verbunden, so lassen sich damit Busleitungen realisie­ ren, die in den meisten Systemen für den Daten-, Adreß- und Steuerbus benötigt werden. Wird zwischen Stecker und Buchse ein Treiber gesetzt, so lassen sich Schaltungsteile leicht entkop­ peln und die kapazitive Belastung für die einzelnen Busabschnit­ te begrenzen. Über eine Klammer können die einzelnen Chipträger mit den dazwischenliegenden Kühlblechen aufeinandergepreßt wer­ den. Die einzelnen Chipträger eines Systems sind leicht prüf- und austauschbar, welches die Reparatur eines solchen Systems erleichtert. Auch eine Erweiterung sowie ein Austausch von Modu­ len bei Weiterentwicklungen lassen sich leicht realisieren.This object is therefore achieved in that as Chip carrier a pin grid array is created, which on the Bottom has pins in a conventional way, on the top side, however, has sockets that match the ones underneath Pins are not necessarily electrically connected. About these The chip carriers can be plugged into one another with plugs and sockets. One side of the chip carrier is free of contacts. About these A cooling plate is inserted on the side, over the free-standing one Part of the heat is dissipated. The ge of the non-contact side opposite side can be used as a direct connector through the attached flat cable connector connector connections to the periphery or other chip carrier blocks are realizable. Through the stacked chip carriers the connecting lines are opposite a circuit board arrangement significantly shortened. The lie between the chip carriers cooling plates dissipate the heat loss and allow temperature compensation, the temperature differences within a chip carrier and also reduced between the chip carriers and thus the me caused by temperature differences chanic tensions. At the same time they take over Cooling plates shielding functions and can be used as low impedance Mas sepotential can be used. The free-standing parts of the cooling The shape and size of sheets can be adapted to the given cooling system to adjust. If high power losses have to be dissipated, so  are also cooling plates with inserted heat pipes applicable. Are the connector pins with the ones above Connected sockets, so bus lines can be realized ren, which in most systems for the data, address and Control bus are required. Will be between plug and socket Driver set, so circuit parts can be easily decoupled peln and the capacitive load for the individual bus section limit. The individual chip carriers can be clamped with the cooling plates in between who are pressed together the. The individual chip carriers of a system are easy to test and interchangeable, which is the repair of such a system facilitated. Also an expansion and an exchange of Modu len with further developments can be easily realized.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und im folgenden näher beschrieben. Es zeigt:An embodiment of the invention is in the drawings shown and described in more detail below. It shows:

Fig. 1 einen Chipträger im Schnittbild einer Seitenansicht, Fig. 1 a chip carrier in a sectional view a side view,

Fig. 2 einen Chipträger in Draufsicht mit einem darun­ terliegenden Kühlblech. Fig. 2 shows a chip carrier in plan view with an underlying cooling plate.

Auf einen Chipträger 1 mit eingesetzten Kontaktstiften 2 ist ein Chipträgerrahmen 3 mit Kontaktbuchsen 4 aufgesetzt. Der zentrale Bereich der Chipträgergrundplatte, der mit Chips 5 bestückt ist, wird durch ein Abdeckblech 6 gegen Umwelteinflüsse geschützt. Ist eine elektrische Verbindung der Stecker mit den darüberlie­ genden Buchsen notwendig, so weist eine isolierende Zwischenlage 7 an dieser Stelle eine Durchmetallisierung 8 auf. Zur Kontak­ tierung der Stecker bzw. Buchsen sind auf dem Chipträger 1 bzw. auf dem Chipträgerrahmen 3 Leitbahnen 9 aufgebracht, die die Verbindungen zu den Chipkontakten herstellen.A chip carrier frame 3 with contact sockets 4 is placed on a chip carrier 1 with inserted contact pins 2 . The central area of the chip carrier base plate, which is equipped with chips 5 , is protected against environmental influences by a cover plate 6 . If an electrical connection of the plug with the jacks lying above is necessary, an insulating intermediate layer 7 has a through metallization 8 at this point. To contact the plugs or sockets on the chip carrier 1 or on the chip carrier frame 3 interconnects 9 are applied, which establish the connections to the chip contacts.

Fig. 2 zeigt den Chipträger 1 in Draufsicht mit einem darunter­ liegenden Kühlblech 10. An der dem Kühlblech gegenüberliegenden Seite ist ein direkter Steckverbinder 11 angebracht, über den der Chipträger 1 mit der Peripherie oder anderen Chipträger­ blöcken verbunden werden kann. Durch eine Einkerbung 12 erfolgt eine mechanische Sicherung des Steckverbinders 11. Das Kühlblech 10 hat in dem unter den Chips 5 liegenden Bereich etwa die Form bzw. den Umriß des Abdeckblechs 6 und verbreitert sich an der von dem Steckverbinder 11 abgewandten Seite etwa zur Größe des Chipträgerrahmens 3. Man erkennt, daß nur an drei Seiten des Abdeckblechs 6 Kontaktbuchsen 4 in dem Chipträgerrahmen 3 an­ geordnet sind, so daß das Kühlblech 10 an der vierten Seite dazwischen herausgeführt werden kann. Fig. 2 shows the chip carrier 1 in plan view with an underlying cooling plate 10. On the side opposite the heat sink, a direct connector 11 is attached, via which the chip carrier 1 can be connected to the periphery or other chip carriers in blocks. The connector 11 is mechanically secured by an indentation 12 . The cooling plate 10 has approximately the shape or the outline of the cover plate 6 in the region below the chips 5 and widens on the side facing away from the plug connector 11 to approximately the size of the chip carrier frame 3 . It can be seen that only on three sides of the cover plate 6 contact sockets 4 are arranged in the chip carrier frame 3 , so that the cooling plate 10 can be brought out on the fourth side in between.

Claims (2)

1. Chipträger für oberflächenmontierbare Bauelemente mit Kontaktstiften (2) auf dessen Unterseite und
Kontaktbuchsen (4) auf dessen Oberseite,
über die mehrere Chipträger aufeinander steckbar sind,
dadurch gekennzeichnet,
daß zwischen die stapelbaren Chipträger (1) ein Kühl­ blech (10) eingelegt ist, das an einer kontaktfreien Seite die Verlustwärme auf Bereiche außerhalb des Chipträgers ableitet; und
daß eine elektrische Verbindung eines Kontaktstiftes (2) mit der darüberliegenden Kontaktbuchse (4) durch eine Durchmetallisierung (8) in einer isolierenden Zwischenlage (7) erreichbar ist.1. Chip carrier for surface-mountable components with contact pins ( 2 ) on its underside and
Contact sockets ( 4 ) on the top,
over which several chip carriers can be plugged onto one another,
characterized,
that between the stackable chip carrier ( 1 ) a cooling plate ( 10 ) is inserted, which dissipates the heat loss on areas outside the chip carrier on a non-contact side; and
that an electrical connection of a contact pin ( 2 ) to the contact socket ( 4 ) above it can be achieved by a through-metallization ( 8 ) in an insulating intermediate layer ( 7 ). 2. Chipträger nach Anspruch 1, dadurch gekenn­ zeichnet, daß auf einer Seite des Chipträgers (1) ein direkter Steckverbinder (11) aufgebracht ist.2. Chip carrier according to claim 1, characterized in that a direct connector ( 11 ) is applied to one side of the chip carrier ( 1 ).
DE4303734A 1993-02-03 1993-02-03 Chip carrier Expired - Fee Related DE4303734C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4303734A DE4303734C2 (en) 1993-02-03 1993-02-03 Chip carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4303734A DE4303734C2 (en) 1993-02-03 1993-02-03 Chip carrier

Publications (2)

Publication Number Publication Date
DE4303734A1 DE4303734A1 (en) 1994-08-04
DE4303734C2 true DE4303734C2 (en) 1996-07-18

Family

ID=6479980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4303734A Expired - Fee Related DE4303734C2 (en) 1993-02-03 1993-02-03 Chip carrier

Country Status (1)

Country Link
DE (1) DE4303734C2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19923523A1 (en) * 1999-05-21 2000-11-30 Siemens Ag Semiconductor module with stacked chip package
DE10211556A1 (en) * 2002-03-15 2003-10-02 Infineon Technologies Ag Component, used as a power component, comprises a semiconductor module having a support with electrically conducting strip conductors, a plate with further strip conductors and an electrically conducting connection
DE10353139A1 (en) * 2003-11-14 2005-06-02 Fachhochschule Stralsund Package system for modular system structures
DE19802347B4 (en) * 1997-09-12 2005-10-06 LG Semicon Co., Ltd., Cheongju A stackable semiconductor substrate and stackable semiconductor device, and manufacturing methods thereof, and a semiconductor stackable module module manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2191559B1 (en) * 2002-02-18 2005-02-01 Monocrom, S.L. LASER MODULE

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136865A (en) * 1985-12-11 1987-06-19 Hitachi Ltd Module mounting structure
JPH03250757A (en) * 1990-02-28 1991-11-08 Mitsubishi Electric Corp Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19802347B4 (en) * 1997-09-12 2005-10-06 LG Semicon Co., Ltd., Cheongju A stackable semiconductor substrate and stackable semiconductor device, and manufacturing methods thereof, and a semiconductor stackable module module manufacturing method
DE19923523A1 (en) * 1999-05-21 2000-11-30 Siemens Ag Semiconductor module with stacked chip package
DE19923523B4 (en) * 1999-05-21 2004-09-30 Infineon Technologies Ag Semiconductor module with semiconductor chips arranged one above the other and connected to one another
DE10211556A1 (en) * 2002-03-15 2003-10-02 Infineon Technologies Ag Component, used as a power component, comprises a semiconductor module having a support with electrically conducting strip conductors, a plate with further strip conductors and an electrically conducting connection
DE10353139A1 (en) * 2003-11-14 2005-06-02 Fachhochschule Stralsund Package system for modular system structures
DE10353139B4 (en) * 2003-11-14 2008-12-04 Fachhochschule Stralsund Stackable modular housing system and method of making the same

Also Published As

Publication number Publication date
DE4303734A1 (en) 1994-08-04

Similar Documents

Publication Publication Date Title
DE102009055648B4 (en) power semiconductor module
AT398254B (en) CHIP CARRIERS AND ARRANGEMENT OF SUCH CHIP CARRIERS
DE60123762T2 (en) ELECTRONIC MODULE WITH CARRIER MOUNTED IC HOUSING IN 3D ARRANGEMENT
EP1467407B1 (en) Power semiconductor module
EP1429385B1 (en) Housing for power semiconductor modules
EP1450404B1 (en) Assembly in pressure contact with a power semiconductor module
DE4128603A1 (en) SEMICONDUCTOR ARRANGEMENT
DE19801312A1 (en) Semiconductor element with semiconductor chip for multi-chip module
DE10002852A1 (en) Shielding device and electrical component with a shielding device
DE4021871A1 (en) HIGHLY INTEGRATED ELECTRONIC COMPONENT
DE60038526T2 (en) Electronic module
EP0750344B1 (en) Semiconductor power module with connection pins
DE3627372C3 (en) Arrangement consisting of a printed circuit board, a heat sink and electronic components to be cooled
DE102009027416B4 (en) Semiconductor module with a pluggable connection and method of manufacturing a semiconductor module with a pluggable connection
EP0531984A1 (en) Electronic circuit for semi-conductor power components
DE10036619A1 (en) Semiconducting component has socket-like plug connector for accepting pin or blade-shaped connectors with slot-shaped openings accepting connectors from above and from side
DE4303734C2 (en) Chip carrier
EP1209742A1 (en) Power Semiconductor Module and application of such a Power Semiconductor Module
DE102004036909B4 (en) A semiconductor base device with a wiring substrate and an intermediate wiring board for a semiconductor device stack, and a method of manufacturing the same
DE102005050534A1 (en) The power semiconductor module
DE10334426A1 (en) Semiconductor device
DE19648492A1 (en) Three=dimensional multi-chip module, e.g. memory module
DE4315847A1 (en) Connection between a transmitter and/or receiver and an antenna
DE2753236C2 (en) Installation frame for an integrated semiconductor circuit arrangement without a housing
EP0793407B1 (en) Electronic switching device, particularly electronic relay, for plug-in mounting

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee