DE4235919A1 - Verfahren zur Herstellung von Dünnfilm-Schichtschaltungen - Google Patents

Verfahren zur Herstellung von Dünnfilm-Schichtschaltungen

Info

Publication number
DE4235919A1
DE4235919A1 DE19924235919 DE4235919A DE4235919A1 DE 4235919 A1 DE4235919 A1 DE 4235919A1 DE 19924235919 DE19924235919 DE 19924235919 DE 4235919 A DE4235919 A DE 4235919A DE 4235919 A1 DE4235919 A1 DE 4235919A1
Authority
DE
Germany
Prior art keywords
layer
copper
copper layer
photoresist
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19924235919
Other languages
English (en)
Inventor
Andreas Jaeger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19924235919 priority Critical patent/DE4235919A1/de
Publication of DE4235919A1 publication Critical patent/DE4235919A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Dünnfilm- Schichtschaltungen entsprechend dem Oberbegriff des Anspruchs 1.
Ein Verfahren der vorerwähnten Art ist aus der DE-A1- 34 38 028 und der DE-A1-25 22 944 bekannt. Bei den bekannten Verfahren wird, ggf. nach der Erzeugung von Widerstandsstruk­ turen eine vergleichsweise sehr dünne Titanschicht und darauf eine etwas dickere erste Kupferschicht in einem Vakuumprozeß großflächig aufgebracht. Die Kupferschicht wird im Bereich späterer Leiterbahnen galvanisch verstärkt und darauf eine Goldschicht galvanisch aufgebracht. Die Goldschicht dient da­ bei einerseits als Kontaktierungshilfe beim Bonden und Löten und andererseits als Korrosionsschutz für die Kupferschicht. Abschließend wird zunächst die frei liegende Kupferoberflache und dann die freiliegende Titanschicht weggeätzt. Beim Ätzen der freiliegenden, also nicht durch die Goldschicht geschütz­ ten Kupferoberfläche ergibt sich eine seitliche Unterätzung der Goldschicht und damit der Leiterbahnflanken, so daß diese nicht gegen Korrosion geschützt sind, kann auch die Verbin­ dungsstelle zwischen Leiterbahnflanken und Widerstandsstruk­ turen geschwächt werden.
Die Aufgabe der Erfindung besteht also darin, das eingangs erwähnte Verfahren zur Herstellung von Dünnfilm- Schicht­ schaltungen so weiter zu entwickeln, daß die Flanken der vor­ gesehenen Leiterbahnen durch eine Goldschicht geschützt sind und damit der Korrosionsschutz und die Maßhaltigkeit der Lei­ terbahnen gewährleistet ist.
Erfindungsgemäß wird die Aufgabe durch ein Verfahren der ein­ gangs erwähnten Art gelöst, daß durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale weitergebildet ist. Von besonderem Vorteil beim erfindungsgemäßen Verfahren ist der geringe Aufwand, der das beim Stand der Technik Erforder­ liche nicht überschreitet.
Als besonders zweckmäßig hinsichtlich Auftragsgeschwindigkeit und Materialverlust hat sich eine Weiterbildung des erfin­ dungsgemäßen Verfahrens entsprechend dem Patentanspruch 2 er­ geben.
Die Erfindung soll im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert werden. Dabei zeigt
Fig. 1 eine erste nach dem erfindungsgemäßen Verfahren hergestellte Schichtschaltung,
Fig. 2 eine zweite, zusätzlich eine Widerstandsstruktur enthaltende Dünnfilm- Schichtschaltung, die nach dem erfindungsgemäßen Verfahren hergestellt ist.
In der Fig. 1 ist mit S das Keramiksubstrat bezeichnet, daß aus gesinterten Aluminiumoxid besteht und in das zunächst ggf. notwendige Durchbohrungen eingebracht werden. Anschlie­ ßend wird bei der Herstellung von Dünnfilm- Schichtschaltun­ gen ohne Widerstandsstrukturen die für den Aufbau der Schichtschaltungen vorgesehene Oberflächenseite insgesamt mit einer dünnen, vorzugsweise etwa 0,07 µm dicken Titanschicht Ti durch Sputtern überzogen, auf die ebenfalls durch Sputtern eine etwa 0,5 µm dicke erste Kupferschicht Cu1 aufgebracht wird. Anschließend erfolgt ein Fotolackprozeß, bei dem auf der ersten Kupferschicht Cu1 eine Fotolackschicht durch Wal­ zen, Belichten und Entwickeln so aufgebracht wird, daß an denjenigen Stellen die erste Kupferschicht Cu1 freiliegt, an denen Leiterbahnen sowie Kontaktflecken für Chipkondensatoren und ähnliches vorgesehen sind. Die freiliegenden Stellen wer­ den anschließend mit einer zweiten vergleichsweisen dicken Kupferschicht Cu2 galvanisch überzogen, so daß die Gesamt­ dicke der Kupferschichten bei etwa 6,5 µm liegt. Beim Stande der Technik erfolgt anschließend eine galvanische Vergoldung und daraufhin das Abätzen der freiliegenden Kupferoberfläche.
Beim erfindungsgemäßen Verfahren wird nach der galvanischen Abscheidung der zweiten Kupferschicht Cu2 der Fotolack voll­ ständig entfernt und anschließend die gesamte Kupferoberflä­ che so weit abgeätzt, daß die freiliegenden Teile der ersten Kupferschicht Cu1 vollständig entfernt sind, während die zweite, dickere Kupferschicht Cu2 nur unwesentlich abgetragen wird. Erst dann wird die Golddeckschicht Au für die Leiter­ bahnen galvanisch aufgebracht, wobei die freiliegende Titan­ schicht Ti kein Gold aufnimmt. Abschließend wird die Titan­ schicht an den freiliegenden Stellen abgeätzt.
Beim Herstellungsverfahren nach dem Stande der Technik würde der schraffierte Teil der Schichtschaltung, der durch die Ätzgrenze AEGr vom übrigen Teil der Schichtschaltung getrennt ist, weggeätzt werden. Eine nach dem bekannten Stand der Technik hergestellte Schichtschaltung hätte dann eine erste Goldflanke Auf1 und eine erste Kupferflanke Cuf1, die unge­ schützt freiliegen würde. Entsprechend dem erfindungsgemäßen Verfahren hergestellte Schichtschaltungen weisen dem gegen­ über keine Ätzgrenze auf, so daß sich eine zweite Goldflanke Auf2 ergibt, die bis zur Titanschicht Ti und damit praktisch bis zum Substrat S reicht und die Kupferschicht mit der zwei­ ten Kupferflanke Cuf2 völlig abdeckt.
In der Fig. 2 ist eine schematische Darstellung einer Wider­ standsstrukturen enthaltenden Dünnfilm- Schichtschaltung dar­ gestellt, die nach dem erfindungsgemäßen Verfahren herge­ stellt ist. Die Herstellung der Widerstandsstrukturen erfolgt dabei durch zusätzliche Verfahrensschritte, die den in Zusam­ menhang mit der Herstellung der Schichtschaltung in Fig. 1 erläuterten Verfahrensschritten vorgeschaltet sind. Für die Widerstandsstrukturen der in Fig. 2 dargestellten Schicht­ schaltung ist eine Nickelchromschicht NiCr vorgesehen, die zunächst ganz flächig auf das gereinigte und gebohrte Substrat S aufgebracht wird. Mittels eines ersten Fotolackprozesses wird auf der Nickelchrom-Oberfläche durch Walzen, Belichten und Entwickeln eine Fotolackschicht an den Stellen aufge­ bracht, an denen Widerstandsstrukturen entstehen sollen. An­ schließend erfolgt das Abätzen der restlichen Nickelchrom­ schicht sowie das Entfernen des Lacks auf der Nickelchrom­ schicht.
Der weitere Herstellungsprozeß entspricht dem für die Schichtschaltung der Fig. 1, es wird also ebenfalls ganzflä­ chig eine Titanschicht Ti sowie eine erste Kupferschicht Cu1 in einem zweiten Vakuumprozeß durch Sputtern aufgebracht und anschließend in einem zweiten Fotolackprozeß die Oberfläche der ersten Kupferschicht Cu1 an den Stellen freigelegt, an denen die beiterbahnen durch galvanisches Aufbringen der zweiten Kupferschicht Cu2 entstehen sollen. Anschließend er­ folgt wiederum die vollständige Entfernung des Fotolacks und das Abätzen der gesamten Kupferoberfläche soweit, daß die vergleichsweise dünne erste Kupferschicht Cu1 an den freilie­ genden Stellen vollständig entfernt ist. Abschließend erfolgt auch hier das galvanische Aufbringen der Goldschicht Au und das Abätzen der freiliegenden Stellen der Titanschicht Ti, so daß auch die Nickelchrom-Oberfläche freiliegt. In der Fig. 2 ist eine zweite Ätzgrenze AEGr2 eingezeichnet, die ebenfalls ein schraffiertes Gebiet der Leiterbahnen vom Rest der Lei­ terbahnen abtrennt. Diese zweite Ätzgrenze würde sich beim Herstellungsverfahren nach dein Stande der Technik durch Unterätzung der Goldschicht Au ergeben, da diese sich nur bis zur dritten Goldflanke Auf3 erstrecken würde, so daß bei nach dem Stand der Technik hergestellten Schichtschaltungen das schraffierte Gebiet fehlen würde. Es ist erkennbar, daß durch das erfindungsgemäße Verfahren nicht nur der Korrosionsschutz der Leiterbahnen sondern auch die Kontaktierung der Nickelchromschicht zuverlässig gesichert ist.

Claims (2)

1. Verfahren zur Herstellung von Dünnfilm-Schichtschaltungen, bei dem auf ein gereinigtes und gegebenenfalls mit Löchern versehenes Substrat auf wenigstens eine Oberflächenseite in einem ersten Vakuumprozeß eine Nickelchromschicht aufgebracht und durch einen ersten Fotolack- und Ätzprozeß die gewünsch­ ten Widerstandsstrukturen erzeugt werden, daß danach auf die gesamte, mit den Widerstandsstrukturen versehene Oberfläche und bei Schichtschaltungen ohne Widerstandsstrukturen direkt auf das gereinigte und gebohrte Substrat in einem zweitem Va­ kuumprozeß jeweils ganzflächig eine Titanschicht und darauf eine erste Kupferschicht abgeschieden werden, daß anschlie­ ßend in einem zweiten Fotolackprozeß die erste Kupferschicht an denjenigen Stellen mit einer Fotolackschicht bedeckt wird, die nicht verstärkt werden sollen und die freiliegenden Stel­ len der ersten Kupferschicht insbesondere galvanisch mit einer vergleichsweise dicken zweiten Kupferschicht verstärkt werden, dadurch gekennzeichnet, daß nach Entfernung der Fotolackschicht die gesamte Kupfer­ oberfläche (Cu1, Cu2) in einem zweiten Ätzprozeß soweit abge­ ätzt wird, daß die frei liegenden Teile der ersten, ver­ gleichsweise dünnen Kupferschicht (Cu1) vollständig entfernt sind, daß danach die verbliebene Kupferoberfläche insbeson­ dere galvanisch vergoldet (Au) wird und daß abschließend mit einem nur die Titanschicht (Ti) angreifenden Ätzmittel diese an den freiliegenden Stellen weggeätzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim ersten und beim zweiten Vakuumprozeß die Auftragung der Schichten durch Sputtern erfolgt.
DE19924235919 1992-10-23 1992-10-23 Verfahren zur Herstellung von Dünnfilm-Schichtschaltungen Withdrawn DE4235919A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924235919 DE4235919A1 (de) 1992-10-23 1992-10-23 Verfahren zur Herstellung von Dünnfilm-Schichtschaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924235919 DE4235919A1 (de) 1992-10-23 1992-10-23 Verfahren zur Herstellung von Dünnfilm-Schichtschaltungen

Publications (1)

Publication Number Publication Date
DE4235919A1 true DE4235919A1 (de) 1994-04-28

Family

ID=6471245

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924235919 Withdrawn DE4235919A1 (de) 1992-10-23 1992-10-23 Verfahren zur Herstellung von Dünnfilm-Schichtschaltungen

Country Status (1)

Country Link
DE (1) DE4235919A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158809A1 (de) * 2001-11-30 2003-06-18 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158809A1 (de) * 2001-11-30 2003-06-18 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
US6943101B2 (en) 2001-11-30 2005-09-13 Infineon Technologies Ag Manufacturing of a corrosion protected interconnect on a substrate
DE10158809B4 (de) * 2001-11-30 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn

Similar Documents

Publication Publication Date Title
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE69005785T2 (de) Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung.
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE68908341T2 (de) Verfahren zum Montieren eines elektronischen Bausteins und diesen verwendende Speicherkarte.
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
EP0645953A1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE69118331T2 (de) Halbleiter-Anordnung mit einem Kontaktfleck
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE3118342C2 (de) Wärmeaufzeichnungskopf und Verfahren zu seiner Herstellung
EP0056472B1 (de) Elektronische Dünnschichtschaltung
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren
DE4235919A1 (de) Verfahren zur Herstellung von Dünnfilm-Schichtschaltungen
DE4425943B4 (de) Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE69922271T2 (de) Leiterplattenherstellungsmethode
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
EP1703781A1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
DE2903428C2 (de) Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten
DE4026822C2 (de) Verfahren zur Herstellung eines Trägers für oberflächenmontierbare elektronische Bauelemente, insbesondere eines TAB-Filmträgers
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung
DE3524832A1 (de) Herstellung von duennfilmschaltungen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee