DE4231197C2 - Positionsdetektor - Google Patents
PositionsdetektorInfo
- Publication number
- DE4231197C2 DE4231197C2 DE4231197A DE4231197A DE4231197C2 DE 4231197 C2 DE4231197 C2 DE 4231197C2 DE 4231197 A DE4231197 A DE 4231197A DE 4231197 A DE4231197 A DE 4231197A DE 4231197 C2 DE4231197 C2 DE 4231197C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- position detector
- output
- flip
- output request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/143—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in pattern-reading type converters, e.g. having both absolute and incremental tracks on one disc or strip
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
- H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/22—Analogue/digital converters pattern-reading type
- H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
- H03M1/28—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
- H03M1/30—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
Description
Die vorliegende Erfindung bezieht sich auf einen Positionsdetek
tor gemäß Anspruch 1, der festgestellte Positionen als Daten
nach außen abgibt. Insbesondere bezieht sich die Erfindung auf
einen Positionsdetektor, der nach der Ausgabe an eine externe
Partei, wobei die interne Fehlerinformation und Selbstdiagnose
information innen zurückgehalten (gespeichert) werden, ermög
licht, dass sein Informationszurückhaltezustand von der exter
nen, kommunizierenden Partei leicht zurückgesetzt wird.
Die Druckschrift IBM Technical Disclosure Bulletin, November
1990, Seite 279 und Seite 280, zeigt eine Vorrichtung zum Spei
chern interner Fehlerinformationen, eine Vorrichtung zur Ausgabe
von Daten in Abhängigkeit von extern erzeugten Ausgabeanforde
rungssignalen, eine Vorrichtung zum Überwachen der
Statusänderung des Ausgabesignals und eine Vorrichtung zum
Rücksetzen der internen Fehlerinformation. Die "Host-ISR-Daten"
weisen ein Hostfehlerbit N + 1 aus. Die ISR-Daten werden
gelöscht, wenn sie von der Hosteinheit gelesen worden sind. Es
soll sichergestellt werden, dass, selbst wenn das Bit, das den
Befehl darstellt, gelöscht wird, das Fehlerbit nicht gelöscht
wird, bis es auch gelesen worden ist. Dies ist der Fall, wenn
die ISR-Information mehr Bits aufweist als die Hosteinrichtung
in einer einzigen Operation lesen kann. Aus diesem Grund gibt es
eine Vielzahl von Sub-ISRs, die jeweils eine Länge aufweisen,
die der minimalen Hostwortgröße entspricht. Alle Sub-ISRs
enthalten ein eigenes Fehlerbit. Das Hostfehlerbit (ISR-Bit N +
1) wird erst dann gelöscht, wenn es von dem Host gelesen worden
ist und wenn alle Sub-ISRs-Fehlerbits Null sind.
Einige Positionsdetektoren nach dem Stand, der Technik,
die festgestellte Position als Daten nach außen ausgeben,
besitzen ein zusätzliches Merkmal. Dieses ist die Fähigkeit,
interne Fehler Information und Selbstdiagnoseinfor
mation zurückzuhalten und nach außen auszugeben. Diese Arten
von Information rühren von Fällen her, bei denen anomal hohe
Bewegungsgeschwindigkeiten auf der Skala die kritischen Emp
findlichkeitspegel der Detektoren überschritten haben.
Der Grund zum Zurückhalten der Fehlerinformation und
Selbstdiagnoseinformation ist das Sicherstellen, daß zwei
Arten von Information ohne Fehler nach Außen gegeben werden,
selbst wenn Fehlersignale und andere, die Information bil
dende Signale nur zeitweise auftreten.
In der Zwischenzeit, nach dem übertragen der Fehlerin
formation und Selbstdiagnoseinformation an die externe, kom
munizierende Partei, ist es für die Ausgangspartei notwen
dig, daß ihr Informationsrückhaltezustand von der anderen
Partei zurückgesetzt wird. Der Rücksetzvorgang ist notwen
dig, um für ein erneutes Erhalten von weiterer Fehlerinfor
mation und Selbstdiagnoseinformation Platz zu machen.
Bislang werden Positionsdetektoren nach dem Stand der Technik
unter Verwendung einiger herkömmlicher Maßnahmen zurückgesetzt:
Durch Ausschalten und Wiederanlegen des Stroms, um beim Ein
schalten des Stroms eine Informationsrücksetzsequenz auszulösen;
oder durch Installieren einer speziellen Rücksetzleitung zum Zu
rücksetzen des Informationsrückhaltezustands des Positionsdetek
tors. Diese herkömmlichen Rücksetzverfahren besitzen einige
Nachteile. Zum Beispiel dauert in dem Falle, in dem der Posi
tionsdetektor ausgeschaltet und dann wieder angeschaltet wird,
der Startvorgang aufgrund der Anzahl der gleichzeitig durchge
führten Selbstdiagnosevorgänge einige Zeit. Dies führt zu einem
zusätzlichen Zeitbedarf für das Zurücksetzen des Informations
rückhaltezustands des Positionsdetektors. Weiterhin führt das
Installieren der speziellen Rücksetzleitung zu einem größeren
Leistungsverbrauch, zu einem höheren Platzverbrauch und zu höhe
ren Kosten.
Es ist daher Aufgabe der vorliegenden Erfindung, einen Posi
tionsdetektor bereitzustellen, der es ermöglicht, interne Feh
lerinformation und Selbstdiagnoseinformation auf einfache Weise
zurückzusetzen, ohne den Strom auszuschalten oder eine spezielle
Rücksetzleitung zu installieren.
Erfindungsgemäß wird diese Aufgabe durch die, Merkmale des An
spruchs 1 gelöst.
Bevorzugte Ausführungsbeispiele sind in den Unteransprüchen ge
zeigt.
Die Erfindung beruht auf der Tatsache, dass Positionsdetektoren allge
mein mit Vorrichtungen zur Datenausgabe in Abhängigkeit von ei
nem Ausgabeanforderungssignal von außen versehen sind. Das
heißt, dass die Daten überlicherweise ausgegeben werden, wenn
das Ausgabeanforderungssignal einen vorgegebe
nen Zustand erreicht. Im allgemeinen ist die Periode, wäh
rend der sich das Ausgabeanforderungssignal in dem vorgege
benen Zustand befindet, sehr kurz.
In Anbetracht der kurzen Periode für das Ausgabeanforderungssig
nal umfasst die Erfindung Vorrichtungen zum Überwachen des Sta
tus des Ausgabeanforderungssignals und zum Zurücksetzen der in
ternen Fehlerinformation oder Selbstdiagnoseinformation, wenn
das extern erzeugte Ausgabeanforderungssignal länger als eine
vorgegebene Zeitperiode in einem bestimmten logischen Zustand
ist, oder wenn ein bestimmtes Signalpegelmuster des Ausgabean
forderungssignals vorliegt.
Das obige Prinzip der Erfindung verlangt lediglich eine zusätz
liche, einfache Schaltkreisanordnung für einen Positionsdetektor
um den Informationsrückhaltestatus schnell zurückzusetzen. Es
ist nicht notwendig, den Positionsdetektor aus- und dann wieder
anzuschalten oder eine spezielle Rücksetzleitung für den Posi
tionsdetektor zur Verfügung zu stellen. Insbesondere ist, wenn
das vorgegebene Muster ein Zustand ist, in dem das Ausgabeanfor
derungssignal länger eingegeben wird als eine vorgegebene Zeit
dauer, dieses Muster sehr leicht festzustellen.
Die obige Aufgabe und Merkmale der Erfin
dung ebenso wie deren Neuartigkeit werden aus der nachfol
genden Beschreibung mit den beigefügten Zeichnungen deutlich
werden.
Die bevorzugten Ausführungsbeispiele der Erfindung wer
den unter Bezugnahme auf die Zeichnungen beschrieben, wobei
gleiche Elemente mit denselben Bezugszeichen bezeichnet wer
den.
Fig. 1 ist ein Blockdiagramm einer Gesamtkonstruktion
eines Positionsdetektoren, der die vorliegende Erfindung
darstellt.
Fig. 2 ist eine perspektivische Ansicht einer Skala und
von Detektoren zur Verwendung mit dem Ausführungsbeispiel
der Fig. 1.
Fig. 3 ist eine teilweise vergrößerte Draufsicht von
Skalenformen zur Verwendung mit dem Ausführungsbeispiel.
Fig. 4 ist eine perspektivische Ansicht zur Darstellung,
wie ein kapazitiver Detektor des Ausführungsbeispiels arbei
tet.
Fig. 5 ist eine diagrammatische Ansicht von Ausgabewel
lenformen des kapazitiven Detektors.
Fig. 6 ist eine diagrammatische Ansicht einer Daten
struktur zum Beschreiben, wie ein Register und ein Ver
gleichsschaltkreis des Ausführungsbeispiels arbeiten.
Fig. 7 ist ein longitudinaler Querschnitt eines opti
schen Detektors zur Verwendung in dem Ausführungsbeispiel.
Fig. 8 ist ein Zeitablaufdiagramm, das Wellenformen des
Ausgangs eines optischen Detektorschaltkreises des Ausfüh
rungsbeispiels im Vergleich mit dem binär kodierten Signal
ausgang von einem Interpolationsschaltkreis des Ausführungs
beispiels zeigt.
Fig. 9 ist ein Schaltkreisdiagramm eines typischen Lade
generators zur Verwendung in dem Ausführungsbeispiel.
Fig. 10 ist ein Zeitablaufdiagramm, das zeigt, wie der
Ladegenerator arbeitet.
Fig. 11 ist ein Schaltkreisdiagramm des Vergleichs
schaltkreises in dem Ausführungsbeispiel.
Fig. 12 ist eine Wahrheitstabelle für einen von dem Ver
gleichsschaltkreis verwendeten Positionsdetektoren.
Fig. 13 ist ein Zeitablaufdiagramm, das zeigt, wie der
Vergleichsschaltkreis arbeitet.
Fig. 14 ist ein Schaltkreisdiagramm eines RS-Flip-Flop-
Schaltkreises zur Verwendung in dem Ausführungsbeispiel.
Fig. 15 ist ein Schaltkreisdiagramm eines Resetimpulsge
nerators zur Verwendung in dem Ausführungsbeispiel.
Fig. 16 ist ein Zeitablaufdiagramm, das typische Signal
wellenformen verschiedener Teile des Ausführungsbeispiels im
normalen Ausgabezustand zeigt.
Fig. 17 ist ein Zeitablaufdiagramm, das typische Signal
wellenformen verschiedener Teile des Ausführungsbeispiels im
Resetzustand zeigt.
Ein bevorzugtes Ausführungsbeispiel der Erfindung wird
nun im Detail unter Bezugnahme auf die beigefügten Zeichnun
gen beschrieben.
Fig. 1 ist ein Blockdiagramm einer Gesamtkonstruktion
eines Positionsdetektors, der die vorliegende Erfindung aus
führt. Fig. 2 ist eine perspektivische Ansicht einer Skala
und von Detektoren, die in diesem Ausführungsbeispiel ver
wendet werden.
Dieses Ausführungsbeispiel umfaßt: eine Skala 10 mit ka
pazitiven, absoluten Kodierungsmuster mit einer geringen
Auflösung für lange Wellenlängen 11-13, 15 und 16 und ein
hochauflösendes, inkrementierendes, optisches Kodierungsmu
ster für kurze Wellenlängen 14, das in der Richtung der Po
sitionsdetektion geformt ist; einen kapazitiven Detektor 20,
der bei langsamer Geschwindigkeit die oben erwähnten kapazi
tiven, absoluten Kodemuster liest; einen kapazitiven Detek
torschaltkreis 30, der die Ausgabe des kapazitiven Detektors
20 verarbeitet, um absolute, kapazitive Signale mit geringer
Auflösung und langer Wellenlänge zu erzeugen; ein Register
40, das die absoluten, kapazitiven Signale, die von dem ka
pazitiven Detektorschaltkreis 30 pro Spur erzeugt werden,
auf einer Zeitteilerbasis zusammenfügt, um absolute, kapazi
tive Daten CAPDATA (paralleles Signal) zu erzeugen; einen
optischen Detektor 50, der den optischen, inkrementierenden
Kode mit hoher Geschwindigkeit liest; einen optischen Detek
torschaltkreis 60, der die Ausgabe des optischen Detektors
50 verarbeitet, um ein optisches, inkrementierendes Signal
mit hoher Auflösung und kurzer Wellenlänge zu erzeugen;
einen Interpolationsschaltkreis 70, der die optischen, in
krementierten Signale interpoliert, um absolute, optische
Signale hoher Auflösung mit kurzer Wellenlänge (parallele
Signale) b3-b0 zu erzeugen; einen Ladegenerator 80, der ein
Ladesignal für die niederwertigste Ziffer des absoluten, ka
pazitiven Signals bezüglich der höchstwertigsten Ziffer der
absoluten, optischen Signalausgabe des Interpolationsschalt
kreises 70 erzeugt; einen mit einem Voreinstellungseingang
ausgerüsteter Hoch/Tiefzähler 90 (UP/DN), der die absoluten,
kapazitiven Signale und das Ladesignal zählt, um Ziffern hö
herer Ordnung eines absoluten Ausgabesignals zu erzeugen
(serielles Signal) SO; einen Vergleichsschaltkreis 100, der
die absolute kapazitive Signalausgabe des Registers 40 mit
der Ausgabe des Hoch/Tiefzählers 90 vergleicht, um ein Feh
lersignal ERR zu erzeugen, wenn die Differenz dazwischen
einen vorgegebenen Wert übersteigt; einen R/S-Flip-Flop-
Schaltkreis 110 (F/F), der das Fehlersignal ERR des Ver
gleichsschaltkreises 100 zurückhält (speichert); ein Schie
beregister 120 mit Paralleleingang und seriellem Ausgang,
das als serielle Daten SO die Ausgabe des Hoch/Tiefzählers
90 (paralleles Signal) als höherwertiges Bit-Signal ausgibt und
die absoluten optischen Daten als niederwertiges Bit-Signal aus
gibt; einen Verschiebetaktgenerator
130, der ein Verschiebetaktsignal SCK in Abhängigkeit von
einer seriellen Datenausgabeanforderungen der anderen Kommu
nikationspartei erzeugt, wodurch das Schieberegister 120 zu
Ausgabe der seriellen Daten SO angetrieben wird; einen Rese
timpulsgenerator 140, der Resetimpulse RES erzeugt, um den
Signalrückhaltezustand des RS-Flip-Flop-Schaltkreises 110
zurückzusetzen, während das Ausgabesignal REQ länger als
eine vorgegebene Periode aufrecht erhalten wird; und ein ex
klusiver-ODER-Gatterschaltkreis 150, der Zweiphasen-
Rechteckwellensignale A und B auf der Basis der absoluten,
optischen Signale b0 und b1 des Interpolationsschaltkreises
70 zur Ausgabe nach außen erzeugt.
Wie in Fig. 3 zu sehen, besitzt die Skala 10 in der
Richtung abnehmender Wellenlängen auf der Oberfläche geformt
eine erste Spur 11 für grobe, kapazitive Messungen, eine
zweite Spur 12 für mittlere, kapazitive Messungen und eine
dritte Spur 13 für feine, kapazitive Messungen. Die dritte
Spur 13 weist außerdem eine vierte, optische Spur (optische
Hauptskala) 14 auf, die durch feine Unterteilungen in der
Richtung der Positionsdetektion gebildet wird.
Da sich die kapazitive dritte Spur 13 und die optische
vierte Spur 14 physikalisch dieselbe Spur teilen, ist die
Gesamtbreite der Skala 10 verringert. Es ist auch möglich,
die kapazitive dritte Spur und die optische vierte Spur ge
trennt auszubilden. In Fig. 3 bezeichnet das Bezugszeichen
15 eine Gruppe von Transferelektroden für die erste Spur 11,
und das Bezugszeichen 16 bezeichnet eine Gruppe von Transfe
relektroden für die zweite Spur 12.
Wie in Fig. 2 gezeigt, umfaßt der kapazitive Detektor 20
einen Aufnehmer 22, der der Hauptskala 10 gegenüber angeord
net ist und sich in Richtung der Positionsdetektion relativ
zur Hauptskala 10 bewegt; Übertragungs-(Treiber-)Elektro
den 24, die auf dem Aufnehmer 22 angeordnet sind und an die,
zur Illustration, Acht-Phasen-Wechselspannungssignale suk
zessive angelegt sind; Aufnahmeelektroden 25 für die erste
Spur 11; und Aufnahmeelektroden 26 für die zweite Spur 12.
Wenn Signale von der dritten Spur 13 erhalten werden, werden
die Aufnahmeelektroden 25 und 26 zusammen verwendet.
Der optische Detektor 50 wird strukturell von dem kapa
zitiven Detektor 20 "umklammert". Diese Anordnung dient
dazu, zu verhindern, daß die festgestellten Werte der höher
wertigen drei kapazitiven Spuren 11 bis 13 von den festge
stellten Werten der niederwertigsten optischen Spur 14 auf
grund solcher äußeren Störungen wie etwa Temperaturschwan
kungen abweichen.
Die Arbeitsweise des kapazitiven Detektors 20 wird im
Folgenden kurz beschrieben. Fig. 4 zeigt schematisch die
Elektrodenanordnung eines absoluten, kapazitiven Detektors
mit einem Meßbereich für eine einzelne Spur (in diesem Bei
spiel die dritte Spur 13) für die Einfachheit der Beschrei
bung.
Dieser absolute, kapazitive Detektor umfaßt die Skala 10
und den Aufnehmer 22, der sich unter Beibehaltung eines kon
stanten Abstandes zur Skala entlang derselben bewegt. Die
Elektroden der Skala 10 und des Aufnehmers 22 sind durch Ät
zen von Leitermustern auf einem Isolator, wie etwa eine
Glasplatte oder eine Epoxyglasplatte, geformt.
Im Betrieb wird eine an die Übertragungselektroden 24
des Aufnehmers 22 angelegte Spannung durch kapazitive Kopp
lung an die Spurelektroden 13 angelegt. Die Spurelektroden
13 auf der Skala 10 sind durch Verdrahtung mit den Transfer
elektroden (z. B. Elektroden 15) verbunden, während die
Transferelektroden 17 kapazitiv mit den Empfangselektroden
(z. B. Elektroden 25) auf dem Aufnehmer 22 verbunden sind.
Also erzeugen die Empfangselektroden 25 Signale, die von der
Kapazität abhängen.
Die Teilung jeder der Spuren auf der Skala 10 ist von
der der Transferelektrode 17 verschieden. Daraus folgt, daß
die Neigung der Verbindungsdrähte sich in Abhängigkeit von
der Position auf der Skala 10 ändert. Die Übertragungselek
troden 24 sind, zur Illustration, in Gruppen zu acht mitein
ander verbunden. Elektrische Verbindungen zwischen den Elek
troden 24 können, wie gewünscht, unter Verwendung einer
Schaltkreistafel ausgewählt werden. Die Teilung der Emp
fangselektroden 25 ist gleich der einen Gruppe von Übertra
gungselektroden 24. Die Länge der Detektionsrichtung der
Empfangselektroden 25 ist gleich der halben Wellenlänge der
Übertragungselektroden 24 (entspricht also 4 Elektroden).
Man nehme nun an, daß der Aufnehmer 22 fest bezüglich
der Skala 10 angeordnet ist, wobei acht Verbindungen zwi
schen den Übertragungselektroden 24 der Reihe nach zwischen
der ersten und vierten, zwischen der zweiten und fünften,
zwischen der dritten und sechsten, und so weiter gewechselt
sind. In jeder der gewechselten Verbindungen werden Messun
gen der Kapazität zwischen der Übertragungselektrode 24 und
der Empfangselektrode 25 durchgeführt. In solchen Fällen
entspricht die gemessene Kapazität jedem der Punkte, die
wechselseitig um 45 Grad innerhalb einer einzigen Sinuswel
lenperiode verschoben sind. Wenn der Aufnehmer 22 relativ
zur Skala 10 für spezielle, ausgewählte Verbindungen bewegt
wird, beobachtet man eine Bewegung der gemessenen Kapazi
tätswerte entlang dieser Sinuswelle in Übereinstimmung mit
der Bewegung des Aufnehmers 22. Dies ist das Arbeitsprinzip
des kapazitiven Kodierers beim Detektionsvorgang. Die Rich
tung der Aufnehmerbewegung wird durch Sicherstel
len der Richtung des Phasenwechsels durch veränderte Kombi
nationen der Übertragungselektroden 24 festgelegt.
Das Ändern der Verbindungen der Übertragungselektroden
erzeugt eine sinusförmige Kapazitätswellenform (SIN) und
eine kosinusförmige Kapazitätswellenform (COS), wie in Fig.
5 gezeigt. Mit diesen Wellenformen führt der kapazitive De
tektionsschaltkreis 30 die Operation
tan-1(sinX/cosX)
durch, um den Wert einer Position X zu finden (Fig. 5). De
taillierte Konstruktionen und Operationen für den kapaziti
ven Detektoren sind enthalten in US-PS 4,959,615 und US-PS
5,023,559 und werden hiernach nicht wiederholt.
Das Register 40 hat die Funktion des Kombinierens der
Signale von den drei Spuren des kapazitiven Detektors 20 in
eine einzige Ausgabe. Insbesondere besitzen die von dem ka
pazitiven Detektionsschaltkreis 30 erhaltenen Daten von den
drei höherwertigen Spuren drei Bit-Überlappungen untereinan
der, wie in Fig. 6 gezeigt. Diese sind redundante Bitüber
lappungen, die dazu dienen, einen Spurfehler und einen Quan
tifizierungsfehler für jede Spur durch ein irrtümliches Be
zeichnen einer niederwertigen Spur zu verhindern. Das Regi
ster 40 erhält spurweise Daten auf einer Zeitteilerbasis,
überprüft, ob die überlappenden Bits innerhalb einer vorge
gebenen Differenz liegen, und verbindet nach der Verifizie
rung die Daten für die Ausgabe.
Wenn die überlappenden Daten außerhalb der Toleranz lie
gen, können niederwertige Daten, zur Illustration, als kor
rekte Daten genommen werden. In solchen Fällen kann, wenn
die Differenz der überlappenden Daten größer als ein vorge
gebener Wert ist, ein anomaler Zustand erkannt werden, und
dementsprechend kann ein Fehlersignal erzeugt werden.
Wie in Fig. 7 im Detail gezeigt, umfaßt der optische De
tektor 50: ein Schlitzplatte 52, die sich zusammen mit dem
Aufnehmer 22 des kapazitiven Detektors bewegt; eine lichte
mittierende Diode 54, die Eigenschaften nahe einer Punkt
lichtquelle besitzt und die diffuses Licht durch eine Öff
nung 22A (siehe Fig. 2) auf die vierte Spur 14 (gemeinsam
mit der dritten Spur 13) auf der Skala 10 emittiert; und
vier Phototransistoren 56 zum Empfangen von Lichtstrahlen,
die um 90 Grad gegenseitig phasenverschoben sind, nach der
Reflektion auf der Oberfläche der Skala 10 oder der vierten
Spur 14, und die von vier Indexskalen 53 auf der Schlitz
platte 52 moduliert werden.
In diesem Aufbau erzeugen eine Lichtquelle und vier
Lichtempfangselemente Sinuswellen verschiedener Phasen. Die
ses sind Sinuswellen mit stabilen Abständen, die hochgradig
unempfindlich sind gegenüber Temperaturfluktuationen oder
gegenüber Abstandsvariationen zwischen der Schlitzplatte 52
und der Skala 10.
Detaillierte Konstruktionen und Operationen des opti
schen Detektors 50 und des optischen Detektionsschaltkreises
60, der die Detektorausgabe verarbeitet, um Zwei-Phasen-Si
nuswellensignale, die gegenseitig um 90° phasenverschoben
sind, zu erzeugen, werden hiernach nicht gegeben; diese De
tails sind in der japanischen Patentoffenlegung (Kokai) No. 1-
187 413 offengelegt.
Ebenso finden sich detaillierte Konstruktionen und Ope
rationen des oben erwähnten Interpolationsschaltkreises 70
in der japanischen Patentoffenlegung (Kokai) No. 1-212 314
und werden hiernach nicht mehr wiederholt.
Aus den beiden um 90 Grad gegenseitig phasenverschobenen
Rechteckwellensignalen, die im oberen Teil der Fig. 8 ge
zeigt sind, erhält der Interpolationsschaltkreis 70 binär
kodierte Signale (BIN) b0-b3 im unteren Teil der Figur. Ins
besondere werden die beiden Rechteckwellensignale von dem
optischen Detektionsschaltkreis 60 als analoge Ausgangswel
len gebildet. Der Interpolationsschaltkreis 70 unterteilt
dann die beiden Rechteckwellensignale durch Widerstands-Po
tentialteilung in binär kodierte Signale b3-b0. Die Signale
b3-b0 werden in den Übertragungsgenerator 80 eingegeben.
Der Trägergenerator 80 ist, als Illustration aufgebaut,
wie in Fig. 9 gezeigt. Er umfaßt einen Vorderkantendetektor
schaltkreis 82 und einen Hinterkantendetektorschaltkreis 84,
wobei sich beide Schaltkreise ein gemeinsames Verzögerungs
element 86 teilen. Im Betrieb, wie in dem Zeitablaufdiagramm
der Fig. 10 gezeigt, überwachen die Schaltkreise 82 und 84
des Trägergenerators 80 die Kanten des Signals der höchst
wertigsten Ziffer b3 und geben über einen RS-Flip-Flop-
Schaltkreis 88 oder dergleichen ein Richtungsbestimmungssi
gnal UP und einen Zählimpulssignal CP aus.
Von dem Trägergenerator 80 erzeugte Zählimpulse werden
in den Hoch/Tiefzähler 90 eingegeben. Der Hoch/Tiefzähler 90
erzeugt Daten mit einer Anzahl von Ziffern, die diejenige
der von dem optischen Detektionsschaltkreis 60 erzeugten ab
soluten Daten übersteigt. Die Daten mit diesen Ziffern wer
den zur Korrektur mit denjenigen verglichen, die von dem Re
gister 40 des kapazitiven Detektionsabschnittes, wie er in
Fig. 6 gezeigt ist, erzeugt werden.
Als Illustration vergleicht der Vergleichsschaltkreis
100 der Fig. 11 den Wert des Registers 40 (Eingabe A) mit
dem des Zählers 90 (Eingabe B). Insbesondere werden die Ein
gaben A und B in einen Addierer (Subtrahierer) 102 eingege
ben. Das Resultat dieser Operation wird von einem Dekodierer
104 überprüft.
Fig. 12 ist eine typische Wahrheitstabelle zur Verwen
dung mit dem Dekodierer 104. Diese Wahrheitstabelle ist so
entworfen, daß, wenn die vorhandenen Differenzen größer sind
als + oder -2, der Vorderkantendetektorschaltkreis 106 ein
Fehlersignal (ERR) erzeugt. Das Fehlersignal ERR stellt den
Zähler 90 ein und lädt Daten nochmals.
Der Vorderkantendetektorschaltkreis 106 besteht aus zwei
Flip-Flop-Schaltkreisen des D-Typs und einem UND-Gatter
schaltkreis nach dem Dekodierer 104. Der Schaltkreis 106
stellt die Erzeugung eines Fehlersignals ERR (LD-Signal)
fest, das in den Zähler 90 eingegeben wird, und wandelt das
Signal in einem Impuls mit einer geeigneten Breite (der mit
der Periode des Taktsignals CK2 übereinstimmt) um.
Fig. 13 ist ein Zeitablaufdiagramm, das die Arbeitsweise
des Vergleichsschaltkreises 100 zeigt. Wenn der Wert des
Zählers 90 von den absoluten, kapazitiven Daten, die von dem
kapazitiven Detektor für höherwertige, absolute Daten kom
men, abweicht, erzeugt der Vergleichsschaltkreis 100 ein
Fehlersignal ERR und frischt, in diesem Ausführungsbeispiel,
automatisch den Zählerwert unter Verwendung der richtigen,
absoluten Daten auf. Die Funktion des Vergleichsschaltkrei
ses 100 kann ebenfalls unter Verwendung eines Mikrocomputers»
der mit einer geeigneten Software arbeitet, implementiert
werden.
Der RS-Flip-Flop-Schaltkreis 110 besteht zur Illustra
tion aus zwei NOR-Gatterschaltkreises 111 und 112, wie in
Fig. 14 gezeigt. Wenn der Vergleichsschaltkreis 100 ein Feh
lersignal ERR erzeugt, speichert der RS-Flip-Flop-Schalt
kreis 110 den Zustand des Fehlersignals. Wenn Resetimpulse
RES von dem Resetimpulsgenerator 140 aktiviert werden, setzt
der RS-Flip-Flop-Schaltkreis 110 den Zustand des Fehlersi
gnalspeichers zurück.
Der Grund für das Speichern des Zustandes des Fehlersi
gnals ERR durch den RS-Flip-Flop-Schaltkreis 110 ist, um
sicherzustellen, daß, selbst wenn die Erzeugung des Fehler
signals bei inkrementierter Ausgabe der niederwertigen zwei
Bits in den festgestellten, absoluten Daten als Signale A
und B temporär ist, das Fehlersignal fehlerfrei gespeichert
wird und die damit verbundene Fehlerinformation in den seri
ellen Daten SO ausgegeben wird. Auf diese Weise ist die Ge
genpartei bei der Kommunikation in der Lage, das Auftreten
von anomalen inkrementierten Daten unabhängig von einer kur
zen Dauer der Fehlersignalerzeugung zu wissen. Der Ausgang
ERST des RS-Flip-Flop-Schaltkreises 110, der das temporär
erzeugte Fehlersignal ERR speichert, wird in das Schiebere
gister 120 geführt. Zur Illustration gibt das erste Bit in
den seriellen Daten SO den Fehlerzustand an.
Wie in Fig. 15 gezeigt, umfaßt der Resetimpulsgenerator
140 zur Illustration drei Flip-Flop-Schaltkreise 141, 142
und 143 des D-Typs und einen UND-Gatterschaltkreis 144, der
die Ausgaben Q1, Q2 und Q3 von den Schaltkreisen 141, 142
und 143 logisch multipliziert. Wenn der hohe Pegel eines
Eingangssignals IN (d. h. des Ausgabeanforderungssignals REQ)
an dem Resetimpulsgenerator 140 länger als zum Beispiel drei
Perioden des Taktsignals CK1 (3 × Tck1) dauert, werden die
Ausgänge Q1, Q2 und Q3 der Flip-Flop-Schaltkreise des D-Typs
alle in den hohen Zustand gebracht, und der Ausgang des UND-
Schaltkreises 144 geht in den hohen Zustand. Dies bewirkt,
daß der Resetimpulsgenerator 140 Resetimpulse RES erzeugt,
die den Ausgang ERST des RS-Flip-Flop-Schaltkreises 110 in
den niedrigen Zustand bringen, wodurch der Fehlerspeicherzu
stand zurückgesetzt wird.
Das Schieberegister 120 wandelt parallele Datensignale
in serielle Datensignale um und überträgt die seriellen Da
ten SO seriell zur Gegenpartei bei der Kommunikation (extern
angeordnet). Im normalen Zustand, wie in Fig. 16 darge
stellt, zeigt ein in den hohen Zustand gebrachtes Ausgabean
forderungssignal REQ an, daß die Gegenpartei eine Datenan
forderung durchgeführt hat. Nach dem Empfang des REQ-Signals
vergeht ein vorgegebener Zeitraum, bis die Gegenpartei für
den Datenempfang bereit ist. Danach versorgt der Verschiebe
taktgenerator 130 das Schieberegister 120 mit einem Ver
schiebetaktsignal SCK. Dieses veranlaßt das Schieberegister
120, die seriellen Daten SO seriell auszugeben. Zu diesem
Zeitpunkt beträgt die Anzahl der von dem Verschiebetaktgene
rator 130 an das Schieberegister 120 ausgegebenen Taktim
pulse n - 1, wobei n die Anzahl der Bits aller Daten ist.
Im normalen Zustand bleibt das Datenanforderungssignal
REQ von der Gegenpartei der Kommunikation üblicherweise für
etwa ein einzige Periode (TCK1) des Taktsignals CK1 im hohen
Zustand. Diese Periode ist kürzer als die Zeit (3 × Tck1),
die erforderlich ist, damit alle Ausgänge Q1, Q2 und Q3 der
Flip-Flop-Schaltkreis 141, 142 und 143 in dem Resetimpulsge
nerator 140 in den hohen Zustand gehen. Daher werden keine
Resetimpulse RES erzeugt. Wenn ein Fehlersignal ERR auf
tritt, wird der Fehlerzustand von den RS-Flip-Flop-Schalt
kreis 110 gespeichert.
Die Gegenpartei der Kommunikation kann das Fehlersignal
und die absoluten Daten gleichzeitig empfangen, indem sie
ihr Ausgabeanforderungsignal REQ in den hohen Zustand
bringt.
Wenn das Fehlersignal eine logische 1 ist, die anzeigt,
daß ein Fehler auf getreten ist, wird das Ausgabeanfoderungs
signal länger als drei Taktperioden (3 × Tck1) im hohen Zu
stand gehalten, wie in Fig. 17 gezeigt. Alternativ kann das
Signal REQ in den niedrigen Zustand und dann wieder für we
nigstens drei Perioden (3 × Tck1) in den hohen Zustand ge
bracht werden. Dies schaltet den Ausgang des Resetimpulsge
nerators 140 an, der Resetimpulse RES in den RS-Flip-Flop-
Schaltkreis 110 eingibt. Dies seinerseits setzt die Fehler
signalspeicherzustandsausgabe ERST des RS-Flip-Flop-Schalt
kreises 110 zurück.
In diesem Ausführungsbeispiel wird eine Fehlerrück
setzanforderung erkannt, wenn festgestellt wird, daß das
REQ-Signal länger als eine vorgegebene Zeitperiode im hohen
Zustand ist. Dies macht die Feststellung des Vorhandenseins
der Fehlerrücksetzanforderung leicht.
Das obige Schema zum Erkennen einer Fehlerrücksetzanfor
derung, das auf einem Ausgabeanforderungssignal REQ basiert,
ist für die Erfindung nicht einschränkend. Eine Alternative
zu diesem Schema ist, den Fehlersignalspeicherzustand nur
dann zurückzusetzen, wenn ein bestimmtes Signalpegelmuster
zum Ausgabeanforderungssignal REQ gegeben wird. In diesem
Fall kann der UND-Gatterschaltkreis des Resetimpulsgenera
tors 140 durch einen Dekodierer ersetzt werden, der das Si
gnalpegelmuster adressiert.
In diesem Ausführungsbeispiel weist der Resetimpulsgene
rator 140 die Flip-Flop-Schaltkreise 141, 142 und 143 des D-
Typs auf. Dieser Aufbau ist äquivalent zur Konstruktion ei
nes einfachen digitale Filters unter Verwendung von Flip-
Flop-Schaltkreisen des D-Typs. Wenn die Periode des Taktsi
gnals CK1 verkürzt wird und die Anzahl von Flip-Flop-Schalt
kreisen des D-Typs erhöht wird, wird die Festigkeit gegen
über Rauschen in dem Ausgabeanforderungssignal REQ ver
stärkt.
Auch wenn das obige Ausführungsbeispiel ein Positions
detektor ist, der einen kapazitiven Detektor niedriger Auf
lösung für lange Wellenlängen mit einem optischen, inkremen
tierenden Detektor mit hoher Auflösung für kurze Wellenlän
gen verbindet, ist diese Anwendung für die Erfindung nicht
einschränkend. Alternativ kann die Erfindung auch auf absolute
oder inkrementierende Positionsdetektoren anderer Arten als des
kapazitiven oder optischen Typs angewendet werden. Außerdem ist
die Kategorie nicht auf die lineare Positionsdetektion be
schränkt; auch Positionsdetektoren können mit dieser Erfindung
verwendet werden. Der Typ der Ausgabedaten ist nicht auf
serielle Daten beschränkt. Das heißt, dass die Erfindung auch
auf Positionsdetektoren angewendet werden kann, die
inkrementierende oder andere Daten auf Anforderung ausgeben.
Claims (7)
1. Positionsdetektor zur Ausgabe von detektierten Positionen als Daten (SO) nach außen,
umfassend
eine Vorrichtung (110) zum Speichern von interner Fehlerinformation oder Selbstdiagnoseinformation (ERST) des Positionsdetektors,
eine Vorrichtung (120, 130) zur Ausgabe der Daten (SO) in Abhängigkeit von einem extern erzeugten Ausgabeanforderungssignal (REQ),
eine Vorrichtung (144) zum Überwachen der Änderung des Status des Ausgabeanforde rungssignals (REQ), und
eine Vorrichtung (140) zum Zurücksetzen der internen Fehlerinformation oder Selbstdiagnoseinformation, wenn
das extern erzeugte Ausgabeanforderungssignal (REQ) länger als eine vorgegebene Zeit periode in einem bestimmten logischen Zustand ist, oder wenn
ein bestimmtes Signalpegelmuster des Ausgabeanforderungssignals (REQ) vorliegt.
eine Vorrichtung (110) zum Speichern von interner Fehlerinformation oder Selbstdiagnoseinformation (ERST) des Positionsdetektors,
eine Vorrichtung (120, 130) zur Ausgabe der Daten (SO) in Abhängigkeit von einem extern erzeugten Ausgabeanforderungssignal (REQ),
eine Vorrichtung (144) zum Überwachen der Änderung des Status des Ausgabeanforde rungssignals (REQ), und
eine Vorrichtung (140) zum Zurücksetzen der internen Fehlerinformation oder Selbstdiagnoseinformation, wenn
das extern erzeugte Ausgabeanforderungssignal (REQ) länger als eine vorgegebene Zeit periode in einem bestimmten logischen Zustand ist, oder wenn
ein bestimmtes Signalpegelmuster des Ausgabeanforderungssignals (REQ) vorliegt.
2. Positionsdetektor nach Anspruch 1, dadurch gekennzeichnet, daß die interne Fehlerin
formation (ERR, ERST) erzeugt wird, wenn die Differenz zwischen einem absoluten,
kapazitiven Signal (A) und dem absoluten, optischen Signal (B), das von einem inkremen
tierenden, optischen Signal erhalten wird, größer als ein vorgegebener Wert ist.
3. Positionsdetektor nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung
(110) zum Speichern der internen Fehlerinformation oder der Selbstdiagnoseinformation
(ERST) eine RS-Flip-Flop-Schaltkreisanordnung ist.
4. Positionsdetektor nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung zur
Ausgabe der Daten (120, 130) umfaßt
einen Verschiebetaktgenerator (130) zum Erzeugen eines Verschiebetaktsignals (SCK) in Abhängigkeit von dem extern angelegten Ausgabeanforderungssignal; und
ein Schieberegister (120), das von dem Verschiebetaktsignal zur Ausgabe von höherwertigen und niederwertigen Bit-Signalen betrieben wird, wobei das höherwertige Bit- Signal hauptsächlich aus dem absoluten, kapazitiven und das niederwertige Bit-Signal aus dem absoluten, optischen Signal zusammengesetzt ist.
einen Verschiebetaktgenerator (130) zum Erzeugen eines Verschiebetaktsignals (SCK) in Abhängigkeit von dem extern angelegten Ausgabeanforderungssignal; und
ein Schieberegister (120), das von dem Verschiebetaktsignal zur Ausgabe von höherwertigen und niederwertigen Bit-Signalen betrieben wird, wobei das höherwertige Bit- Signal hauptsächlich aus dem absoluten, kapazitiven und das niederwertige Bit-Signal aus dem absoluten, optischen Signal zusammengesetzt ist.
5. Positionsdetektor nach Anspruch 4, dadurch gekennzeichnet, daß das Schieberegister
(120) zusätzlich so angeordnet ist, daß es die Ausgabe (ERST) der RS-Flip-Flop-Schalt
kreisanordnung, die die interne Fehlerinformation oder die Selbstdiagnoseinformation spei
chert, speichert.
6. Positionsdetektor nach Anspruch 1, dadurch gekennzeichnet, daß der Resetimpulsge
nerator (140) aufweist:
eine Mehrzahl (141, 142, 143) von D-Flip-Flop-Schaltkreisen, die kaskadenförmig verbun den sind, um das Ausgabeanforderungssignal (REQ) zu erhalten; und
die Vorrichtung zum Überwachen der Statusänderung des Ausgabeanforderungssignals in Form eines Dekodierers (144) vorliegt, der Resetimpulse erzeugt, wenn alle Ausgänge der D-Flip-Flop-Schaltkreise einen Signalpegel erreichen, der mit dem vorgegebenen Signalpe gelmuster übereinstimmt.
eine Mehrzahl (141, 142, 143) von D-Flip-Flop-Schaltkreisen, die kaskadenförmig verbun den sind, um das Ausgabeanforderungssignal (REQ) zu erhalten; und
die Vorrichtung zum Überwachen der Statusänderung des Ausgabeanforderungssignals in Form eines Dekodierers (144) vorliegt, der Resetimpulse erzeugt, wenn alle Ausgänge der D-Flip-Flop-Schaltkreise einen Signalpegel erreichen, der mit dem vorgegebenen Signalpe gelmuster übereinstimmt.
7. Positionsdetektor nach Anspruch 1, dadurch gekennzeichnet, daß der Dekodierer
(144) ein UND-Gatterschaltkreis ist, der Resetimpulse erzeugt, wenn alle Ausgänge der D-
Flip-Flop-Schaltkreise einen hohen Pegel einnehmen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3265328A JP2504881B2 (ja) | 1991-09-17 | 1991-09-17 | デ―タ出力エンコ―ダ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4231197A1 DE4231197A1 (de) | 1993-03-18 |
DE4231197C2 true DE4231197C2 (de) | 2001-03-01 |
Family
ID=17415668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4231197A Expired - Fee Related DE4231197C2 (de) | 1991-09-17 | 1992-09-17 | Positionsdetektor |
Country Status (4)
Country | Link |
---|---|
US (1) | US5485468A (de) |
JP (1) | JP2504881B2 (de) |
DE (1) | DE4231197C2 (de) |
FR (1) | FR2681485A1 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2806198B2 (ja) * | 1993-03-30 | 1998-09-30 | 三菱電機株式会社 | エンコーダ装置 |
SE514067C2 (sv) * | 1997-06-03 | 2000-12-18 | Leine & Linde Ab | Förfarande för fastställande av ett tillstånd i en givare, samt en givare med organ för tillståndsbedömning |
US6279248B1 (en) | 1999-09-22 | 2001-08-28 | Central Purchasing, Inc. | Digital measuring system having a multi-row encoder disk |
WO2006002311A2 (en) * | 2004-06-23 | 2006-01-05 | Fe Technical Services, Inc. | Capacitive sensing techniques |
JP2006211370A (ja) | 2005-01-28 | 2006-08-10 | Sharp Corp | コンテンツ伝送システム |
KR20090073057A (ko) * | 2006-05-24 | 2009-07-02 | 티티 일렉트로닉스 테크놀러지 리미티드 | 다수턴 회전 센서 |
US7786631B2 (en) * | 2007-04-05 | 2010-08-31 | Wako Giken Co., Ltd | Linear motor |
US9513152B1 (en) * | 2011-12-20 | 2016-12-06 | Varec, Inc. | Liquid level transmitter utilizing low cost, capacitive, absolute encoders |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3018496A1 (de) * | 1980-05-14 | 1981-11-19 | Walter Dipl.-Ing. Dr.-Ing. 8012 Ottobrunn Mehnert | Verfahren und vorrichtung zur messung eines winkels |
US4631519A (en) * | 1982-09-01 | 1986-12-23 | Rosemount Engineering Company Limited | Position measuring apparatus |
JPS62139100A (ja) * | 1985-12-13 | 1987-06-22 | 日本電気株式会社 | 電池電圧監視方式 |
US4879508A (en) * | 1986-04-04 | 1989-11-07 | Mitutoyo Corporation | Capacitance-type measuring device for absolute measurement of positions |
US4959615A (en) * | 1988-05-31 | 1990-09-25 | Micro Encoder, Inc. | Electrode structure for capacitance-type measurement transducers |
US4786891A (en) * | 1986-04-08 | 1988-11-22 | Yokogawa Electric Corporation | Absolute encoder for linear or angular position measurements |
JPH0641853B2 (ja) * | 1986-09-29 | 1994-06-01 | 株式会社安川電機 | 多回転式絶対値エンコ−ダ |
SE460928B (sv) * | 1986-10-13 | 1989-12-04 | Johansson Ab C E | Absolutmaetande skalsystem |
JPH0638048B2 (ja) * | 1988-01-22 | 1994-05-18 | 株式会社ミツトヨ | 反射型エンコーダ |
JPH0690048B2 (ja) * | 1988-02-19 | 1994-11-14 | 株式会社ミツトヨ | インクリメント型測定装置の信号処理回路 |
US4947166A (en) * | 1988-02-22 | 1990-08-07 | Dynamics Research Corporation | Single track absolute encoder |
US4906992A (en) * | 1988-02-22 | 1990-03-06 | Dynamics Research Corporation | Single track absolute encoder |
EP0473808A1 (de) * | 1990-09-03 | 1992-03-11 | Hottinger Baldwin Messtechnik Gmbh | Messeinrichtung zur Ermittlung eines Weges oder einer Position |
US5225830A (en) * | 1991-02-26 | 1993-07-06 | Mitutoyo | Combination optical and capacitive absolute position apparatus and method |
-
1991
- 1991-09-17 JP JP3265328A patent/JP2504881B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-11 US US07/943,548 patent/US5485468A/en not_active Expired - Fee Related
- 1992-09-15 FR FR9210955A patent/FR2681485A1/fr not_active Withdrawn
- 1992-09-17 DE DE4231197A patent/DE4231197C2/de not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
IBM Technical Disclosure Bulletin, Vol.33, No.6A, Nov. 1990, S. 279, 280 * |
Also Published As
Publication number | Publication date |
---|---|
DE4231197A1 (de) | 1993-03-18 |
US5485468A (en) | 1996-01-16 |
JPH0571985A (ja) | 1993-03-23 |
JP2504881B2 (ja) | 1996-06-05 |
FR2681485A1 (fr) | 1993-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2635004B2 (de) | Verfahren und Schaltungsanordnung zur digitalen Messung der Rotationsgeschwindigkeit | |
CH622916A5 (de) | ||
DE2751973A1 (de) | Schaltungsanordnung fuer die ueberwachung von stromversorgungsnetzen auf stoerungen | |
DE3221982A1 (de) | Optisches inkrementalcodiersystem mit adressierbarem index | |
DE4231197C2 (de) | Positionsdetektor | |
DE3838291C1 (de) | ||
DE3932187A1 (de) | Verfahren zum interpolieren von positionsmesssignalen | |
DE4225081A1 (de) | Mehrfachumdrehungs-absolutmesswertgeber | |
DE102006041827B4 (de) | Verfahren zur Bestimmung eines Zeitintervalls | |
DE2737872C3 (de) | Vorrichtung zur Erkennung der relativen Position oder Veränderung zwischen zwei beweglichen Körpern | |
EP0895063B1 (de) | Positionsmesseinrichtung | |
DE2263619C3 (de) | Einrichtung zur fehlererkennenden und irrungsfreien Ablesung von eich- und Überwachungspflichtigen Vorrichtungen, insbesondere von Waagen | |
DE3640413A1 (de) | Messanordnung | |
DE2152738C3 (de) | Digitaler Codierwandler | |
DE3542908C2 (de) | ||
DE2547885A1 (de) | Elektronischer zaehler | |
DE2459909B2 (de) | Längen- oder Wegmesser | |
DE4339303A1 (de) | Phasenmeßvorrichtung | |
DE4037927A1 (de) | Einrichtung zur stufenweisen fuellstandsmessung | |
EP0310764B1 (de) | Auswerteschaltung für Rechtecksignale | |
DE2333698B1 (de) | Digitaler Positionsgeber | |
CH625340A5 (en) | Arrangement for measuring quantities of liquid or gas | |
DE3509682C2 (de) | ||
DE2621179A1 (de) | Verfahren zur erfassung der drehrichtung rotierender teile | |
DE3513343C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |