DE4200667C2 - Schaltungsanordnung zur Fehlerüberwachung eines Pufferspeichers - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Fehlerüberwachung eines Pufferspeichers, der zum Schreiben von entsprechend einem Schreibtakt und zum Auslesen von Daten entsprechend einem Auslesetakt vorgesehen ist.

Ein Puffer dient zum Ausgleich von Frequenz- und/oder Phasenschwankungen zwischen einem Schreibtaktsignal und einem Auslesetaktsignal, mit denen der Schreibvorgang und der Auslesevorgang in bzw. aus einem Puffer gesteuert wird. Ein Puffer, zum Beispiel ein Schieberegister oder ein FIFO bestehend aus einem Dual-Port-RAM, der in einer Schaltungsanordnung eingesetzt wird, kann defekt werden oder dessen Datenworte können sich auf Grund äußerer Einflüsse verändern. Um zu untersuchen, ob ein solcher Puffer während des Betriebs defekt wird oder ob Daten verfälscht werden, kann man zusätzlich zum eigentlichen Datenwort auch ein Parity-Bit mit abspeichern. Nach dem Auslesen des Datenwortes kann zuerst in einer Auswerteschaltung überprüft werden, ob das Datenwort korrekt ist. Hierbei ist erforderlich, daß für das Parity-Bit jeweils eine zusätzliche Speicherzelle reserviert wird, und daß eine Auswerteeinheit, die jedes Datenwort überprüfen muß, vorhanden ist.

Aus der US 4 835 774 ist ein System zum Testen eines Halbleiterspeichers bekannt. Die Schaltungsanordnung umfaßt im wesentlichen einen zu testenden Speicher und einen Pufferspeicher, deren Ausgänge einem Logik-Komparator zugeführt sind. Ferner enthält die Schaltungsanordnung einen ersten Zähler, in den eine Einschreibeadresse ablegbar ist, sowie einen zweiten Zähler, in den eine Ausleseadresse speicherbar ist. Die Ausgänge der beiden Zähler sind einem Multiplexer zugeführt, der wiederum mit dem Pufferspeicher verbunden ist. Sobald Daten in den zu testenden Speicher unter der Einschreibeadresse eingelesen werden soll, wird die im ersten Zähler abgelegte Einschreibeadresse über den Multiplexer an den Pufferspeicher angelegt, woraufhin die einzulesenden Daten unter der gleichen Adresse sowohl in den zu testenden Speicher als auch in den Pufferspeicher eingelesen werden können. Wird ein Ausleseimpuls an den zu testenden Speicher angelegt, dann wird die im zweiten Zähler abgelegte Ausleseadresse über den Multiplexer an den Pufferspeicher angelegt, so daß während des Auslesezyklus die Daten, die in dem testenden Speicher und in dem Pufferspeicher an gleichen Adreßplätzen stehen, ausgelesen und dem Logik-Komparator zugeführt werden können. Stimmen die ausgelesenen Daten überein, funktioniert der zu testende Speicher fehlerfrei; andernfalls liegt ein Speicherfehler vor.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die auf einfache Weise und ohne großen Schaltungsaufwand ermittelt, ob der Puffer defekt ist.

Diese Aufgabe wird durch eine Schaltungsanordnung mit einem Puffer, das zum Schreiben von Daten entsprechend einem Schreibtakt und zum Auslesen von Daten entsprechend einem Auslesetakt vorgesehen ist durch folgende Maßnahmen gelöst:
Die Schaltungsanordnung enthält ein erstes rückgekoppeltes Schieberegister, das zur Zuführung von einzulesenden Daten dient, und ein zweites rückgekoppeltes Schieberegister, das zur Zuführung von ausgelesenen Daten dient. Des weiteren umfaßt die Schaltungsanordnung eine Auswer­ teschaltung, die zum Vergleich der Registerinhalte der beiden rückgekoppelten Schieberegister nach Schreiben von Daten unter bestimmten Adressen und nach Auslesen der unter den bestimmten Adressen abgelegten Daten im Puffer und zur Angabe über die Funktionsfähigkeit des Puffers vorgesehen ist.

In der erfindungsgemäßen Schaltungsanordnung werden alle in den Puffer einzulesenden Daten auch einem ersten rück­ gekoppelten Schieberegister zugeführt. Alle ausgelesenen Daten werden einem zweiten rückgekoppelten Schieberegister zugeführt. In jedem Schieberegister werden die Daten mit dem Registerinhalt verknüpft. Ein solches rückgekoppeltes Schieberegister ist zum Beispiel aus dem Buch "Halbleiter- Schaltungstechnik" von U. Tietze und Ch. Schenk, Springer- Verlag, 1978, 4. Auflage, Seiten 509 bis 512 und aus der Zeitschrift Elektronik, 18/10.09.1982, Seiten 79 bis 82, bekannt. Die Registerinhalte der beiden rückgekoppelten Schieberegister werden in bestimmten Zeitabschnitten auf Gleichheit miteinander in einer Auswerteschaltung vergli­ chen, um die Funktionsfähigkeit des Puffers zu überprüfen. Ein erster Vergleichswert wird in dem ersten rückgekoppel­ ten Schieberegister nach einem bestimmten Zeitabschnitt gebildet. In diesem Zeitabschnitt sind in Speicherzellen mit bestimmten Adressen die gleichzeitig dem ersten rück­ gekoppelten Schieberegister zugeführten Daten abgelegt worden. Die in den Speicherzellen mit den bestimmten Adressen gespeicherten Daten werden nach dem Auslesen im zweiten rückgekoppelten Schieberegister miteinander ver­ knüpft, woraus der zweite Vergleichswert gebildet wird. Diese beiden Vergleichswerte werden anschließend in der Auswerteschaltung auf Gleichheit überprüft. Beispielsweise werden die Daten, welche in die Speicherzellen des Puffers mit den Adressen "0" bis "20" gespeichert werden, im er­ sten rückgekoppelten Schieberegister verknüpft. Die in den Speicherzellen mit den Adressen "0" bis "20" gespeicherten Daten werden beim Auslesen dem zweiten rückgekoppelten Register zugeführt. Die in den beiden rückgekoppelten Schieberegistern gebildeten Vergleichswerte werden an­ schließend in der Auswerteschaltung verglichen. Wenn sich ein ausgelesenes Datenwort, welches z. B. in einer Spei­ cherzelle mit einer Adresse "5" gespeichert war, von dem ursprünglich dieser Speicherzelle mit der Adresse "5" zugeführten Datenwort unterscheidet, kann ein Defekt im Puffer vorliegen, was die Auswerteschaltung nach Vergleich der beiden Vergleichswerte angibt. Die Auswerteschaltung kann beispielsweise als Mikroprozessor ausgebildet sein. Vorteilhaft ist bei dieser Schaltungsanordnung, daß die Auswertung der Funktionsfähigkeit auf einfache Art mit rückgekoppelten Schieberegistern erfolgt und dass kein zu­ sätzlicher Speicherbedarf im Puffer erforderlich ist.

Dem Puffer werden von einem Schreibadressengenerator für den Schreibvorgang Adressen und von einem Lese­ adressengenerator Adressen für den Auslesevorgang gelie­ fert. Der Schreibadressengenerator erhält dabei ein Schreibtaktsignal und der Leseadressengenerator ein Lese­ taltsignal. Schreib- und Lesetaktsignal weisen in der Regel kleine Frequenz- und Phasenunterschiede auf. Im Mittel weisen sie jedoch keine Frequenz- und Phasenunter­ schiede auf.

Vor der Inbetriebnahme eines Puffers oder im Servicefall kann dessen Funktionsfähigkeit getestet werden. Hierzu ist der Puffer mit einer Testschaltung verbindbar, die zur Erzeugung von Testdaten vorgesehen ist. Die Testschaltung liefert bestimmte Testmuster, die in den Puffer ge­ schrieben und anschließend ausgelesen werden. In den rück­ gekoppelten Schieberegistern werden die Testmuster ver­ knüpft und am Ende eines Zeitabschnittes wird in der Aus­ werteschaltung überprüft, ob die Registerinhalte identisch sind.

Im Betriebsfall werden dem Puffer Daten von einem Schal­ tungsteil der Schaltungsanordnung geliefert. Nach einem Test muß daher eine Verbindung des Puffers mit dem Schal­ tungsteil hergestellt werden. Daher ist vor dem Puffer wenigstens ein Umschalter angeordnet, der von der Test­ schaltung gesteuert wird. Im Testfall wird der Umschalter zur Kopplung des Puffers mit der Testschaltung und im Be­ triebsfall zur Kopplung des Puffers mit dem Schaltungs­ teil, der zur Lieferung von Daten dient, verwendet.

Im Test- und Betriebsfall werden die rückgekoppelten Schieberegister initialisiert. Zur Initialisierung der rückgekoppelten Schieberegister dient die Auswerteschal­ tung, die zum Empfang von Adressen vom Schreib- und Lese­ adressengenerator und zur Initialisierung der beiden rück­ gekoppelten Schieberegister bei jeweils gleichen Adressen von Schreib- und Leseadressengenerator vorgesehen ist. Nach der Initialisierung beginnt ein neuer Zeitabschnitt zur Überprüfung des Puffers. Ein Zeitabschnitt endet bei einer bestimmten Adresse. Wenn Schreib- und Leseadressen­ generator jeweils diese bestimmte Adresse erreicht haben, werden die Registerinhalte der beiden rückgekoppelten Schieberegister verglichen.

In einer Ausführungsform für die beiden rückgekoppelten Schieberegister ist vorgesehen, das diese mehrere mitein­ ander gekoppelte Register, mehrere Eingangs-EXKLUSIV-ODER- Glieder und ein Ausgangs-EXKLUSIV-ODER-Glied enthält,
daß das niederwertigste Register mit einem Ausgang eines ersten Eingangs-EXKLUSIV-ODER-Gliedes gekoppelt ist, des­ sen erster Eingang mit einem einem Dateneingang bzw. -ausgang des Puffers und dessen zweiter Eingang mit dem Ausgang des Ausgangs-EXKLUSIV-ODER-Gliedes gekoppelt ist,
daß die anderen Dateneingänge bzw. -ausgänge des Puffers mit einem ersten Eingang jeweils weiterer Eingangs-EXKLU­ SIV-ODER-Glieder gekoppelt sind, deren jeweiliger Ausgang mit weiteren Registern und deren jeweilige zweite Eingänge mit dem Ausgang des jeweils niederwertigeren Registers gekoppelt sind, und
daß Ausgänge bestimmter Register mit dem Ausgangs-EXKLU­ SIV-ODER-Glied verknüpft sind.

Bei der Initialisierung der beiden rückgekoppelten Schie­ beregister wird von der Auswerteschaltung ein vorgegebener Wert in die Register geschrieben.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Figuren näher erläutert. Es zeigen:

Fig. 1 eine Schaltungsanordnung zur Überprüfung der Funk­ tionsfähigkeit eines Puffers und

Fig. 2 ein detaillierter dargestelltes in der Fig. 1 ver­ wendetes rückgekoppeltes Schieberegister.

Die in der Fig. 1 dargestellte Schaltungsanordnung enthält einen Puffer 1, dessen Dateneingänge 2 mit einem ersten Umschalter 3 verbunden sind. Ein solcher Puffer dient zum Ausgleich von Frequenz- und/oder Phasenschwankungen zwi­ schen einem Schreibtaktsignal und einem Auslesetaktsignal, mit denen der Schreibvorgang und der Auslesevorgang in bzw. aus dem Puffer gesteuert wird. Ein solcher Puffer kann beispielsweise aus einem Schieberegister oder einem FIFO bestehen. Ein solches FIFO kann dann mit einem Dual- Port-RAM realisiert werden. Ein erster Eingang 4 des Um­ schalters 3 ist mit einem Daten liefernden Schaltungs­ teil 5 gekoppelt. Der zweite Eingang 6 des Umschalters 3 weist eine Verbindung mit einem Datenausgang einer Test­ schaltung 7 auf. Gesteuert wird der Umschalter 3 über eine Verbindung 8 von der Testschaltung 7.

Die Testschaltung 7 enthält eine Ablaufsteuerung 9, die beispielsweise ein Mikroprozessor oder ein Teil einer anwendungsspezifischen integrierten Schaltung sein kann, und einen Testspeicher 10. Die Ablaufsteuerung 9 liefert Adressen an den Testspeicher 10, der zu den entsprechenden Adressen Testdaten ausgibt, die an den Umschalter 3 ge­ führt werden. Von der Ablaufsteuerung 9 wird also über die Verbindung 8 entschieden, ob dem Puffer 1 Testdaten von dem Testspeicher 10 oder Daten von dem Schaltungsteil 5 geliefert werden.

Der Puffer 1 weist noch eine Verbindung mit einem Schreib­ adressengenerator 11 auf, der Adressen für die an den Dateneingängen 2 anliegenden Datenworte erzeugt. Der Takt­ eingang des Schreibadressengenerators 11, der beispiels­ weise einen Zähler enthält, ist mit einem Umschalter 12 verbunden, der entweder ein Taktsignal von der Ablauf­ steuerung 9 oder von einem Taktgenerator 13 enthält. Im Testfall, d. h., wenn eine Verbindung zwischen dem Test­ speicher 7 und den Dateneingängen 2 des Puffers 1 besteht, erhält der Schreibadressengenerator 11 das Taktsignal von der Ablaufsteuerung 9. Im anderen Fall erhält der Schreib­ adressengenerator 11 ein Schreibtaktsignal von dem Taktge­ nerator 13. Der Auslesevorgang aus dem Puffer 1 wird von einem Leseadressengenerator 14 gesteuert, der beispiels­ weise einen Zähler enthält und der eine Verbindung mit dem Puffer 1 aufweist. Dieser erhält an seinem Takteingang ein Taktsignal von einem Umschalter 15, der ebenso wie der Umschalter 12 über die Verbindung 8 von der Ablaufsteue­ rung 9 gesteuert wird. Im Testfall erhält der Leseadres­ sengenerator 14 ein Taktsignal von der Ablaufsteuerung 9 und im Betriebsfall ein Lesetaktsignal von einem Taktgene­ rator 16.

Der Umschalter 3 ist noch mit einem ersten rückgekoppelten Schieberegister 17 verbunden, welches die gleichen Daten­ worte wie der Puffer 1 erhält. Die Datenausgänge 18 des Puffers 1 weisen noch Verbindungen mit einem zweiten rück­ gekoppelten Schieberegister 19 auf. Die in den rückgekop­ pelten Schieberegistern 17 und 19 gebildeten Registerin­ halte werden einer Auswerteschaltung 20 zugeführt, welche die in den rückgekoppelten Schieberegistern 17 und 19 gebildeten Vergleichswerte vergleicht. Die Auswerteschal­ tung 20 weist noch Verbindungen jeweils mit dem Schreib­ adressengenerator 11 und dem Leseadressengenerator 14 auf. Bei einer bestimmten Adresse des Schreibadressengenerators 11 setzt die Auswerteschaltung 20, die beispielsweise ein Mikroprozessor sein kann, den Registerinhalt des rückge­ koppelten Schieberegisters 17 auf einen Anfangswert, bei­ spielsweise "0". Wenn der Leseadressengenerator 14 diesel­ be Adresse aufweist (beispielsweise "0"), wird das rückge­ koppelte Schieberegister 19 ebenfalls auf einen Anfangs­ wert von der Auswerteschaltung 20 gesetzt. In den rückge­ koppelten Schieberegistern 17 und 19 werden die zugeführ­ ten Daten jeweils verknüpft. Bei einer bestimmten Adresse des Schreibadressengenerators 11 entnimmt die Auswerte­ schaltung 20 aus dem rückgekoppelten Schieberegister 17 dessen Inhalt. Wenn der Leseadressengenerator 14 dieselbe bestimmte Adresse gebildet hat, entnimmt die Auswerte­ schaltung 20 ebenfalls den Registerinhalt aus dem rückge­ koppelten Schieberegister 19. Diese beiden entnommenen Registerinhalte bzw. Vergleichswerte werden überprüft. Sind diese gleich, liegt kein Defekt im Puffer 1 vor, d. h., es ist keine Speicherzelle defekt. Diese Meldung wird z. B. einer übergeordneten Überwachungsschaltung oder einer Anzeigeeinrichtung, die hier nicht näher dargestellt ist, zugeführt.

Ein Ausführungsbeispiel der rückgekoppelten Schieberegi­ sters 17 und 19 ist in der Fig. 2 aufgeführt. Ein rückge­ koppeltes Schieberegister 17 oder 19 ist mit dem Puffer 1 über acht 1-Bit-Leitungen verbunden. Jede 1-Bit-Leitung ist mit einem ersten Eingang jeweils eines Eingangs-EX­ KLUSIV-ODER-Gliedes 23a bis 23h verbunden. Der zweite Eingang des niederwertigsten Eingangs-EXKLUSIV-ODER-Glie­ des 23a ist mit einem Ausgang eines Ausgangs-EXKLUSIV- ODER-Gliedes 24 verbunden. Der Ausgang des Eingangs-EX­ KLUSIV-ODER-Gliedes 23a ist mit dem niederwertigsten Regi­ ster 25a der Kette von Registern 25a bis 25p gekoppelt. Jeder Ausgang der sieben niederwertigsten Register 25a bis 25g ist jeweils mit einem zweiten Eingang der Eingangs- EXKLUSIV-ODER-Glieder 23b bis 23h verbunden. Die Ausgangs­ leitung jedes der sieben Eingangs-EXKLUSIV-ODER-Glieder 23b bis 23h ist jeweils an den Eingang eines der sieben Register 25b bis 25h gelegt.

Bestimmte Ausgänge der Register werden mit dem Ausgangs- EXKLUSIV-ODER-Glied 24 verknüpft. Der Ausgang des Regi­ sters 25p, der Ausgang des Registers 25j, der Ausgang des Registers 25e und der Ausgang des Registers 25c sind auf die Eingänge des Ausgangs-EXKLUSIV-ODER-Gliedes 24 ge­ führt. Zur Vereinfachung sind Taktleitungen und die zur Initialisierung der Register notwendigen Verbindungen in der Fig. 2 nicht gezeichnet.

Bei einem Test (Testfall) des Puffers 1, beispielsweise vor der Inbetriebnahme des Puffers 1 oder im Servicefall, welcher jeweils der Testschaltung 9 von einem Bediener über eine hier nicht näher dargestellte Leitung mitgeteilt wird, verbindet die Ablaufsteuerung 9 den zweiten Eingang 6 des Umschalters 3 mit dem Ausgang der Testschaltung 9. Die Ablaufsteuerung 9 liefert Adressen an den Testspeicher 10, der daraufhin Testdaten über den Umschalter 3 an den Dateneingang 2 des Puffers 1 liefert. Diese Testdaten werden in Speicherzellen des Puffers 1, die vom Schreib­ adressengenerator 11 (Adressen) angegeben werden, abge­ speichert. Im Testspeicher 10 stehen verschiedene Testmu­ sterdateien (z. B. Schachbrettmuster) zur Verfügung, die von der Ablaufsteuerung 9 abgerufen werden können.

Nachdem ein vollständiges Testmuster dem Puffer 1 zuge­ führt worden ist, gibt die Ablaufsteuerung 9 über die Verbindung 8 ein Umschaltsignal an die Umschalter 3, 12 und 15 (Betriebsfall). Dem Puffer 1 werden daraufhin Daten von dem Schaltungsteil 5 geliefert, der Schreibadressenge­ nerator 11 erhält ein Lesetaktsignal vom Taktgenerator 13 und der Leseadressengenerator 14 ein Lesetaktsignal vom Taktgenerator 16. Bei einer Anfangsadresse setzt die Aus­ werteschaltung die beiden rückgekoppelten Schieberegister 17 und 19 auf einen Anfangswert. Hierbei wird in die Regi­ ster 25a bis 25b der Anfangswert geschrieben. Wenn jeweils eine Endadresse vom Schreibadressengenerator 11 bzw. vom Leseadressengenerator 14 erzeugt worden ist, entnimmt die Auswerteschaltung 20 aus den Registern der rückgekoppelten Schieberegister 17 und 19 deren Inhalt und vergleicht diese miteinander. Da sich die Adressen zyklisch wiederho­ len, kann die Auswerteschaltung 20 jeweils bei einer be­ stimmten Adresse immer die rückgekoppelten Schieberegister 17 und 19 initialisieren oder sie kann nur zu bestimmten Zeitpunkten eine Initialisierung und eine Überprüfung der Inhalte der beiden rückgekoppelten Schieberegister 17 und 19 vornehmen.

Claims (7)

1. Schaltungsanordnung zur Fehlerüberwachung eines Pufferspeichers (1), die zum Schreiben von Daten entsprechend einem Schreibtakt und zum Auslesen von Daten entsprechend einem Auslesetakt vorgesehen ist, mit einem ersten rückgekoppelten Schieberegister (17), das zur Zuführung von einzulesenden Daten dient, mit einem zweiten rückgekoppelten Schieberegister (19), das zur Zuführung von ausgelsenene Daten dient, und mit einer Auswerteschaltung (20), die zum Vergleich der Registerinhalte der beiden rückgekoppelten Schieberegister (17, 19) nach Schreiben von Daten unter bestimmten Adressen und nach Auslesen der unter den bestimmten Adressen abgelegten Daten im Puffer (1) und zur Angabe über die Funktionsfähigkeit des Puffers (1) vorgesehen ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Schreibadressengenerator (11) und ein Lese­ adressengenerator (14) zur Lieferung von Adressen an den Puffer (1) vorgesehen sind.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Puffer (1) mit einer Testschaltung (7) verbindbar ist, die zur Erzeugung von Testdaten vorgesehen ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Testschaltung (7) zur Steuerung wenigstens eines Umschalters (3) vorgesehen ist, daß der Umschalter (3) im Testfall zur Kopplung des Puf­ fers (1) mit der Testschaltung (7) und im Betriebsfall zur Kopplung des Puffers (1) mit einem Schaltungsteil (5), der zur Lieferung von Daten dient, vorgesehen ist.

5. Schaltungsanordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Auswerteschaltung (20) zum Empfang von Adressen vom Schreib- und Leseadressengenerator (11, 14) und zur Initialisierung der beiden rückgekoppelten Schieberegi­ ster (17, 19) bei jeweils gleichen Adressen von Schreib- und Leseadressengenerator (11, 14) vorgesehen ist.

6. Schaltungsanordnung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet,
daß die rückgekoppelten Schieberegister (17, 19) mehrere miteinander gekoppelte Register (25a bis 25p), mehrere Eingangs-EXKLUSIV-ODER-Glieder (23a bis 23h) und ein Aus­ gangs-EXKLUSIV-ODER-Glied (24) enthält,
daß das niederwertigste Register (25a) mit einem Ausgang eines ersten Eingangs-EXKLUSIV-ODER-Gliedes (23a) gekop­ pelt ist, dessen erster Eingang mit einem Dateneingang bzw. -ausgang des Puffers (1) und dessen zweiter Eingang mit dem Ausgang des Ausgangs-EXKLUSIV-ODER-Gliedes (24) gekoppelt ist,
daß die anderen Dateneingänge bzw. -ausgänge des Puffers (1) mit einem ersten Eingang jeweils weiterer Eingangs-EXKLUSIV-ODER-Glieder (23b bis 23h) gekoppelt sind, deren jeweiliger Ausgang mit weiteren Registern (25b bis 25h) und deren jeweilige zweite Eingänge mit dem Aus­ gang des jeweils niederwertigeren Registers (25a bis 25g) gekoppelt sind, und
daß Ausgänge bestimmter Register (25c, 25e, 25j, 25p) mit dem Ausgangs-EXKLUSIV-ODER-Glied (24) verknüpft sind.

7. Schaltungsanordnung nach Anspruch 5 und 6, dadurch gekennzeichnet, daß bei der Initialisierung der rückgekoppelten Schiebere­ gister (17, 19) die Auswerteschaltung (20) zur Einschrei­ bung eines vorgegebenen Wertes in die Register (25a bis 25p) vorgesehen sind.