DE4200115A1 - Pruefvorrichtung fuer doppelseitige leiterplatten - Google Patents

Pruefvorrichtung fuer doppelseitige leiterplatten

Info

Publication number
DE4200115A1
DE4200115A1 DE4200115A DE4200115A DE4200115A1 DE 4200115 A1 DE4200115 A1 DE 4200115A1 DE 4200115 A DE4200115 A DE 4200115A DE 4200115 A DE4200115 A DE 4200115A DE 4200115 A1 DE4200115 A1 DE 4200115A1
Authority
DE
Germany
Prior art keywords
circuit board
block
decision
route
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4200115A
Other languages
English (en)
Inventor
Robert E Whitehead
Evan J Evans
Stephen J Foster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronic Packaging Co
Original Assignee
Electronic Packaging Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronic Packaging Co filed Critical Electronic Packaging Co
Publication of DE4200115A1 publication Critical patent/DE4200115A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Combinations Of Printed Boards (AREA)

Description

Die Erfindung bezieht sich auf Systeme für das Prüfen von Leiter­ platten und insbesondere auf ein System für das Prüfen von dop­ pelseitigen Leiterplatten.
Automatische Prüfsysteme für das Prüfen von Leiterplatten nutzen eine Vielzahl von Punkten auf der Leiterplatte, an welche ver­ schiedene Triggerimpulssignale angelegt werden. Gleichzeitig mit dem Anlegen der Triggerimpulssignale werden andere Punkte auf der Leiterplatte bezüglich einer Reaktion auf die Triggerimpulssigna­ le überwacht. Durch Analysieren der Ergebnisse der Reaktionen kann festgestellt werden, welche Punkte bei der Leiterplatte miteinander verbunden sind und welche Punkte isoliert sind. Durch Vergleich dieser Daten mit den Daten einer bekannten guten Be­ zugs-Leiterplatte oder mit Konstruktionsdaten, die benutzt worden sind, um die Leiterplatte zu schaffen, kann festgestellt werden, ob die Platte ordnungsgemäß hergestellt worden ist.
Typische Leiterplatten-Prüfsysteme beinhalten eine große Anzahl programmierbarer Signaltreiber für die Erzeugung der verschiede­ nen Triggerimpulssignale, die an die zu prüfende Leiterplatte anzulegen sind. Diese Systeme beinhalten weiterhin eine große Anzahl programmierbarer Signalempfänger für den Empfang der Signale, die durch die zu prüfende Leiterplatte als Reaktion auf die Triggerimpulssignale erzeugt worden sind. Infolge der schnel­ len Fortschritte bei der Bestückungstechnik und den Mehrschicht- Herstellungstechniken erfordern viele Leiterplatten eine große Anzahl von Prüfpunkten oder Punkten, die auf der Leiterplatte mit minimalem Abstand voneinander liegen, so daß diese Leiterplatten die Möglichkeiten gegenwärtiger automatischer Prüfsysteme über­ steigen.
Infolge der größeren Dichten und der Anwendung der Bestückungs­ technik auf beiden Seiten von Leiterplatten ist es notwendig geworden, beide Seiten von Leiterplatten zu prüfen, um festzu­ stellen, ob die Platte ordnungsgemäß hergestellt worden ist. Bei der Anwendung er gegenwärtigen Technik wird um beide Seiten einer Leiterplatte zu prüfen, eine obere und eine untere Ein­ spannvorrichtung benutzt. Die obere Einspannvorrichtung beinhal­ tet Prüfsonden, die mit Prüfpunkten auf der Oberseite der Leiter­ platte zusammengeschaltet sind. Diese Prüfsonden sind mit Schnittstellensonden verbunden, welche mit 8onden an der unteren Einspannvorrichtung im Eingriff stehen, welche ihrerseits mit einem automatischen Prüfsystem verbunden sind. Deshalb sind für jeden Prüfpunkt auf der Oberseite einer Leiterplatte, für die ein Prüfen erforderlich ist, drei Prüfsonden und eine Schaltver­ bindung erforderlich. Eine Einspannung für ein Prüfen von Ober­ seite und Unterseite ist teurer als eine Einseitenprüfung, und bei Prüfläufen für Leiterplatten, die in geringeren Mengen produ­ ziert werden, können diese Kosten unerschwinglich sein.
Es ist folglich eine Notwendigkeit für ein Leiterplatten-Prüfsy­ stem entstanden, die Anzahl der Prüfpunkte zu reduzieren, die erforderlich sind, um eine Leiterplatte zu prüfen und für ein solches, bei dem jede Seite einer Leiterplatte von einer Einsei­ ten-Einspannvorrichtung aus getrennt so zu prüfen ist, daß eine vollständige und genaue Prüfung einer Leiterplatte erreicht wird, während gleichzeitig die Kosten dafür herabgesetzt werden.
In Übereinstimmung mit der vorliegenden Erfindung wird für ein System für das Reduzieren der Anzahl der bei einer doppelseitigen Leiterplatte zu prüfenden Punkte gesorgt. Die Leiterplatte bein­ haltet eine Ober- und eine Unterseite und eine Vielzahl von Leitertrassen, die sich über beide Seiten der Leiterplatte er­ strecken. Jede Leitertrasse beinhaltet Endpunkte. Das System sorgt für das Identifizieren der Endpunkte einer Leitertrasse, die sich auf beiden Seiten der Leiterplatte erstreckt. Der Mit­ tenpunkt der Leitertrasse, der für beide Seiten der Leiterplatte gemeinsam ist, wird identifiziert. Es wird eine Konstruktion geliefert, um jede Seite der Leiterplatte zwischen einem Endpunkt und dem Mittenpunkt auf der Oberseite der Leiterplatte und zwi­ schen dem Mittenpunkt und dem zweiten Endpunkt auf der Unterseite der Leiterplatte unabhängig voneinander zu prüfen.
Die Erfindung wird anhand eines bevorzugten Ausführungsbeispiels näher beschrieben.
Die dazugehörigen Zeichnungen zeigen in
Fig. 1a und 1b eine Draufsicht auf eine Leiterplatte von oben bzw. von unten, die Leitertrassen einschließt,
Fig. 2a und 2b eine Draufsicht auf die Leiterplatte nach Fig. 1 von oben bzw. von unten, die die Leitertrassen veranschaulichen, welche in ihrer Gesamtheit von einer Seite der Leiterplatte aus geprüft werden können.
Fig. 3a und 3b eine Draufsicht auf die Leiterplatte nach Fig. 1 von oben bzw. von unten, die die Leitertrassen veranschaulichen, welche in ihrer Gesamtheit dadurch geprüft werden können, daß ein Teil des Netzwerkes auf einer Seite der Leiterplatte und ein Teil des Netzwerkes auf der anderen Seite der Leiterplatte geprüft wird,
Fig. 4a und 4b eine Draufsicht auf die Leiterplatte nach Fig. 1 von oben bzw. von unten, welche Leitertrassen veranschaulichen, die auf Kurzschlüsse mit anderen Leitertrassen dadurch geprüft werden können, daß man einen Teil des Leitersystems auf einer Seite der Leiterplatte und einen Tei des Leitersystems auf der anderen Seite der Leiterplatte prüft,
Fig. 5a und 5b eine Draufsicht auf die Leiterplatte nach Fig. 1 von oben bzw. von unten, welche die Leitertrassen veranschauli­ chen, die in ihrer Gesamtheit von jeder der beiden Seiten der Leiterplatte geprüft werden können,
Fig. 6 die Prüfpunkte einer Einspannvorrichtung für das Prüfen der Leiterplatte nach Fig. 1,
Fig. 7 bis 9 Rechner-Flußbilder, die die Rechner-Softwarefunktio­ nen veranschaulichen, welche durch das vorliegende System ausge­ führt werden.
Unter gleichzeitiger Bezugnahme auf Fig. 1a und 1b wird eine typische Leiterplatte veranschaulicht und mit dem Bezugszeichen 20 gekennzeichnet. Die Leiterplatte 20 umfaßt ein Platten-Basis­ material aus nichtleitendem Werkstoff, wie z. B. Glasfaserstoff oder Plaste. Die Leiterplatte 20 weist eine Oberseite 20a oder eine Bauelementenseite einer Leiterplatte 20 und eine Unterseite 20b oder eine Schaltkreisseite einer Leiterplatte 20 auf. Die Oberseite 20a einer Leiterplatte 20 beinhaltet Leitertrassen 22, und die Unterseite 20b beinhaltet Leitertrassen 24. Die Leiter­ platte 20 verfügt über Durchgangs-Montagebohrungen 26 Durch­ gangsbohrungen 28 und 30, welche benutzt werden, um Leitertras­ sen von einer Seite der Leiterplatte 20 zur anderen Seite hin­ durchzuführen, Bestückungs-Geräteauflagen 32 für die Montage von Bauelementen und Oberflächenmontage-Kontaktfinger am Rand 34 und 35, die benutzt werden, um eine Zusammenschaltung mit einem Wirtsgerät für die komplette Leiterplatte zu ermÖglichen.
Das vorliegende System nutzt mit Rechnerunterstützung hergestell­ te Konstruktionsdaten für das Erzeugen der Leitertrassen und -wege der Leiterplatte 20, um die Struktur der Leiterplatte 20 zu analysieren und festzustellen. Das System analysiert dann die Schaltung, um die individuellen Leitertrassen 22 und 24 zu be­ stimmen.
Unter Verweis auf Fig. 2a und 2b analysiert das vorliegende System jede Leitertrasse, um Endpunkte der Leitertrasse festzu­ stellen, die zu prüfen sind. Die Leitertrassen, die in ihrer Gesamtheit von einer einzigen Seite der Leiterplatte 20 aus geprüft werden können, werden isoliert. Die Oberseite 20a einer Leiterplatte 20 beinhaltet eine Leitertrasse 22a, die mit einer Leitertrasse 24 auf der Unterseite 20b einer Leiterplatte 20 zusammengeschaltet ist und welche zur Leitertrasse 22a auf der Oberseite 20a einer Leiterplatte 20 zurückkehrt, bevor ein End­ punkt bei 22c erreicht wird.
Eine Bestückungs-Geräteauflage 32 und eine Durchgangsbohrung 30 können mit einer einzigen Prüfsonde zur Bestückungsauflage auf der Oberseite 20a einer Leiterplatte 20 geprüft werden, da mit diesen Elementen keine anderen Leitertrassen verbunden sind und nur den einen Endpunkt haben, der geprüft werden muß, um sicher­ zustellen, daß diese Punkte nicht mit irgendeiner anderen Leiter­ trasse kurzgeschlossen sind.
Die Leiterplatte 20 beinhaltet Rand-Fingerstecker für die Ober­ flächenmontage 38, welche mit einer einzigen Sonde geprüft wer­ den, um sicherzustellen, daß diese Stecker nicht kurzgeschlossen sind. Die Rand-Fingerstecker für Oberflächenmontage 40 sind Teil von Leitertrassen, die sowohl auf Kurzschlüsse mit anderen Lei­ tertrassen und auch auf Durchgang zum den anderen Endpunkten dieser Leitertrasse geprüft werden müssen.
Wie in Fig. 2b veranschaulicht, ist die Leitertrasse 42 eine Leitertrasse, welche in ihrer Gesamtheit von der Unterseite 20b einer Leiterplatte 20 aus dadurch geprüft werden kann, daß man den Rand-Fingerstecker für Oberflächenmontage 40 und das Durch­ gangsloch für die Bauelementemontage 26 am gegenüberliegenden Ende der Leitertrasse 42 mittels Sonde untersucht. Entland der Leitertrasse 42 liegt ein Elementenmontage-Durchgangsloch 44, das ein Mittenpunkt von Leitertrasse 42 ist und nicht mittels Sonde untersucht zu werden braucht, um eine vollständige Prüfung der Leitertrasse 42 zu erreichen.
Jetzt unter Verweis auf Fig. 3a und 3b verarbeitet das vorliegen­ de System Leitertrassen, die von beiden Seiten 20a und 20b der Leiterplatte 20 aus geprüft werden müssen. Bauelemente-Durch­ gangsbohrungen 50 verbinden interne Speisespannungs- und Masse- Verzweigungen miteinander, welche auf Durchgang und Kurzschluß dadurch geprüft werden müssen, daß man diese Punkte in Verbindung mit Oberflächenmontage-Randfingersteckern 52 und allen Oberflä­ chenmontage-Geräteauflagen, die mit den Speisespannungs- und Masse-Verzweigungen verbunden sind, mittels Sonde prüft. Die Verzweigungen 54, 56 und 58 sind Verzweigungen, die man durch Prüfen aller Endpunkte auf jeder Seite einer Leiterplatte 20 und durch Wählen eines gemeinsamen Bauelemente-Durchgangsloches 60 und 62 mittels Sonde testen muß. Die Durchgangslöcher 60 und 62 repräsentieren einen Mittenpunkt der Leitertrasse. Die vorliegen­ de Erfindung gewährleistet, daß alle Endpunkte einer Leitertrasse auf der Oberseite einer Leiterplatte Durchgang zum gemeinsamen Bauelementemontage-Durchgangsloch haben, während dasselbe Bauele­ mentemontage-Durchgangsloch Durchgang zu allen Leitertrasse- Endpunkten auf der Unterseite der Leiterplatte hat. Rand-Finger­ stecker 64 werden in Verbindung mit einem gemeinsamen Bauelemen­ temontage-Durchgangsloch-Mittenpunkt zum Zweck einer vollständi­ gen Prüfung dieser Leitertrasse mittels Sonde untersucht.
Jetzt unter Verweis auf Fig. 4 verlaufen einige Verzweigungsbahnen auf der Leiterplatte 20 zwischen Bauelemente-Bestückungsauflagen für die Oberflächenmontage und Fingersteckern für die Oberflä­ chenmontage auf der anderen Seite der Leiterplatte 20 und haben keine Verbindung zu irgendwelchen Bauelementemontage-Durchgangs­ löchern, die geprüft werden könnten. Diese Verzweigungen können nur auf Kurzschluß und unvollständigen Durchgang geprüft werden.
Die Endpunkte dieser Leitertrassen werden in einer Speicherdatei aufbewahrt, damit man sie bei einer manuellen Durchgangsprüfung im Anschluß an das automatische Prüfen ausgeben kann. Gerätemon­ tageauflagen für die Oberflächenbestückung 70 stellen eine Ver­ bindung zu Rand-Fingersteckern für die Oberflächenmontage 72 unter Verwendung der Löcher 74 und 76 her, um Leitertrassen von einer Seite auf die andere zu leiten und können nicht geprüft werden. Alle diese Oberflächenmontageauflagen und Rand-Finger­ stecker müssen mittels Sonde untersucht werden, und Prüfpunkte auf der Seite mit den wenigsten Sonden werden in einer Datei aufbewahrt, damit man sie für das manuelle Prüfen nutzen kann.
Unter Verweis auf die Fig. 5a und 5b ist die letzte Gruppe der zu prüfenden Leitertrasse jene, welche keine Bestückungsauflagen oder Rand-Fingerstecker haben, bei denen alle Endpunkte Bauele­ mentemontage-Durchgangslöcher sind. Unbenutzte Bauelementemonta­ ge-Durchgangslöcher 80 sind nicht mit irgendeiner Leitertrasse verbunden, müssen aber auf Kurzschluß geprüft werden. Die Leiter­ trasse 82 ist eine Trasse auf Seite 20b einer Leiterplatte 20, und die Leitertrasse 84 ist eine Leitertrasse auf Seite 20a einer Leiterplatte 20. Die Leitertrassen 82 und 84 enden in Bauelemen­ temontage-Durchgangslöchern und haben keine Bestückungsauflagen, deshalb können diese Leitertrassen von jeder der beiden Seiten der Leiterplatte 20 aus geprüft werden. Das System der vorliegen­ den Erfindung untersucht die Daten für die Prüfsonden der anderen Leitertrassen auf der Leiterplatte 20 und plaziert die Prüfsonden für diese letzte Gruppe von Leitertrassen auf die Seite der Lei­ terplatte 20 mit den wenigsten Sonden.
Fig. 6 veranschaulicht einen Plan für eine Prüf-Einspannvorrich­ tung, welcher alle Prüfsonden 90 zeigt, die erforderlich sind, um Leiterplatten 20 zu prüfen. Eine Prüf-Einspannvorrichtung, wie sie in Fig. 6 gezeigt wird, kann benutzt werden, um zwei Leiter­ platten 20 gleichzeitig zu prüfen, wobei Oberseite 20a und Unter­ seite 20b für zwei verschiedene Leiterplatten gleichzeitig ge­ prüft werden.
Unter Verweis auf Fig. 7 bis 9 wird für ein Rechner-Software- Flußbild für das Skizzieren der Schritte der Software des vorlie­ genden Systems zur Prüfung von doppelseitigen Leiterplatten ge­ sorgt. Unter Verweis auf Fig. 7 beginnt das Programm bei Block 100, und die rechnergestützt erzeugten Konstruktionsdaten für die Leiterplatten werden in das System bei Block 102 geladen. Die rechnergestützt erzeugten Konstruktionsdaten werden zu gesonder­ ten Netzen sortiert, und das Identifizieren von Durchgangsbohrun­ gen, die geprüft werden können, und eine Identifizierung der Seiten, welche Bestückungsauflagen enthalten, werden bei Block 104 durchgeführt. Das erste Netz wird bei Block 108 gewählt, und die Endpunkte des ersten Netzes werden bei Block 110 lokalisiert. Dann wird bei Block 112 eine Bestimmung vorgenommen, um festzu­ stellen, ob die Endpunkte des Netzes Bestückungsauflagen sind. Wenn die Feststellung negativ verlaufen ist, kehrt das System zur Datei mit den rechnergestützt erzeugten Daten bei den Blöcken 114 und 116 zurück. Wenn noch zusätzliche Leitertrassen zu verarbei­ ten sind, dann wird das nächste Netz bei Block 118 geholt, und das Flußbild kehrt zu Block 110 zurück.
Wenn die Entscheidung bei Block 112 "ja" war, wird bei Block 120 einen Entscheidung gefällt, um festzustellen, ob die Bestückungs­ auflagen sich alle auf der Bauelementenseite der Leiterplatte 20 befinden. Wenn die Entscheidung "ja" ist, werden die Prüfsonden bei Block 122 erzeugt, und das gewählte Netz wird von der Leiter- Datendatei gelöscht. Dann wird bei Block 124 eine Entscheidung getroffen, um festzustellen, ob dieses das letzte zu prüfende Leiternetz war. Wenn die Entscheidung "nein" ist, wird das näch­ ste Netz bei Block 126 aus der Datei geholt, und das Rechner- Flußbild kehrt zu Block 110 zurück. Wenn die Entscheidung "ja" ist, fährt das Flußbild gemäß Fig. 8 fort.
Wenn die Entscheidung beim Block 120 "nein" war, wird eine Ent­ scheidung bei Block 128 getroffen, um festzustellen, ob alle Bestückungsauflagen auf der Schaltkreisseite der Leiterplatte 20 sind. Wenn die Entscheidung "ja" lautet, werden die Prüfsonden bei Block 130 erzeugt, und die Leitertrasse wird aus der Netzlei­ terdatei gelöscht. Dann wird eine Entscheidung bei Block 132 gefällt, um festzustellen, ob dieses die letzte Leitertrasse war, die zu prüfen ist. Wenn die Entscheidung "nein" lautet, wird das nächste Netz bei 134 geholt, und das Flußbild fährt nach Block 110 fort. Wenn die Entscheidung "ja" war, fährt das Flußbild zu Fig. 8 fort.
War die Entscheidung bei Block 128 "nein", was bedeutet, das die Bestückungsauflagen sich auf beiden Seiten der Leiterplatte 20 befinden, dann fährt das Flußbild bei 136 zur Netz-Warteschlange fort, und es wird bei Block 138 eine Entscheidung gefällt, um festzustellen, ob dies das letzte analysierte Netz war. Wenn die Entscheidung "nein" lautet, wird das nächste Netz bei Block 134 geholt.
Wenn die Entscheidung "ja" lautet, dann fährt das Flußbild bei Fig. 8 fort. Nachdem das letzte Netz verarbeitet worden ist, dann sind alle Prüfpunkte für Schaltkreise mit Bestückungsauflagen, die von einer Seite der Leiterplatte geprüft werden können, generiert worden, und das Programm geht durch die rechnergestützt erhaltenen Konstruktions-Schaltungsdaten weiter, um Netze festzu­ stellen, die von beiden Seiten der Leiterplatte aus geprüft werden können.
Verweisen wir jetzt auf Fig. 8, so wird das erste Netz bei Block 140 erhalten, und die Endpunkte des Netzes werden bei Block 142 lokalisiert. Es wird eine Feststellung bei Block 144 getroffen, um festzustellen, ob irgendwelche von den Endpunkten des gewähl­ ten Netzes Bestückungsauflagen sind.
Wenn es keine Bestückungsauflagen gibt, dann wird das Netz bei Block 146 zur Netzdatei zurückgeführt, und es wird eine Entschei­ dung bei Block 148 gefällt, um festzustellen, ob dies das letzte zu verarbeitende Netz war. Wenn die Entscheidung "nein" lautet, wird bei Block 150 das nächste Netz geholt, und das Programm kehrt zu Block 152 (Fig. 8) zurück.
Wenn die Entscheidung bei Block 144 "ja" war, wird eine Entschei­ dung bei Block 164 getroffen, um festzustellen, ob die Bestüc­ kungsauflagen prüfbare Durchgangsbohrungen sind. Wenn die Ent­ scheidung "nein" lautet, wird das Netz bei Block 156 zur Netzda­ tei zurückgeführt. Dann wird bei Block 158 eine Entscheidung darüber getroffen, ob dies das letzte zu prüfende Netz war. Wenn die Entscheidung "nein" lautet, wird das nächste Netz bei Block 160 geholt, und das Programm kehrt zu zu Block 142 zurück. Wenn die Entscheidung "ja" ist, fährt das Programm nach Block 152 fort.
Wenn die Entscheidung bei Block 154 "ja" war, werden die Prüfson­ den bei Block 162 generiert. Dann wird eine Entscheidung bei Block 164 getroffen, um festzustellen, ob dies das letzte zu verarbeitende Netz war. Wenn die Entscheidung "nein" lautet, wird das nächste Netz bei Block 160 geholt. Wenn die Entscheidung "ja" war, wird der Prozeß nach Block 152 fortgesetzt, um die Netze auf Bestückungsauflagen zu prüfen, die als Prüfung nach dem Prozeß auf Durchgang zu prüfen sind.
Das erste Netz wird bei Block 152 geholt, und dann werden die Endpunkte bei Block 166 lokalisiert. Dann wird eine Entscheidung bei Block 168 getroffen, um festzustellen, ob es sich bei irgend­ einem der Endpunkte um Bestückungsauflagen handelt. Wenn die Entscheidung "ja" lautet, setzt das Programm nach Fig. 9 fort. Wenn die Entscheidung "nein" war, wird das Netz bei Block 170 zur Netzdatei zurückgeführt. Dann wird bei Block 172 eine Entschei­ dung getroffen, um festzustellen, ob dies das letzte zu verarbei­ tende Netz war. Wenn die Entscheidung "nein" lautet, wird bei Block 174 das nächste Netz geholt. Wenn die Entscheidung "ja" lautet, setzt das Programm nach Fig. 9 fort.
Jetzt unter Verweis auf Fig. 9 werden, wenn die Bestückungsaufla­ gen an den Endpunkten eines Netzes vorhanden sind, die Prüfsonden bei Block 180 generiert, und es wird eine Ausgabedatei geschaf­ fen, welche beim anschließenden Prüfen auf Durchgang bei Block 182 verwendet wird. Das nächste Netz wird geholt, und es wird eine Entscheidung bei Block 184 getroffen, um festzustellen, ob dies das letzte Netz war. Wenn die Entscheidung "nein" lautet, wird das nächste Netz bei Block 186 geholt, und das Programm kehrt zu Block 166 (Fig. 8) zurück.
Wenn die Entscheidung "ja" lautet, was anzeigt, daß die Netze nur prüfbare Durchgangsbohrungen haben, wird das nächste Netz bei Block 188 geholt, und die Endpunkte des Netzes werden bei Block 190 lokalisiert. Bei Block 192 werden die Daten der Einspann­ vorrichtung überprüft, um festzustellen, welche Seite der Leiter­ platte die wenigsten Prüfpunkte hat. Die Prüfsonden werden bei Block 194 generiert, und das Netz wird aus der Datei gelöscht. Dann wird eine Entscheidung bei Block 196 getroffen, um festzu­ stellen, ob dies das letzte verarbeitete Netz war. Wenn die Entscheidung "nein" lautet, wird bei Block 198 das nächste Netz geholt, und das Programm fährt zu Block 190 fort.
Wenn die Entscheidung "ja" lautet, wird, die erste unbenutzte Bohrung bei Block 200 geholt. Die Daten der Einspannvorrichtung werden bei Block 202 überprüft, um festzustellen, welche Seite der Leiterplatte 20 die wenigsten Prüfpunkte hat. Die Daten der Prüfsonde werden dann bei Block 204 für die unbenutzten Bestüc­ kungsauflagen auf der speziellen Seite der Einspannvorrichtung generiert. Die Daten der unbenutzten Bestückungsauflagen werden dann aus der Datei gelöscht. Dann wird bei Block 206 eine Ent­ scheidung darüber getroffen, ob diese gelöschten Daten das letzte unbenutzte Durchgangsloch repräsentiert haben. Wenn die Entschei­ dung "nein" lautet, werden bei Block 208 die Daten für das näch­ ste unbenutzte Loch geholt, und das Programm springt zu Block 202 zurück. Wenn die Entscheidung "ja" lautet, was repräsentiert, das die Netze, Leitertrassen und unbenutzte Bestückungsauflagen verarbeitet worden sind, dann generiert das Programm die Prüfda­ ten für die Einspannvorrichtung bei Block 210. Die Ausgabedaten für die Nachprüfung auf Durchgang werden bei Block 212 geliefert, und die Prüfdaten der Einspannvorrichtung werden bei Block 214 herausgenommen, um den Prozeß bei Block 216 zu beenden.
Man kann deshalb sehen, daß die vorliegende Erfindung die Anzahl der zu prüfenden Punkte bei doppelseitigen Leiterplatten redu­ ziert, indem Leitertrassen der Schaltung und Bestückungsauflagen analysiert werden, um einen Durchgang zwischen Ober- und Unter­ seite einer Leiterplatte festzustellen. Die Leitertrassen werden in fünf Gruppen sortiert, wovon die erste Gruppe in ihrer Gesamt­ heit von der Oberseite der Leiterplatte aus geprüft werden kann. Die zweite Gruppe der Leitertrassen sind jene, die in ihrer Ge­ samtheit von der Unterseite der Leiterplatte aus geprüft werden können. Die dritte Gruppe der Leitertrassen sind jene Netze, die dadurch vollständig geprüft werden können, daß man einen gemein­ samen Mittenpunkt in der Leiterbahn wählt und einen Teil der Leiterbahn dadurch prüft, daß man die Endpunkte auf der Oberseite und den Mittenpunkt mittels Sonde untersucht und den Rest der Netzbahn dadurch prüft, daß man den Endpunkt auf der Unterseite der Leiterplatte und denselben Mittenpunkt, der vorher geprüft wurde, mittels Sonde untersucht. Die vierte Gruppe der Leiter­ trassen sind jene Leitertrassen, die Endpunkte auf beiden Seiten der Leiterplatte haben und welche durch ein Loch miteinander verbunden sind, das abgedeckt ist und nicht geprüft werden kann, ein manuelles Prüfen ausgenommen. Die letzte Gruppe der Leiter­ trassen sind jene, die Endpunkte-Durchgangslöcher einschließen, welche von beiden Seiten der Leiterplatte aus geprüft werden können. Das vorliegende System gestattet das Generieren von Daten für die Einspannvorrichtung zum Schaffen einer Einspann­ vorrichtung, die gleichzeitig die Oberseite einer Leiterplatte und die Unterseite einer zweiten Leiterplatte prüfen kann. Das vorliegende System beseitigt die Notwendigkeit, teure und ar­ beitsintensive Einspannvorrichtungen für das Prüfen doppelseiti­ ger Leiterplatten zu schaffen.
Während nun die vorliegende Erfindung mit Bezugnahme auf eine konkrete Ausführungsform beschrieben wurde, ist es selbstver­ ständlich, daß verschiedene Änderungen und Modifikationen für jedermann naheliegen, der mit der Technik vertraut ist, und es ist beabsichtigt, solche Änderungen und Modifikationen mit zu umfassen, wie sie in den Geltungsbereich der zur Erfindung gehö­ renden Ansprüche fallen.

Claims (4)

1. System zum Reduzieren der Anzahl von Punkten, die bei einer Leiterplatte zu prüfen sind, wobei die Leiterplatte eine Ober­ und eine Unterseite, Durchgangslöcher und eine Vielzahl von Leitertrassen hat, die sich über beide Seiten der Leiterplatte erstrecken und wobei die Leitertrassen Endpunkte haben, dadurch gekennzeichnet, daß das System umfaßt
Prozessormittel zum Identifizieren der Endpunkte einer Leiter­ trasse, die sich auf beiden Seiten der Leiterplatte erstreckt; Prozessormittel für das Identifizieren eines Durchgangsloches entlang der Leitertrasse, wobei das Durchgangsloch der Leiter­ trasse gemeinsam ist, die sich auf beiden Seiten der Leiterplatte erstreckt; und
Mittel zum unabhängigen Prüfen jeder Seite der Leiterplatte zwischen einem Endpunkt und dem Durchgangsloch auf der Oberseite der Leiterplatte und zwischen dem Durchgangsloch und einem End­ punkt auf der Unterseite der Leiterplatte.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß Mittel zum Identifizieren des Endpunktes einer Leitertrasse auf derselben Seite der Leiterplatte vorgesehen sind.
3. Verfahren zum Reduzieren der Anzahl von Punkten, die bei einer Leiterplatte zu prüfen sind, wobei die Leiterplatte eine Ober­ und eine Unterseite, Durchgangslöcher und eine Vielzahl von Leitertrassen hat, die sich über beide Seiten der Leiterplatte erstrecken und wobei die Leitertrassen Endpunkte haben, dadurch gekennzeichnet, daß das Verfahren umfaßt
das Identifizieren des Endpunktes einer Leitertrasse, die sich auf beiden Seite der Leiterplatte erstreckt;
das Identifizieren eines Durchgangsloches entlang der Leitertras­ se, wobei das Durchgangsloch gemeinsam für die Leitertrasse ist, die sich auf beiden Seiten der Leiterplatte erstreckt; und
das unabhängige Prüfen jeder Seite der Leiterplatte zwischen einem Endpunkt und dem Durchgangsloch auf der Oberseite der Leiterplatte und zwischen dem Durchgangsloch und einem Endpunkt auf der Unterseite der Leiterplatte.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Identifizieren des Endpunktes einer Leitertrasse auf derselben Seite der Leiterplatte eingeschlossen ist.
DE4200115A 1991-01-10 1992-01-04 Pruefvorrichtung fuer doppelseitige leiterplatten Ceased DE4200115A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/639,821 US5124633A (en) 1991-01-10 1991-01-10 Dual sided printed circuit board test system

Publications (1)

Publication Number Publication Date
DE4200115A1 true DE4200115A1 (de) 1992-07-16

Family

ID=24565686

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4200115A Ceased DE4200115A1 (de) 1991-01-10 1992-01-04 Pruefvorrichtung fuer doppelseitige leiterplatten

Country Status (4)

Country Link
US (1) US5124633A (de)
JP (1) JPH0674992A (de)
DE (1) DE4200115A1 (de)
IT (1) IT1252585B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2702568B1 (fr) * 1993-03-12 1995-04-21 Thomson Csf Procédé de test électrique de lignes équipotentielles.
JP2770147B2 (ja) * 1995-02-20 1998-06-25 株式会社竹村製作所 量水器の接続装置
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970934A (en) * 1974-08-12 1976-07-20 Akin Aksu Printed circuit board testing means
DE3013215A1 (de) * 1980-04-03 1981-10-15 Luther & Maelzer Gmbh, 3050 Wunstorf Adapter fuer ein selbstprogrammierbares leiterplattenpruefgeraet
US4598246A (en) * 1982-09-08 1986-07-01 Pylon Company, Inc. Printed circuit board tester having a flex and wiping action free vacuum actuated edge connector
DK291184D0 (da) * 1984-06-13 1984-06-13 Boeegh Petersen Allan Fremgangsmaade og indretning til test af kredsloebsplader
US4769596A (en) * 1985-04-23 1988-09-06 Faucett Dale L Printed circuit board tester

Also Published As

Publication number Publication date
ITMI913455A1 (it) 1993-06-23
ITMI913455A0 (it) 1991-12-23
US5124633A (en) 1992-06-23
IT1252585B (it) 1995-06-19
JPH0674992A (ja) 1994-03-18

Similar Documents

Publication Publication Date Title
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
DE69734866T2 (de) Prüfadapter mit Kontaktstiftführung für bestückte Leiterplatten
DE2360801C2 (de) Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern
DE3408704A1 (de) Verfahren und vorrichtung zum pruefen von verbindungsnetzwerk-schaltungen
EP0285799A2 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
EP1057038B1 (de) Verfahren und vorrichtung zum prüfen von gedruckten leiterplatten
EP0838688B1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE4129925A1 (de) Bauelement-testplatte fuer einen halbleiter-bauelement-tester mit einem rekonfigurierbaren koaxialen verbindungsgitter, und verfahren zu dessen gebrauch
DE102006021766A1 (de) Systeme, Verfahren und Computerprogramme zum Kalibrieren eines automatisierten Schaltungstestsystems
DE4136061A1 (de) Leiterplatten-pruefsystem
DE69731713T2 (de) Prüfadaptermodul, das den Zugang zu einer Vorrichtung mit gitterförmig angeordneten Kügelchen (BGA) ermöglicht, ein derartiges Prüfadaptermodul enthaltendes System und Verwendung des Prüfadaptermoduls
DE10260238B4 (de) Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
DE69827754T2 (de) Gedruckte Schaltungsplatte
DE19718637A1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE4200115A1 (de) Pruefvorrichtung fuer doppelseitige leiterplatten
DE4124708C2 (de)
DE19748029C2 (de) Verfahren zum Testen von elektrische Bauelemente aufweisenden Baugruppen
DE19644725C1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE3248694A1 (de) Pruefadapter fuer flache elektrische baugruppen
DE19943388B4 (de) Vorrichtung zum Prüfen von Leiterplatten
DE10323228A1 (de) Verfahren und Vorrichtungen zum Charakterisieren von Platinentestabdeckung
DE102013214478A1 (de) Nutzen mit mehreren Leiterplatten und Verfahren zu seiner Herstellung
EP0047935A2 (de) Leiterplatte
DE4009296C2 (de)
EP0618453A2 (de) Verfahren zum Testen von Platinen und Vorrichtungen zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection