DE4142807C2

DE4142807C2 - MOS-gesteuerter Thyristor

Info

Publication number: DE4142807C2
Application number: DE4142807A
Authority: DE
Inventors: Noriyuki Iwamuro
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1990-12-28
Filing date: 1991-12-23
Publication date: 1997-08-14
Anticipated expiration: 2011-12-24
Also published as: US5306929A; DE4142807A1; JP2782638B2; JPH04312978A

Description

Die Erfindung betrifft einen MOS-gesteuerten Thyristor mit Spannungssteuerung, der einen Vierschichtaufbau auf weist, mit Hilfe von zwei MOS Gates ein- und ausgeschaltet wird und als Leistungsschaltvorrichtung verwendet wird.

Gate-abschaltbare Thyristoren (GTOs) werden in großem Um fang als Thyristoren eingesetzt, die mit Hilfe eines Gate signals abgeschaltet werden können. Nachteilig an solch einem GTO ist aber, daß er eine relativ hohe Gate-Steuer leistung zum Abschalten erfordert, da es sich um eine stromgesteuerte Vorrichtung handelt. Zur Beseitigung dieses Nachteiles ist ein spannungsgesteuerter MOS-Gate Transi stor bekannt. Ein MOS-Gate Transistor hat wie ein bi polarer Transistor mit isoliertem Gate (IGBT) einen solchen Aufbau, daß ein Transistor mit weiter Basis mittels eines MOS-Gates gesteuert wird. Ein MOS-Gate Thyristor unter scheidet sich von einem IGBT darin, daß beim IGBT keine Verriegelung eines inneren parasitären Thyristors auftritt, was jedoch beim MOS-Gate Thyristor der Fall ist, weshalb nicht nur die Gate-Spannung, sondern auch die Anodenspan nung zum Abschalten umgekehrt werden müssen.

Aus IEEE Trans. Electron Devices, Bd. ED-33, 1986, S. 1609-1618 ist ein MOS gesteuerter Thyristor (MCT) bekannt, bei dem zum Ein- und Ausschalten span nungsgesteuerte MOS-Gates vorgesehen sind. Der MCT hat einen Aufbau, bei dem MOSFETs, die in einem Thyristor eingebaut sind, den Thyristor ein- und ausschalten. Im ein zelnen wird dabei gemäß Darstellung in Fig. 2 auf einer n⁺-Schicht 1 (einem ersten Bereich) mit geringem spezifischen Widerstand eine p⁺-Schicht 2 (ein zweiter Bereich) mit ge ringem spezifischen Widerstand ausgebildet, auf die eine p⁻-Schicht 3 (ein dritter Bereich) mit hohem spezifischen Wi derstand folgt. An der Oberfläche der p-Schicht 3 ist eine n-Zone 4 (ein vierter Bereich) selektiv ausgebildet und an ihrer Oberfläche selektiv eine p-Zone 5 (ein fünfter Be reich). Dann werden in der Oberfläche der p-Zone 5 eine p⁺-Zone 6 (ein sechster Bereich) und n⁺-Zonen 7 (siebte Berei che) selektiv ausgebildet. Weiterhin sind unter Zwischen lage von Gate-Isolierfilmen 8 auf Oberflächenbereichen 15 der n-Zone 4 zwischen der p-Zone 5 und der p⁻-Schicht 3 so wie auf Oberflächenbereichen 17 der p-Zone 5 zwischen der n⁺-Zone 7 und der n-Zone 4 Gate-Elektroden 9 ausgebildet, so daß die Oberflächenbereiche 15 und 17 Kanalbereiche bil den. Ferner sind eine Anodenelektrode 10, die mit der Ober fläche sowohl der p⁺-Zone 6 als auch den n⁺-Zonen 7 im Kon takt steht, und eine Kathodenelektrode 11, die mit der n⁺-Schicht 1 in Kontakt steht, vorgesehen. Die Anodenelektrode 10 ist mit Hilfe von Isolierschichten 12 von den Gateelek troden 9 isoliert.

Dieser MCT wird dadurch aktiviert, daß an die Gateelektro den 9 und die Kathodenelektrode 11 eine Spannung angelegt wird, während die Anodenelektrode 10 geerdet ist. Zum Ein schalten des MCT wird eine negative Spannung an die Gate elektroden 9 angelegt, so daß p-Kanäle in den Oberflächen bereichen 15 der n-Zone 4 zwischen der p-Zone 5 und der p⁻-Schicht 3 entstehen. Damit fließen Löcher durch die p-Ka näle zur Kathodenelektrode 11, wenn eine negative Spannung an der Kathodenelektrode 11 anliegt. Dadurch wird der n⁺p⁺-Übergang 19 zwischen der n⁺-Schicht 1 und der p⁺-Schicht 2 eingeschaltet, was zu einer Elektroneninjektion von der n⁺-Schicht 1 in die p⁺-Schicht 2 führt. Die Elektronen durch laufen die p⁻-Schicht 3 und die n-Zone 4 und schalten den pn-Übergang 21 zwischen der n-Zone 4 und der P-Zone 5 sowie den pn-Übergang 23 zwischen der n-Zone 4 und der p⁺-Zone 6 ein. Damit tritt eine Löcherinjektion von der p-Zone 5 und p⁺-Zone 6 zur n-Zone 4 ein, durch die der npnp-Thyristor eingeschaltet wird. Der Einschaltwiderstand des Thyristors ist aufgrund der Leitfähigkeitsmodulation gering, die in der p⁺-Schicht 2, der p⁻-Schicht 3 und der n-Zone 4 statt findet.

Zum Abschalten des MCT wird eine positive Spannung an die Gatelektroden 9 angelegt, so daß n-Kanäle in den Oberflä chenbereichen 17 der p-Zone 5 zwischen der n⁺-Zone 7 und der n-Zone 4 ausgebildet werden. Die n⁺-Zone 7 und die n-Zone 4 erhalten damit dasselbe Potential mit der Folge, daß die p⁺-Zone 6 und die n-Zone 4 gleiches Potential bekommen, weil die p⁺-Zone 6 über die Anodenelektrode 10 mit der n⁺-Zone 7 verbunden ist. Als Folge davon fließen Elektronen, die von der n⁺-Schicht 1 in die p⁺-Schicht 2 injiziert wer den, obwohl sie den pn-Übergang 21 zwischen der n-Zone 4 und der p-Zone 5 und den Übergang 23 zwischen der n-Zone 4 und der p⁺-Zone 6 erreichen, über die n-Kanäle in den Ober flächenbereichen 17 in die Anodenelektrode 10, so daß keine Löcherinjektion von der p-Zone 5 in die n-Zone 4 auftritt und der Abschaltvorgang beendet wird. Ähnliche Abläufe tre ten bei einem komplementären MCT auf, bei dem die Schichten oder Zonen gegenüber denen des oben erläuterten MCT einen entgegengesetzten Leitungstyp haben und bei dem ein MOS Aufbau auf der Seite der Kathodenelektrode vorgesehen ist, wenn die Spannungen entgegengesetzter Polarität angelegt werden.

Der MCT soll als Schaltvorrichtung eine möglichst hohe Ab schaltgeschwindigkeit aufweisen. Zur Verbesserung der Ab schaltgeschwindigkeit ist es notwendig, daß ein Überschuß an Ladungsträgern, der im leitenden Zustand in der p⁺-Schicht 2, der p⁻-Schicht 3 und der n-Zone 4 aufgebaut wird, rasch entfernt wird. Eine Möglichkeit, die Abschaltge schwindigkeit zu erhöhen, ist der Einsatz eines Kathoden kurzschlusses, bei dem die p⁺-Schicht 2 mittels der Katho denelektrode 11 mit der n⁺-Schicht 1 kurzgeschlossen wird. Dieser Aufbau hat den Vorteil, daß die während des leiten den Zustands in der p⁺-Schicht angesammelten Ladungsträger leicht entfernt werden. Dieser Aufbau hat hingegen den Nachteil, daß eine Leitfähigkeitsmodulation nach Ablauf einer gewissen Zeit nach der anfänglichen Stufe des Ein schaltens plötzlich auftritt, und zwar aufgrund der Verrin gerung der Elektroneninjektion von der n⁺-Schicht 1 in die p⁺-Schicht 2 mit der Folge, daß während des Übergangs vom Ausschaltzustand zum Einschaltzustand ein negativer Wider stand auftreten kann und zu einem Anstieg der Einschaltver luste führt. Bei einem normalen Kathodenaufbau ohne einen Ka thodenkurzschluß, der die p⁺-Schicht 2 mit der Katho denelektrode 11 kurzschließt, wird das Auftreten dieses ne gativen Widerstands vermieden. Dieser Aufbau wiederum ver ringert den Ladungsträgerentfernungseffekt beim Abschalten und erhöht die Abschaltverluste.

Aufgabe der Erfindung ist es, einen MOS gesteuerten Thyri stor zu schaffen, bei dem das Auftreten eines negativen Wi derstands beim Einschalten vermieden wird und die Abschalt verluste verringert sind, indem der Ausgleich zwischen Ein schaltverlusten und Abschaltverlusten verbessert wird.

Diese Aufgabe wird erfindungsgemäß durch einen Thyristor gemäß Patentanspruch 1 gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Un teransprüchen gekennzeichnet.

Bei dieser Lösung ist der achte Bereich nicht mit dem zwei ten Bereich verbunden, vielmehr bleibt ein Teil des ersten Bereichs zwischen dem achten und dem zweiten Bereich, so daß ein vollständiger Kathodenkurzschluß oder Anodenkurz schluß nicht gebildet wird. Zum Einschalten der Anordnung wird an die erste Hauptelektrode eine Spannung von etwa 0,8V angelegt, die dem Diffusionspotential des Übergangs zwi schen dem ersten Bereich des ersten Leitungstyps und dem zweiten Bereich des zweiten Leitungstyps entspricht. In diesem Zustand tritt eine Minoritätsladungsträgerinjektion vom ersten Bereich zum zweiten und zum dritten Bereich mit Sicherheit ein, so daß kein negativer Widerstand auftritt. Wenn andererseits die Einrichtung abgeschaltet wird, flie ßen die Majoritätsladungsträger, die in dem zweiten und dem dritten Bereich gespeichert sind und durch die Änderung des dV/dt der Spannung der ersten Hauptelektrode entfernt wer den, hauptsächlich zur ersten Hauptelektrode durch den ach ten Bereich, so daß die Reinjektion der Minoritätsladungs träger vom ersten Bereich begrenzt ist. Damit wird der Ab schaltstrom verringert, was zu einer Verringerung der Ab schaltverluste führt.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend unter Bezug auf die Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ist eine Querschnittsansicht einer Ausführungsform eines MCT gemäß der vorliegenden Erfindung,

Fig. 2 ist eine Querschnittsansicht des Aufbaues eines herkömmlichen MCT,

Fig. 3 ist eine Graphik, in der zum Vergleich Kennlinien der Abschaltverluste über der Einschalt spannung für den MCT der Ausführungsform der Erfin dung und den herkömmlichen MCT dargestellt sind,

Fig. 4 ist eine Graphik, in der zum Vergleich Kennlinien der Abschaltverluste über der Einschalt spannung des MCT der Ausführungsform der Erfindung einerseits und eines herkömmlichen MCT mit Katho denkurzschluß andererseits dargestellt sind,

Fig. 5 ist eine Graphik, die den Zusammenhang zwischen ei nem Kontaktflächenverhältnis der Kathodenelektrode, der Einschaltspannung und dem Abschaltverlust dar stellt, und

Fig. 6 ist eine Graphik, die den Zusammenhang zwischen Spannung und Strom eines MCT der Ausführungsform der Erfindung für verschiedene Werte des Dickenver hältnisses zwischen dem achten Bereich (p⁺-Zone 13) und dem ersten Bereich (n⁺-Schicht 1) darstellt.

Fig. 1 ist eine Querschnittsansicht einer Ausführungsform eines MCT gemäß der Erfindung. In Fig. 1 sind Teile, die solchen von Fig. 2 gleichen mit denselben Bezugszahlen be zeichnet. Die Bezugszahlen 1 bis 7 bezeichnen einen ersten bis siebten Halbleiterbereich (erste bis siebte Schicht oder Zone). Der MCT dieser Ausführungsform unterscheidet sich von dem der Fig. 2 darin, daß eine flache p⁺-Zone 13 (ein achter Bereich), der dünner ist als die n⁺-Schicht 1, in einen Teil der n⁺-Schicht 1 eingebettet ist. Diese An ordnung wird in folgenden Schritten hergestellt.

Zuerst werden die p⁺-Schicht 2 mit 20 µm Dicke und die p⁻-Schicht 3 mit 180 µm Dicke nacheinander auf der Oberfläche der n⁺-Schicht 1 (n⁺-Substrat) durch epitaxiales Wachstum aufgebracht. Dabei betragen die spezifischen Widerstände der n ⁺-Schicht 1, der p⁺-Schicht 2 und der p⁻-Schicht 3 0,01 Ω·cm, 0,1 Ω·cm bzw. 200 Ω·cm.

Dann wird eine Polysiliciumschicht mit 1,0 4m Dicke auf der Oberfläche der p⁻-Schicht 3 unter Zwischenlage eines Gate oxidfilms 8 ausgebildet. Die Polysiliciumschicht wird zur Ausbildung der Gateelektroden 9 zu einem bestimmten Muster geformt.

Dann wird durch Phosphorionenimplantation unter Verwendung der Gateelektroden 9 als Masken und durch nachfolgendes An lassen die n-Zone 4 ausgebildet. Dabei beträgt typischer weise die Ionenenergie bei der Ionenimplantation 100 keV und eine typische Ionendosis beträgt 8,0 × 10¹³ Ionen/cm². Das Anlassen erfolgt typischerweise für fünf Stunden bei 1150°C.

Als viertes werden die p-Zone 5, die p⁺-Zone 6 und n⁺-Zonen 7 nacheinander durch Ionenimplantation unter Verwendung der Gateelektrode 9 und, wo erforderlich, Resistfilmen und nachfolgendes Anlassen ausgebildet. Dabei beträgt eine ty pische Ionenenergie bei der Borionenimplantation zur Aus bildung der p-Zone 5 150 keV und eine typische Ionendosis 1,0 × 10¹⁴ Ionen/cm². Das Anlassen zur Ausbildung der p-Zone 5 erfolgt typischerweise für drei Stunden bei 1100°C. Eine typische Ionenenergie bei der Borionenimplantation zur Ausbildung der p⁺-Zone 6 beträgt 150 keV und eine typi sche Ionendosis 2,0 × 10¹⁴ Ionen/cm². Das Anlassen zur Aus bildung der p⁺-Zone 6 wird für vier Stunden bei 1100°C ausgeführt. Eine typische Ionenenergie bei der Arsenio nenimplantation zur Ausbildung der n⁺-Zone 7 beträgt 120 keV und eine typische Ionendosis 5,0 × 10¹⁵ Ionen/cm². Das Anlassen zur Ausbildung der n⁺-Zone 7 erfolgt typischer weise eine Stunde bei 1000°C.

Durch Borionenimplantation und nachfolgendes Anlassen wird dann als fünftes in der n⁺-Schicht 1 eine p⁺-Zone 13 ausge bildet. Die Ionenimplantation erfolgt von der Oberfläche der n⁺-Schicht unter Verwendung einer Oxidmaske, die auf dieser Oberfläche ausgebildet wird. Dabei beträgt eine ty pische Ionenenergie bei der Borionenimplantation 120 keV und eine typische Ionendosis 2,5 × 10¹⁵ Ionen/cm². Das An lassen erfolgt typischerweise drei Stunden bei 1100°C.

Schließlich werden Isolierfilme 12 ausgebildet, wobei PSG (Phosphorsilikatglas) einer Dicke von 1,2 µm und LTO einer Dicke von 1,5 µm verwendet wird, sowie die Anodenelektrode 10 und die Kathodenelektrode 11, die aus einem Al - 1% (Atom-%) Si Verdampfungsfilm hergestellt werden.

Obwohl der spezifische Widerstand der n⁺-Schicht 1 sowie die spezifischen Widerstände und Dicken der p⁺-Schicht 2 und der p⁻-Schicht 3 gleich denen des oben beschriebenen herkömmlichen Beispiels sind, beträgt die Dicke der n⁺- (Schicht 5 µm, und die p⁺-Zone 13 ist 3 µm tief in die n⁺-Schicht 1 eingebettet. Die p⁺-Zone 13 hat eine Oberflächen störstellenkonzentration von 2,0 × 10¹⁹/cm³ und eine Ober fläche, die 30% der gesamten Fläche der Kathodenelektrode 11 beträgt.

Fig. 3 ist eine Graphik, die zum Vergleich Kurven zwischen der Einschaltspannung Von und dem Abschaltverlust Eoff der Ausführungsform des MCT gemäß der Erfindung und des herkömmlichen MCT nach Fig. 2 wiedergibt. Die Bezugs zahl 31 bezeichnet die Kurve des MCT gemäß der Erfindung und die Bezugszahl 32 diejenige des herkömmlichen MCT. Aus Fig. 3 geht hervor, daß der MCT der vorliegenden Erfindung geringere Abschaltverluste als der herkömmliche MCT hat. Bei einer Einschaltspannung Von = 2,5 V ist Eoff beispielsweise um etwa 40% reduziert.

Fig. 4 ist eine Graphik, die zum Vergleich Kurven zwischen der Einschaltspannung Von und dem Abschaltverlust Eoff der Ausführungsform des MCT gemäß der Erfindung und eines herkömmlichen MCT mit Kathodenkurz schlüssen in der gesamten Fläche der n⁺-Schicht 1 zeigt. Die Bezugszahl 41 bezeichnet die Kurve des MCT der vorliegenden Erfindung und die Bezugszahl 42 diejenige des herkömmlichen MCT. Aus Fig. 4 geht hervor, daß der MCT der vorliegenden Erfindung geringere Abschaltverluste als der herkömmliche MCT mit Kathodenkurzschluß hat. So ist beispielsweise bei Eoff = 3 mJ. Von um etwa 2,3 Volt reduziert.

Wenn das Kontaktflächenverhältnis der p⁺-Zone 13 zur Katho denelektrode 11 bei dem Aufbau von Fig. 1 verringert wird, steigt Eoff, obwohl Von abnimmt, wie in Fig. 5 gezeigt. In Fig. 5 ist auf der Abszisse des Kontaktflächenverhältnis der p⁺-Zone 13 zur Kathodenelektrode 11 aufgetragen und auf der Ordinate die Einschaltspannung Von und der Ab schaltverlust Eoff. Wie aus Fig. 5 hervorgeht, beträgt das Kontaktflächenverhältnis vorzugsweise 25% oder mehr.

Obwohl der Abschaltverlust Eoff abnimmt, wenn das Dicken verhältnis der p⁺-Zone 13 zur n⁺-Schicht 1 zunimmt, besteht die Gefahr des Auftretens eines negativen Widerstands, wenn das Verhältnis 80% übersteigt, wie in Fig. 6 gezeigt. In Fig. 6 ist auf der Abszisse die Spannung zwischen der Anode und der Kathode aufgetragen und auf der Ordinate der die Vorrichtung durchfließende Strom. Die Kurven [1]-[5] sind für die Verhältnisse 0,5, 0,65, 0,75, 0,8 und 0,85 gezeichnet. Aus Fig. 6 ist erkennbar, daß das Verhältnis (Tiefe der p⁺-Zone 13/Tiefe der n⁺-Schicht 1) vorzugsweise unter 80% liegt.

Obwohl die obige Ausführungsform in Hinblick auf einen MCT beschrieben wurde, bei dem ein MOS Aufbau an der Seite der Anodenelektroden vorgesehen ist, kann die Erfin dung auch auf einen MCT angewendet werden, bei dem ein MOS Aufbau an der Seite der Kathodenelektroden vorgesehen ist, in dem eine n⁺-Zone in einer p-Schicht ausgebildet wird, die mit einer Anodenelektrode in Kontakt steht.

Claims

1. MOS-gesteuerter Thyristor, umfassend
einen stark dotierten ersten Bereich (1) eines ersten Leitungstyps,
einen stark dotierten zweiten Bereich (2) eines zwei ten Leitungstyps, der sich auf dem ersten Bereich (1) be findet,
einen leicht dotierten dritten Bereich (3) des zwei ten Leitungstyps, der sich auf dem zweiten Bereich (2) be findet,
einen vierten Bereich (4) des ersten Leitungstyps, der selektiv in einem Oberflächenbereich des dritten Be reichs (3) ausgebildet ist,
einen fünften Bereich (5) des zweiten Leitungstyps, der selektiv in einem Oberflächenbereich des vierten Be reichs (4) ausgebildet ist,
einen sechsten Bereich (6) des zweiten Leitungstyps, der selektiv so ausgebildet ist, daß er sich durch den fünften Bereich (5) in den vierten Bereich (4) erstreckt,
einen siebten Bereich (7) des ersten Leitungstyps, der selektiv in der Oberfläche des fünften Bereichs (5) ausgebildet ist und mit dem sechsten Bereich (6) in Kontakt steht,
einen ersten Kanalbereich (15), der an der Oberfläche des vierten Bereichs (4) zwischen dem dritten und dem fünf ten Bereich ausgebildet wird,
einen zweiten Kanalbereich, der an der Oberfläche des fünften Bereichs (5) zwischen dem vierten und dem siebten Bereich ausgebildet wird,
einen Isolierfilm (8), der auf der Oberfläche des ersten und des zweiten Kanalbereiches ausgebildet ist,
eine Gateelektrode (9), die auf dem Isolierfilm (8) ausgebildet ist,
eine erste Hauptelektrode (11), die mit dem ersten Bereich (1) in Kontakt steht,
eine zweite Hauptelektrode (10), die mit dem sechsten und dem siebten Bereich in Kontakt steht, und
einen stark dotierten achten Bereich (13) des zweiten Leitungstyps, der selektiv in dem ersten Bereich (1) ausge bildet ist und mit der ersten Hauptelektrode (11) in Kon takt steht, jedoch nicht bis zum zweiten Bereich (2) reicht.

2. Thyristor nach Anspruch 1, dadurch gekenn zeichnet, daß die Kontaktfläche des achten Bereichs mit der ersten Hauptelektrode (11) wenigstens 25% der ge samten Kontaktfläche der ersten Hauptelektrode mit dem ersten Bereich (1) beträgt.

3. Thyristor nach Anspruch 1 oder 2, dadurch ge kennzeichnet, daß die Tiefe des achten Bereichs gleich oder weniger als 80% der Tiefe des ersten Bereichs (1) beträgt.