DE4028317A1 - Verfahren zur dezentralen zugriffsueberwachung in einem multimikrocomputersystem - Google Patents

Description

Verfahren zur dezentralen Zugriffsüberwachung in einem Multimikrocomputersystem In einem Multimikrocomputersystem sind die einzelnen Mikro­ computer über einen gemeinsamen (globalen) Bus miteinander ver­ bunden, an welchen weitere, allgemein nutzbare Systemkomponen­ ten wie Massenspeicher, Peripheribausteine und Eingabe/Ausgabe- Schnittstellen angeschlossen sind. Neben einem globalen Speicher, in welchem für mehrere Mikrocomputer bedeutsame Daten geführt werden, sind oft auch noch weitere, ebenfalls mit dem gemeinsa­ men Bus verbundene Speicher vorhanden, auf welche einerseits je­ weils ein Mikrocomputer über einem nur ihm zugeordneten lokalen Bus zugreift, während andererseits die übrigen Mikrocomputer auf diesen - auch mit "Dual-Port-Speicher" charakterisierten - Speicher über den gemeinsamen Bus zugreifen können. Die Kommu­ nikation der einzelnen Mikrocomputer untereinander erfolgt vor­ wiegend unter Verwendung dieser Dual-Port-Speicher. Jeder Mikro­ computer kann zur Koordinierung seiner Zugriffe kann ein Bele­ gungssignal für den ihm zugeordneten Dual-Port-Speicher oder den globalen Bus aktivieren, mit welchem er nachfolgende Zu­ griffsversuche anderer Mikrocomputer vereiteln und so die be­ treffende Systemkomponente ausschließlich für sich reservieren kann. Das Belegungssignal - auch als "LOCK-Signal" bezeichnet - und seine Aufhebung bzw. Abschaltung werden softwaregesteuert genutzt.

Eine falsche Nutzung des LOCK-Signals besteht darin, daß es zur Durchführung einer zu großen Anzahl von Zugriffen zu lange aktiviert wird oder zu spät oder gar nicht abgeschaltet wird, so daß die anderen Mikrocomputer in der Nutzung der entsprechen­ den Systemkomponente über Gebühr beeinträchtigt werden.

Eine weitere Art von softwarebedingten Nutzungsfehlern des LOCK-Signals ergibt sich durch den Einsatz der Dual-Port-Spei­ cher und der damit verbundenen Mehrbusstruktur des Multimikro­ computersystems und ist unter der Bezeichnung "DEAD LOCK" bekannt, womit eine Selbsthemmung bzw. eine nicht ohne Neustart des Systems auflösbare gegenseitige Behinderung der einzelnen Mikrocomputer verstanden wird.

Die Fehlnutzung des LOCK-Signals eines zugreifenden Mikrocom­ puters brachte bisher in einem anderen zugriffswilligen Mikro­ computer dessen Quittierungsüberwachung zum Ansprechen, welche das Ausbleiben des Quittierungssignals auf seinen Zugriffsver­ such feststellt. Abgesehen davon, daß diese Fehlermeldung nicht beim Verursacher der Fehlnutzung entsteht, sondern beim "schuld­ losen" Mikrocomputer und der Verursacher daher zunächst nicht geortet werden kann, verliert sie auch den Charakter der Ein­ deutigkeit, denn sie soll nur bei einem Defekt oder dem Fehlen einer mit dem Zugriff angesprochenen Baugruppe, also bei Hard­ ware-Fehlern auftreten. Entsprechend mühsam und zeitaufwendig gestaltet sich dann die Fehlerdiagnose, denn nach Ansprechen der Quittierungsüberwachung bei einem LOCK-Fehler muß zunächst mit Sicherheit ausgeschlossen werden können, daß ein Hardeware- Fehler vorliegt und zur darauffolgenden Nachbesserung der feh­ lerhaften Software sind die Programme sämtlicher Mikrocomputer in ihrer gegenseitigen zeitlichen Durchdringung zu untersuchen.

Die Erfindung stellt sich daher die Aufgabe, Ort und Ursache von Zugriffsstörungen unterscheidbar nach Belegungsfehlern und Hardwarefehlern zu erkennen und diagnostizierbar zu machen so­ wie im Falle von Belegungsfehlern die Auswirkungen derselben auf den verursachenden Mikrocomputer zu begrenzen.

Erfindungsgemäß wird diese Aufgabe mit den im Hauptanspruch angegebenen Maßnahmen gelöst. Damit kann bei Zugriffsstörungen die Beeinträchtigung von Dynamik und Leistung des Multimikro­ computersystems vermindert und die Fehlerbehebung erleichtert werden.

Die Erfindung samit ihren weiteren Ausgestaltungen, welche in Unteransprüchen gekennzeichnet sind, soll nachstehend anhand der Figuren näher erläutert werden. Dabei zeigt

Fig. 1 eine beispielhafte Konfiguration eines Multimikro­ computersystems,

Fig. 2 den prinzipiellen Aufbau eines nach dem erfindungs­ gemäßen Verfahren arbeitenden Mikrocomputers,

Fig. 3 eine zusätzliche Ausgestaltung zum Erkennen möglicher DEAD-LOCK-Situationen.

In dem in Fig. 1 dargestellten Multimikrocomputersystem 1 sind an einen gemeinsamen Kommunikationsbus GB vier Mikrocomputer MC1 bis MC4, ein Speicher GM sowie eine Eingabe/Ausgabe-Schnitt­ stelle IF angeschlossen. Man bezeichnet einen solchen gemeinsa­ men Kommunikationsbus auch als globalen Bus und den allen Mikro­ computern in gleicher Weise zugänglichen Speicher GM als globa­ len Speicher. Den Mikrocomputern MC1 und MC3 sind jeweils auch noch über nur ihnen zugeordnete (lokale) Busse LB1 bzw. LB3 zu­ gängliche Speicher DPM1 bzw. DPM3 zugeordnet, welche als soge­ nannte Dual-Port-Speicher auch noch mit dem Globalbus GB in Verbindung stehen. Außerdem steht dem Mikrocomputer MC3 auch noch ein rein lokaler, mit LM3 bezeichneter Speicher zur Ver­ fügung, welcher für ihn ebenfalls über seinen lokalen Bus LB3 erreichbar ist. Jeder der beiden Mikrocomputer MC1 und MC3 greift über seinen lokalen Bus LB1 bzw. LB3 auf den ihm zuge­ ordneten Dual-Port-Speicher DPM1 bzw. DPM3 zu, während die ande­ ren Mikrocomputer nur über den globalen Bus GB auf diese Spei­ cher zugreifen können. Die Kommunikation zwischen den einzelnen Mikrocomputern, d. h. der Datenaustausch erfolgt immer über die Speichereinheiten, die von mehreren Mikrocomputern angesprochen werden können, im vorliegenden Beispiel also über den gemein­ samen Speicher GM und die Dual-Port-Speicher DPM1 und DPM3.

Fig. 2 gibt den Aufbau eines nach dem erfindungsgemäßen Ver­ fahren arbeitenden Mikrocomputers wieder. Dieser könnte bei­ spielsweise der in Fig. 1 mit MC1 bezeichnete Mikrocomputer sein. Charakteristisch für ihn ist, daß er an den globalen Bus GB angeschlossen ist und außerdem über einen lokalen, d. h. nur ihm zugeordneten Bus LB1, mit dem Dual-Port-Speicher DPM1 ver­ bunden ist, wobei letzterer auch noch mit dem gemeinsamen, globalen Bus GB in Verbidung steht. Über den lokalen Bus LB1 kann der Mikrocomputer MC1 auf den ihm zugeordneten Dual-Port- Speicher DPM1 zugreifen, während er über den globalen Bus GB auf den gemeinsamen Speicher GM bzw. andere gemeinsame nutzbare Komponenten wie z. B. die Eingabe/Ausgabe-Schnittstelle IF oder die anderen Mikrocomputer zugeordneten Dual-Port-Speicher zu­ greift.

In der Fig. 2 ist mit 2 der Prozessor des Mikrocomputers MC1 bezeichnet, welcher im wesentlichen eine Zentraleinheit mit ihrem Arbeitsspeicher enthält. Vom Prozessor 2 können auf den lokalen Bus LB1 und auf den gemeinsamen Bus GB Daten ausgegeben bzw. auf die an diese Busse angeschlossenen Speichermedien zu­ gegriffen werden. Der Zugriff erfolgt im einzelnen in der Wei­ se, daß nach einem Zugriffsanforderungssignal ALE bzw. bei Zu­ griffarbitrierung in Bezug auf den globalen Bus GB nach einem von einer Priorisierungseinrichtung 3 ausgegebenen Zuteilungs­ signal AEN die Leitungen der entsprechenden Adreßbusse mit der Zugriffsadresse beaufschlagt werden und nach Erhalt des vom angesprochenen Speichermedium an den Prozessor abgegebenen Quittierungssignals LRDY bzw. GRDY eine Schreib- oder Lese­ operation mit der adressierten Speicherstelle ausgeführt wird. Der Signalzustand auf der mit LW/R bzw. GW/R bezeichneten Steuerleitung des Prozessors 2 bestimmt dabei, ob eine Lese­ operation oder eine Schreiboperation durchgeführt wird. Für den Fall, daß mehrere Zugriffe nacheinander auf dasselbe Speicher­ medium erfolgen sollen, werden vom Prozessor die Signale LLOCK′ bzw. GLOCK′ ausgegeben, mit denen die Belegungssignale LLOCK bzw. GLOCK wirksam werden. Nach Beendigung der Zugriffe wird das jeweilige Belegungssignal inaktiviert und so der Bus bzw. das Speichermedium für Zugriffe anderer Mikrocomputer frei­ gegeben.

Erfindungsgemäß wird nun für eine hardwareseitige Begrenzung der softwaregesteuerten Belegungszeit gesorgt. Dies geschieht mittels der dem lokalen Bus LB1 bzw. dem globalen Bus GB zuge­ ordneten Timern LBT bzw. GBT. Diese Timer werden jeweils ge­ startet vom Ausgangssignal einer bistabilen Kippstufe 4 bzw. 5, welche gesetzt werden, wenn nach einem vom Prozessor 2 ausge­ gebenen Signal LLOCK′ bzw. GLOCK′ das Quittierungssignal LRDY bzw. GRDY eintrifft und zurückgesetzt werden, wenn diese Signale verschwinden, wobei dann auch die Timer LBT und GBT jeweils über ihren Reset-Eingang zurückgesetzt werden. Sollte jedoch nach Starten der Timer LBT bzw. GBT eine Zeit vergangen sein, welche größer ist als eine bestimmte maximale Belegungs­ zeit TLOCK, dann geben diese Timer ein Signal aus, mit welchen UND-Glied 6 bzw. 7 gesperrt werden und so eine Inaktivierung des jeweiligen Belegungssignals LLOCK für den lokalen Bus bzw. GLOCK für den globalen Bus GB, erzwingen. Bei einem solchen Ansprechen der Timer LBT und GBT wird gleichzeitig auch der Interrupteingang NMI des Prozessors 2 aktiviert, um ihn zu einer entsprechenden Behandlung dieses Software-Nutzungsfehlers zu veranlassen. Auch kann das Auftreten dieses Fehlers mittels eines Anzeigeinstrumentes AZS visualisiert werden. Auf diese Weise wird sichergestellt, daß der einzelne Mikrocomputer je­ weils nur für die bestimmte maximale Zeit TLOCK seinen lokalen Bus LB1 bzw. den globalen Bus GB belegen kann und nicht eine unbegrenzte Anzahl von Schreib-Leseoperationen unter Verdrän­ gung der übrigen Mikrocomputer des Systems durchführt. Als zweckmäßig hat es sich gezeigt, etwa 100 aufeinanderfolgende Schreib-Leseoperationen zuzulassen und die maximale Belegungs­ zeit TLOCK dementsprechend zu wählen.

Zur Überwachung der Wartezeit, die nach einer Zugriffsanforde­ rung des Mikrocomputers für den lokalen Bus LB1 auf den ihm zugeordneten Dual-Port-Speicher vergeht, bis das von diesem aus­ gesendete, den Zugriff bestätigende Quittierungssignal LRDY bei ihm eintrifft, ist ein weiterer Timer LWT vorgesehen. Wenn der Prozessor 2 die Zugriffsadressen auf den Lokalbus LB1 aufge­ schaltet hat, ist auch das Signal ALE (Address Latch ENABLED) vorhanden, mit welchem der Wartetimer LWT gestartet wird. Ent­ sprechendes gilt bei Aufschaltung der Zugriffsadressen auf den globalen Bus GB und das vom Arbiter 3 erzeugte Zuteilungssignal AEN (Address ENABLED), mit dem der Wartetimer GWT gestartet wird. Beide Wartetimer sind auf eine Zeit eingestellt, welche etwas größer ist, als die maximale Belegungszeit TLOCK; zwecks einfacher Realisierung wird man sie meist gleich dem Doppelten dieser Zeit wählen. Durch die den lokalen Bussen bzw. dem glo­ balen Bus zugeordneten Belegungstimern LBT bzw. GBT ist sicher­ gestellt, daß kein Mikrocomputer die entsprechenden Busse länger als die vorgegebene maximale Belegungszeit TLOCK in Anspruch nehmen kann. Wenn also nach Auftreten des Zugriffsanforderungs­ signals ALE bzw.- des Zuteilungssignals AEN innerhalb der im Wartetimer LWT bzw. GWT eingestellten Zeit das Quittierungs­ signal LRDY bzw. GRDY eintrifft, wird der Wartetimer LWT bzw. GWT über seinen Reset-Eingang zurückgestellt und der Rechner­ betrieb läuft ungestört weiter. Anderenfalls spricht der ent­ sprechende Wartetimer an, gibt ein über ein ODER-Glied 8 bzw. 9 dem Prozessor 2 zugeführtes Zwangsquittierungssignal FRDY aus, aktiviert über eine weitere Ausgangsleitung den Interruptein­ gang NMI des Prozessors 2 und bringt über ein ODER-Glied 10 eine Anzeigeeinrichtung AZH zum Ansprechen, womit ein Hardware- Fehler signalisiert wird.

Die Regelung der Zugriffsreihenfolge der einzelnen im System vorhandenen Mikrocomputer auf den globalen Bus GB erfolgt in der üblichen Weise dadurch, daß in jedem Mikrocomputer auf sein Zugriffsanforderungssignal ALE mit der computereigenen Priori­ sierungseinrichtung 3 - auch mit Arbiter bezeichnet - der zu­ griffswillige Mikrocomputer mit den übrigen um die Zuteilung des Busses ringen muß. Hat er den globalen Bus erobert, kann er die von ihm gewünschten Zugriffsadressen auf den globalen Bus aufschalten, was durch das Signal AEN angezeigt wird, mit wel­ chem, wie schon erwähnt der Wartetimer GWT gestartet wird. Nach­ dem dafür gesorgt wurde, daß kein Mikrocomputer einen Bus länger als die maximale Belegungszeit TLOCK für sich reservieren kann, bestimmt sich nach einem Zugriffsversuch auf den globalen Bus - eine sogenannte faire Arbitrierung vorausgesetzt - eine maxi­ male Zeit, nach welcher bei intakter Hardware das Zuteilungs­ signal AEN bzw. das darauffolgende Quittierungssignal QRDY für einen zugriffswilligen Mikrocomputer erscheinen muß. Bei n in Zugriffskonkurrenz stehenden Mikrocomputern wäre dieses eine Zeit von (2n-1) x TLOCK. Es wird daher ein weiterer Timer GWT1 vorgesehen, welcher auf eine Zeit eingestellt ist, welche größer ist als diese Zeit. Dieser wird mit dem Zugriffsanfor­ derungssignal ALE gestartet und mit dem Quittierungssignal QRDY zurückgesetzt. Vergeht nach seinem Start eine Zeit, welche grö­ ßer ist als seine eingestellte Zeit, so bewirkt er über ein ODER-Glied ein Zwangsquittierungssignal FRDY sowie über das ODER-Glied 10 ein Ansprechen der Anzeigeeinrichtung AZH und aktiviert den Interrupteingang NMI des Prozessors 2. Bei der in Fig. 1 dargestellten Konfiguration wäre n = 4 und die Über­ wachungszeit des Timers GWT1 also größer als die siebenfache Belegungszeit TLOCK. Zur einfacheren Realisierung wird man bei diesem Beispiel jedoch zweckmäßigerweise den achtfachen Wert von TLOCK wählen. Mit dem Timer GWT1 wird also das ordnungs­ gemäße Arbeiten des Arbiters 3 und des Wartezeittimers GWT überwacht.

Wesentlich ist, daß mit der erfindungsgemäßen Überwachung der jeweils busspezifischen Belegungs- und Wartezeiten eine eindeu­ tige Aussage über Ort und Ursache des aufgetretenen Fehlers ge­ macht werden kann: Bei Software-Nutzungsfehler sprechen nur die Timer LBT bzw. GBT an, während bei Hardware-Fehlern, d. h. bei Fehlen oder Fehlfunktion einer Baugruppe die Timer LWT bzw. GWT ansprechen, wobei in allen Fällen dann durch Aktivierung des Interrupteingangs NMI des Prozessors 2 eine dementsprechende, gezielte Fehlerbehandlungsroutine gestartet werden kann.

Unter der Voraussetzung, daß ein Mikrocomputer gleichzeitig nur auf einen Bus zugreifen wird, können die Funktionen der Bele­ gungstimer LBT und GBT sowie die Funktionen der Wartetimer LWT und GBT jeweils von einem einzigen Timer mit der eingestellten Zeit von TLOCK bzw. < TLOCK übernommen, wenn durch eine diesen Timern vorgeordnete Logikschaltung die für den jeweiligen Zu­ griff - Zugriff auf den lokalen oder den globalen Bus - erfor­ derliche, aus Fig. 2 ersichtliche Beaufschlagung ihrer Ein­ gänge bewirkt wird. Damit kann, insbesondere bei umfangreichen Systemen die Zahl der vorzusehenden Timern erheblich reduziert werden und außerdem können dann Bauteiltoleranzen nicht mehr zu unterschiedlichen Belegungszeiten (TLOCK) bzw. Wartezeiten für den lokalen sowie für den globalen Bus führen.

In der Regel wird nach Ansprechen der Timer LBT bzw. GBT, d. h. bei einem Software-Nutzungsfehler eine genauere Analyse der ein­ gesetzten Software zum Zweck einer Nachbesserung erforderlich. Um diese zu erleichtern und zu beschleunigen, sind jeweils für den lokalen Bus LB1 und für den Globalbus GB in jedem Mikrocom­ puter Adreßzähler LAC und GAC vorgesehen, welche die jeweils während eines Busbelegungssignals LLOCK bzw. GLOCK erfolgenden Zugriffe zählen, sowie Zugriffsadreßregister LAR bzw. GAR mit welchen jeweils zwei aufeinanderfolgende Zugriffsadressen ab­ gespeichert werden. Außerdem ist ein weiteres Register CR vor­ gesehen, mit welchem der jeweils zugehörige aktuelle Befehls­ code abgespeichert wird.

Mit dem bisher geschilderten Verfahren wird es möglich, LOCK- Belegungsfehler bei ihrem Auftreten zu erkennen, sogenannte DEAD-LOCKs zu zerschlagen und deren Auswirkungen auf den verur­ sachenden Mikrocomputer zu begrenzen. Um jedoch schon der Ent­ stehung eines DEAD-LOCKs vorzubeugen, empfiehlt sich der in Fig. 3 dargestellte Zusatz. Ihm liegt die Erkenntnis zugrunde, daß ein DEAD-LOCK nur dann entstehen kann, wenn ein Mikrocompu­ ter auf beide ihm zur Verfügung stehenden Zugriffswege gleich­ zeitig zugreift. Dem lokalen Bus LB1 und dem globalen Bus GB sind daher jeweils Belegungsspeicher LBS bzw. GBS - im darge­ stellten Beispiel in Form von bistabilen Kippstufen - zugeord­ net, welche bei aktiven Zugriffsanforderungssignal ALE bzw. bei aktivem Zugriffszuteilungssignal AEN und aktiviertem Belegungs­ signal LLOCK′ bzw. GLOCK′ gesetzt werden und bei passivem Be­ legungssignal zurückgesetzt werden. Die den Setzeingängen zuge­ ordneten Ausgänge werden einem UND-Glied 11 zugeführt, dessen Ausgang über eine Taste 12 mit dem Interrupteingang NMI des Prozessors 2 verbunden werden kann. Bei einem Testlauf wird die Taste 12 betätigt und das Ausgangssignal des UND-Gliedes 11 wird bei jedem Auftreten einer Doppelbelegung den Interrupteingang NMI des Prozessor 2 aktivieren und diesen damit anhalten. Es kann dann fallweise eine detallierte Prüfung dahingehend ein­ setzen, ob die jeweils aufgetretene Doppelbelegung zulässig ist oder nicht, wobei auch hier die Adreßregister GAR, LAR und das Coderegister CR (Fig. 2) zur Unterstützung einer solchen Prü­ fung herangezogen werden können. Auf diese Weise läßt sich eine große Zahl von möglichen DEAD-LOCK-Fällen eliminieren.

Claims (5)

1. Verfahren zur dezentralen Überwachung des Zugriffs auf ge­ meinsam nutzbare Komponenten eines Multimikrocomputersystems, wobei

• a) für diese Komponenten einheitlich dieselbe maximale Bele­ gungszeit (TLOCK) vorgesehen ist, welche in jedem Mikrocompu­ ter ab dem Quittierungssignal (LRDY bzw. GRDY) für den je­ weils ersten Zugriff seines Prozessors überwacht wird und nach deren Ablauf das vom Prozessor bewirkte Belegungssignal (LLOCK bzw. GLOCK) unter gleichzeitiger Aktivierung seines Interrupteingangs (NMI) aufgehoben wird, sowie
• b) in jedem Mikrocomputer die Wartezeit nach seiner Zugriffs­ anforderung (ALE) bzw. bei Zugriffsarbitrierung nach seinem Zuteilungssignal (AEN) bis zum Eintreffen des Quittierungs­ signals (LRDY bzw. GRDY) ermittelt wird und für den Fall, daß diese Zeit größer ist als die maximale Belegungszeit (TLOCK) ein Zwangsquittierungssignal (FRDY bzw. GRDY) unter gleichzeitiger Aktivierung des Interrupteinganges (NMI) seines Prozessors ausgegeben wird.

2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß bei Zugriffsarbitrierung in jedem an der Arbitrierung teilnehmenden Mikrocomputer die Wartezeit nach seiner Zugriffsanforderung (ALE) bis zum Eintreffen des Quittie­ rungssignals (GRDY) überwacht wird und für den Fall, daß diese Zeit größer als eine bestimmte, von der maximalen Belegungs­ zeit (TLOCK) und der Anzahl (n) aller in Zugriffskonkurrenz stehenden Prozessoren abhängigen Zeit ist, ein Zwangsquittie­ rungssignal (FRDY) unter gleichzeitiger Aktivierung des Inter­ rupteingangs (NMI) seines Prozessors ausgegeben wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in jedem Mikrocomputer die während seiner wirksamen Busbelegungssignale (LLOCK bzw. GLOCK) erfolgenden Zugriffe mittels Zähler (LAC bzw. GAC) gezählt und jeweils mindestens zwei aufeinanderfolgende Zugriffsadressen samt dem dazugehörigen Befehlscode in Registern (LAR bzw. GAR, CR) abgespeichert werden.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Überschreitung der maximalen Belegzeit (TLOCK) und der Wartezeiten durch Anzeige­ einrichtungen (AZS bzw. AZH) angezeigt werden.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in jedem Mikrocomputer jedem Bus (LB1 bzw. GB) ein Belegungsspeicher (LBS bzw. GBS) zugeordnet ist, welcher jeweils mit der Zugriffs­ anforderung bzw. Zugriffszuteilung (ALE bzw. AEN) bei aktivem Belegungssignal (LLOCK′ bzw. GLOCK′) gesetzt und bei passivem Belegungssignal rückgesetzt wird, wobei der Interrupteingang (NMI) des Prozessors (2) aktivierbar ist, wenn beide Belegungs­ speicher gleichzeitig gesetzt sind.