DE4023075C2 - - Google Patents

Description

Die Erfindung geht aus von einem digitalen FIR-Filter gemäß dem Oberbegriff des Anspruches 1.

Solche Filter sind bekannt, beispielsweise durch den Aufsatz "Frequenzen wegrechnen, Digitale Filter: Grundtypen und ihre Berechnung" von Rolf Bauer in c′t 1987, Heft 12, Seiten 92 und folgende. Üblicherweise sind solche Filter realisiert durch Bauelemente wie Schieberegisterketten, Multiplizierer, Koeffizientenpotentiometer, Summierer, usw. Je breiter die zu bearbeitende Wortbreite des Signalwortes und je höher die Anforderungen an das Filter bezüglich Genauigkeit, Toleranzeinhaltung usw. sind, was sich auch in der Koeffizientenwortlänge ausdrückt, um so höher ist der Aufwand an Bauelementen. Hinzu kommt die Forderung an eine bestimmte Verarbeitungsgeschwindigkeit, welche sich ebenfalls als Aufwand ausdrückt, beispielsweise in Form von Parallelverarbeitung.

In dem Aufsatz "FIR-Filter for Generating Multi-Level Signals from Single-bit Noise Sequences" von Jordan in Electronics Letters vom 19. August 1982, Vol. 18, Nr. 17, Seiten 739 bis 740, ist ein Filter mit endlicher Impulsantwort (FIR) beschrieben, bei dem ein serieller Datenstrom durch ein Schieberegister geschoben wird und wobei jeweils einer Gruppe von Schieberegisterstufen ein Speicher zugeordnet und durch den Inhalt dieser Stufen adressierbar ist. Die adressierten Speicherinhalte werden schrittweise ausgelesen und aufsummiert und ergeben so das Filterausgangssignal.

Durch die europäische Offenlegungsschrift EP 03 73 410 A2 ist ein Speicher für programmierbare digitale Filter bekanntgeworden, welcher die Produkte sämtlicher Koeffizienten mit allen möglichen Binärwerten des Eingangssignals enthält. Hierbei werden für jedes Eingangsdatenwort, das für den aktuellen Bearbeitungszeitpunkt in einem Eingangsdekoder zwischengespeichert und anschließend verworfen wird, entsprechend seinem Binärwert die entsprechenden Produkte mit den Koeffizienten ausgelesen und in eine Schieberegisterkette eingeschrieben, wobei jeweils die Inhalte der vorhergehenden Registerstufe zuaddiert werden. Das beschriebene Filter weist eine spezielle Hardwarestruktur mit 2·T+1 Verzögerungsgliedern der Wortbreite ldN sowie nachgeschaltete Summierglieder der gleichen Anzahl und der gleichen Wortbreite auf, wobei T+1 die Anzahl der Filterkoeffizienten ist.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein FIR-Filter der eingangs genannten Art anzugeben, welches in der Lage ist, bei gleicher Verarbeitungsgeschwindigkeit mit weniger Aufwand auszukommen oder bei gleichem Aufwand eine Erhöhung der Verarbeitungsgeschwindigkeit und damit der Filtergrenzfrequenzen zu ermöglichen.

Diese Aufgabe wurde gelöst durch die kennzeichnenden Merkmale des Anspruchs 1. Vorteilhafte Ausgestaltungen ergeben sich durch die Unteransprüche.

Durch das erfindungsgemäße Filter ergibt sich der Vorteil einer Aufwandsreduktion bei gleicher Verarbeitungsgeschwindigkeit bzw. der Vorteil erhöhter Verarbeitungsgeschwindigkeit und damit der Erhöhung der Filtergrenzfrequenzen bei gleichem Aufwand. Durch die letztere Möglichkeit kann das erfindungsgemäße FIR-Filter bei der digitalen Bildsignalverarbeitung vorteilhaft eingesetzt werden. Insbesondere eignen sich solche Filter sehr gut für eine Festbildübertragung mit einer Übertragungsgeschwindigkeit von z. B. 64 kbit/s oder auch für Bewegtbildübertragungen.

Es folgt nun die Beschreibung anhand der Figuren.

Die Fig. 1 zeigt ein Blockschaltbild für ein digitales FIR- Filter in diskreter Ausführungsform.

In Fig. 2 ist ein Blockschaltbild dargestellt, welches die Funktionsweise gemäß Patentanspruch 1 wiedergibt.

In Fig. 3 schließlich ist ein Blockschaltbild gemäß Patentanspruch 2 wiedergegeben.

Die Fig. 2 und 3 sind jeweils Ausführungsbeispiele und beziehen sich auf symmetrische FIR-Filter, bei denen die Koeffizienten gemäß der Form A₀=A_n, A₁=A_n-1 . . . usw. paarweise gleich sind.

In Fig. 1 ist oben der Längspfad mit den n-1 Verzögerungsgliedern bzw. Registern zu erkennen. Links ist der Dateneingang, an dem die Eingangssignalwerte x(k) anstehen. Diese Eingangsdatenwörter mit der Wortbreite beispielsweise von 8 Bit werden wortschrittweise über die einzelnen Schieberegister geführt. In den Querpfaden vor und hinter den einzelnen Registergliedern sind Multiplikatoren angeordnet, mit denen die einzelnen Signalworte mit den Koeffizienten A₀-A_n multipliziert werden. Die Ausgänge der Multiplikatoren werden über Summierer zum Ausgangssignal y(k) aufsummiert.

Die Fig. 2 zeigt für ein symmetrisches FIR-Filter mit 45 Koeffizienten 23 Koeffizientenproduktspeicher, in denen entsprechend der zu verarbeitenden Signalwortbreite von 8 Bit alle Produkte der einzelnen Koeffizienten A₀-A₂₃ mit den möglichen Binärwerten von 0 bis 255 der Signalwörter eingespeichert sind.

Außerdem ist ein Signalwortspeicher mit 45 Zellen zu erkennen, in dem jeweils 45 aktuelle Signalworte gespeichert sind. Der Inhalt dieser Worte bildet die Zugriffsadresse für die jeweiligen Koeffizientenproduktwertespeicher, also der Inhalt der Zelle 1 zeigt über den Pfeil p1 auf die Zelle 0 im Koeffizientenspeicher SA₁ und der Inhalt der Zelle 44 im Signaldatenspeicher SD über dem Pfeil p44 auf die Zelle 253 usw. Die so adressierten Zellen werden ausgelesen und summiert. Sie ergeben das gefilterte Ausgangssignal y(k). Mit dem nächsten Worttakt wird in Zelle 0 des Signalwertespeichers SD das nunmehr neue aktuelle Eingangssignalwort x(k+1) eingeschrieben, nachdem der vorherige Inhalt jeweils um eine Adresse nach oben geschiftet wurde. Damit wiederholt sich der beschriebene Vorgang.

In Fig. 3 ist wiederum der gleiche Signalwortspeicher SD erkennbar. Ihm parallel liegt zur linken Hand ein Koeffizientenspeicher SA, in welchem für das gleiche FIR-Filter wie in Fig. 2 zugrundegelegt, 45 Koeffizienten, welche paarweise gleich sind, eingespeichert sind. In Zelle 0 ist dabei der Koeffizient A₀ und im Signalwertespeicher unter der gleichen Adresse 0 das aktuelle Signaleingangswort x(0) eingespeichert. Entsprechend sind in den folgenden Zellen links der Koeffizient A₁ und rechts im Signalwertespeicher der um einen Worttakt ältere Signalwert x(k-1) eingespeichert. In Zelle 44 finden sich entsprechend im Koeffizientenspeicher links der Koeffizient A₀ und rechts im Signalwertespeicher das Signaleingangswort x(k-44). Bei dieser FIR-Filtervariante sind nun jeweils die Produkte der beiden Zelleninhalte auf jeweils gleicher Höhe zu bilden. Die Produkte werden aufsummiert, beispielsweise in mehreren Stufen, und ergeben das gefilterte Ausgangssignal y(k).

Ein digitales Filter auf der Grundlage der Fig. 2 bzw. 3 ist im Zuge einer Übertragungsstrecke bzw. vor einer digitalen Übertragung einzusetzen. Dafür gibt es beispielsweise die in Fig. 4 dargestellten drei Möglichkeiten für Bild- oder Tonsignalverarbeitung. Das analoge Bildsignal wird tiefpaßgefiltert und anschließend mit 13 MHz Abtastfrequenz analogdigital umgesetzt. Danach wird das Bildsignal gespeichert und anschließend verarbeitet. Dies ist zunächst einmal der bisherige analog-aufwendige Weg nach dem Stande der Technik, der nur mit sehr hohem Aufwand eine hohe Qualität bietet (Fig. 4a). Wird nach Fig. 4b ein digitales Filter nach dem AD-Umsetzer, der mit einer Überabtastung von beispielsweise 27 MHz arbeitet, eingesetzt, so kann die Hauptfilterfunktion digital realisiert werden und das analoge TP-Vorfilter mit sehr geringer Steilheit ausgelegt werden (niedriger Filtergrad). Das digitale Filter läßt sich hochintegriert realisieren, wodurch der Platzbedarf beträchtlich sinkt.

Die dritte Möglichkeit, siehe Fig. 4c, einer zusätzlichen Speicherung am Ausgang des überabgetasteten AD-Umsetzers vor dem digitalen Filter erfordert wiederum mehr Speicherkapazität RAM1, hat aber den Vorteil einer möglichen Offline-Filterung, z. B. mit einem Signalprozessor im nachfolgenden digitalen Filter.

Claims (4)

1. Digitales FIR-Filter, bei dem die Signaleingangswerte y(k) nacheinander gemäß der Gleichung, y(k)=A₀·x(k)+A1·(k-1)+. . .+A_n·x(k-n),mit den einzelnen Koeffizienten (A₀ . . . A_n) zu multiplizieren und zum Ausgangssignalwert y(k) zusammenzufassen sind, bei dem die Produkte der n+1 Koeffizienten (A₀ . . . A_n) mit allen möglichen Binärwerten des Eingangssignales (x(k)) in n+1 Speichern abgespeichert sind und bei dem für die Produkte mit dem ersten Koeffizienten A₀ ein erster Speicher (SA₀) und für die Produkte mit dem n-ten Koeffizienten (A_n) ein (n+1). Speicher (SA_n) vorgesehen ist und diese Produkte jeweils mit aufwärtssteigenden Werten und aufsteigender Adresse i=0 bis i=2^w-1 abgespeichert sind derart, daß sich jeweils unter dieser Adresse i das Produkt des betreffenden Koeffizientenwertes mit dem Binärwert i des Signaleingangswertes x(k) findet, wenn w die Breite des Signaleingangswertes ist, dadurch gekennzeichnet,
daß n+1 aktuelle Signaleingangswerte x(k) . . . x(k-n) in einen Signalspeicher (SD) aufwärtszählend ab Adresse 0 bis Adresse n abgespeichert sind,
daß in einem Schritt a die einzelnen Produkte A₀·x(k) . . . A_n· x(k-n) aus den entsprechenden Speichern (SA₀, SA₁ usw.) gelesen werden, und zwar jeweils unter der Adresse, die durch den Inhalt der einzelnen Zellen 0, 1 . . . n des Signalspeichers (SD) bestimmt ist,
daß in einem Schritt b die einzelnen Produkte summiert werden zum aktuellen Ausgangssignalwert x(k),
daß in einem Schritt c jeweils die Zelleninhalte des Signalspeichers SD in die Zellen der nächsthöheren Adresse geschoben werden,
daß in einem Schritt d in die Zelle 0 des Signalspeichers (SD) das aktuellste Signaleingangswort x(k+1) eingeschrieben wird und
daß in einem Schritt e die Schritte a bis e wiederholt werden.

2. Filter nach Anspruch 1, dadurch gekennzeichnet, daß für die Speicher reine Lesespeicher ROM oder Schreiblesespeicher RAM verwendet werden.

3. Filter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für den Signalspeicher (SD) ein Schreiblesespeicher RAM vorgesehen ist.

4. Filter nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schritt c dadurch ausgeführt wird, daß die Zellenadressen des Signalspeichers (SD) jeweils um eins erhöht werden und die Zelladresse n die Adresse 0 erhält.