DE4017893A1 - Verfahren zur ansteuerung eines ferroelektrischen fluessigkristalldisplays - Google Patents

Description

Die vorliegende Erfindung betrifft eine Flüssigkristall- Schalt- und Anzeigevorrichtung (Display) mit einem besonderen Ansteuerungsschema, welches zu einem hohen Kontrast und zu kurzen Schaltzeiten führt.

Schalt- und Anzeigevorrichtungen, die ferroelektrische Flüssigkristall-Mischungen enthalten ("FLC-Lichtventile"), sind beispielsweise aus EP-B 00 32 362 (=US-A 43 67 924) bekannt. Flüssigkristallichtventile sind Vorrichtungen, die z. B. aufgrund elektrischer Beschaltung ihre optischen Transmissionseigenschaften derart ändern, daß durchfallendes (und gegebenfalls wieder reflektiertes) Licht intensitätsmoduliert wird. Beispiele sind die bekannten Uhren- und Taschenrechneranzeigen oder Flüssigkristalldisplays im OA- (office automation) oder TV- (television) Bereich. Dazu zählen aber auch optische Verschlüsse, sogenannte "light shutter", wie sie z. B. in Kopiermaschinen, Druckern etc. eingesetzt werden. Auch sogenannte "spatial light modulators" zählen zum Anwendungsbereich von Flüssigkristall-Lichtventilen (siehe Liquid Crystal Device Handbook, Nikkan Kogyo Shimbun, Tokyo, 1989; ISBN 4-526-02590-9C 3054 und darin zitierte Arbeiten).

Die elektrooptischen Schalt- und Anzeigevorrichtungen sind so aufgebaut, daß die FLC-Schicht beiderseitig von Schichten eingeschlossen ist, die üblicherweise, in dieser Reihenfolge ausgehend von der FLC-Schicht, mindestens eine Orientierungsschicht, Elektroden und eine Begrenzungsscheibe (z. B. aus Glas) sind. Außerdem enthalten sie einen Polarisator, sofern sie im "guest-host"- oder im reflexiven Modus betrieben werden, oder zwei Polarisatoren, wenn als Modus die transmassive Doppelbrechung ("birefringence mode") genutzt wird. Die Schalt- und Anzeigeelemente können gegebenenfalls weitere Hilfsschichten wie z. B. Diffusionssperr- oder Isolationsschichten enthalten.

Solche Orientierungsschichten bringen, gemeinsam mit einem hinreichend klein gewählten Abstand der Begrenzungsscheiben, die FLC-Moleküle der FLC-Mischung in eine Konfiguration, bei der die Moleküle mit ihren Längsachsen parallel zueinander liegen und die smektischen Ebenen senkrecht oder schräg zur Orientierungsschicht angeordnet sind. In dieser Anordnung haben die Moleküle bekanntlich zwei gleichwertige Orientierungen, zwischen denen sie durch pulsartiges Anlegen eines elektrischen Feldes geschaltet werden können, d. h. FLC-Displays sind bistabil schaltbar. Die Schaltzeiten sind umgekehrt proportional zur spontanen Polarisation der FLC- Mischung und liegen im Bereich von µs.

Als Hauptvorteil der FLC-Displays gegenüber den in der industriellen Praxis bisher im wesentlichen noch anzutreffenden LC-Displays wird das erreichbare Multiplex- Verhältnis angesehen, d. h. die maximale Zahl der im zeitlichen- sequenziellen Verfahren ("Multiplex-Verfahren") ansteuerbaren Zeilen, das bei FLC-Displays im Gegensatz zu herkömmlichen LC-Displays praktisch unbegrenzt ist.

Eine grundlegende Beschreibung einer Multiplex-Adressierung für FLC-Displays erfolgte z. B. in Proc. SID 28/2, 211 (1978) sowie in Ferroelectrics 94, 3 (1989). In EP-A 01 67 398 wird ein Adressierungsschema vorgestellt, bei dem die Einschreibung heller und dunkler Punkte getrennt in zwei aufeinanderfolgenden Bildern erfolgt. Ein Nachteil der an dieser Stelle beschriebenen Technik ist, daß sie bei der Forderung nach einer im Zeitmittel gleich spannungsfreien Adressierung zu einem 4-Slot-System führt ("Slot" ist der im Bereich dieser Technik übliche terminus technicus für Taktzeit). Die Zahl der Slots ist andererseits bei gegebener Schaltgeschwindigkeit des flüssigkristallinen Materials proportional zur Zeitdauer eines Bildaufbaus und sollte deshalb möglichst klein gehalten werden. Ein weiterer Nachteil der im EP-A 01 67 398 beschriebenen elektrischen Ansteuerung ist der schädliche Einfluß der Datenpulse, die im sogenannten "worst case" (ungünstigste durch die Bildinformation bestimmte Datenpulskonstellation bei der Adressierung) mit einer an der Zeilenadressierung gemessen halben Frequenz auftreten und deshalb zu einer starken Störung der Transmission von nicht-adressierten Pixeln (Schaltelementen) und damit letztendlich zu einer Verschlechterung des Kontrastes führen.

Die Zahl der Slots kann durch die Einführung von sogenannten Reset-Pulsen, wie sie z. B. in Proc. SID 28/2, 211 (1987); Japan-Display 18, (1989); sowie in Jap. J. Appl. Physics 28, L483 (1989) beschrieben wurden, reduziert werden. Die in der ersten Referenz vorgestellte Methode der Adressierung hat jedoch den Nachteil, daß für die Reset-Pulse gesonderte Slots verwendet werden, was zu einer Erniedrigung der Bildwechselfrequenz führt.

Die in den beiden anderen Referenzen beschriebenen Ansteuerungsverfahren weisen den Nachteil auf, daß entweder für den Reset-Puls ein gesonderter (höherer) Spannungspegel verwendet werden muß, oder dem eigentlichen Schreibpuls ein längerer Reset-Puls der gleichen Amplitude unmittelbar vorauszugehen hat. Ersteres führt zu einem größeren Aufwand bei der Ansteuerungselektronik, bei zweiterem ergibt sich, wie unsere Untersuchungen überraschend gezeigt haben, ein geringerer Spielraum zwischen schaltenden (select) und nicht-schaltenden (half select) Schreibpulsen, was dazu führt, daß das Verhältnis zwischen select- und non-select-Pulsen relativ klein gewählt werden muß. Dies wiederum führt wegen der großen Datenpulse zu einer Verminderung des Kontrastes.

In dem erfindungsgemäßen Verfahren zur Ansteuerung eines FLC-Displays treten die geschilderten Nachteile nicht auf, da einerseits der Reset-Puls (oder die Reset-Pulsfolge) zeitlich vom Schreibpuls entkoppelt ist und andererseits die Reset- und die Schreibpulse simultan in verschiedenen Zeilen so appliziert werden können, daß der Reset-Vorgang in einer gegebenen Zeile schon eine geeignet gewählte Zeitdauer abgeschlossen ist, bevor der Schreibpuls folgt. Dabei kann der Reset-Puls auch an mehrere Zeilenelektroden gleichzeitig angelegt werden. Der Reset-Puls wird so gewählt, daß seine Spannungsamplitude zeilenseitig mit der des Schreibpulses übereinstimmt und die Reset-Wirkung - d. h. die Schaltwirkung - unabhängig von den einwirkenden Datenpulsen an den Spaltenelektroden durch eine effektiv längere Dauer des Reset-Pulses erzielt wird. Dabei kann der Reset-Puls gegebenenfalls auch Unterbrechungen aufweisen.

Der Erfindung liegt somit ein Verfahren zur Multiplex- Ansteuerung eines ferroelektrischen Flüssigkristall- Displays zugrunde, bei dem an die Spalten- und Zeilenelektroden eine elektrische Pulsfolge angelegt wird, und bei dem die Pulsfolge, welche an die Zeilenelektroden angelegt wird zum einen einen Reset-Teil und zum anderen einen Schreibteil beinhaltet. Der Reset-Teil der elektrischen Pulsfolge schaltet die Zeile in einen Zustand, der weitgehend von den auf die Spaltenelektroden applizierten Pulsen unabhängig ist. Der Schreibteil des Pulses versetzt, zusammen mit den auf die Spaltenelektroden applizierten Datenpulsen, das Display in einen durch die Form der Datenpulse festgelegten Zustand.

Zwischen dem Reset-Teil und dem Schreibteil der auf eine beliebige Zeilenelektrode angelegten Pulsfolge liegt ein Zeitraum, der wenigstens die Hälfte der Dauer des Schreibpulses beträgt. Es ist möglich, simultan an verschiedene Zeilenelektroden Reset-Pulse anzulegen und gleichzeitig an eine andere Zeilenelektrode Schreibpulse zu applizieren. Bei zweigeteilten Bildschirmen gilt die genannte simultane Ansteuerung für jeden der beiden Bildschirmteile separat.

Die Zeitdauer zwischen Reset und Schreibpuls wird vorteilhaft so groß gewählt, daß der Schreibpuls auf einen relaxierten Zustand einwirkt. Dies ist insbesondere für den Fall wichtig, daß durch Variation der Datenpulse reproduzierbare Graustufen erzielt werden sollen.

Die Relaxationszeiten hängen vom eingesetzten ferroelektrischen flüssigkristallinen Material ab und bewegen sich typischer Weise zwischen 50 µs und 2 ms.

Eine besonders vorteilhafte Ausführungsform des erfindungsgemäßen Verfahrens zur Ansteuerung eines FLC-Displays vermeidet das gleichzeitige Auftreten von mehr als 3, insbesondere von mehr als 2, Spannungspegeln bei der Zeilenadressierung. Die an die Zeilenelektroden angelegte Pulsfolge besteht hierbei vorzugsweise aus dem zeitlichen Wechsel zwischen Spannungspegeln +V_z, O und -V_z.

Der Spannungspegel (+V_z) entspricht vorzugsweise einer elektrischen Spannung im Bereich von 2 bis 60 Volt.

Wird zu einem gegebenen Zeitpunkt an die Zeilenelektroden eine Pulsfolge angelegt, die aus nicht mehr als zwei Spannungspegeln besteht, so dürfen diese nicht gleichzeitig +V_z und -V_z sein.

Diese Ausführungsform kann beispielsweise dadurch realisiert werden, daß der Reset-Puls in der n-ten Zeile auf mehreren hintereinander auftretenden Schreibpulsen der gleichen Polarität steht. Diese Pulse werden z. B. zeitgleich mit den entsprechenden Schreibpulsen der n_i-ten und n_i+1-ten Zeile appliziert (i<1).

Vorteilhaft ist eine Multiplex-Ansteuerung, bei der an die Zeilenelektroden eine Pulsfolge angelegt wird, die im Schreibteil aus bipolaren Pulsen und im Reset-Teil aus dazu inversen bipolaren Pulsen mit einer ganzzahlig vielfachen Dauer des Schreibpulses, mindestens jedoch der doppelten Zeitdauer, besteht.

Ebenfalls vorteilhaft ist eine Ansteuerung, bei der die an die Zeilenelektroden angelegte Pulsfolge im Schreibteil ein monopolarer Puls ist, und der Reset-Teil aus einer unsymmetrischen bipolaren Pulsfolge mit einem nachfolgenden, zum Schreibteil inversen Puls besteht. Hierbei ist der nachfolgende Abschnitt des Reset-Pulses mindestens zweimal so lang wie der Schreibteil und kann ein ganzzahliges Vielfaches an Dauer des Schreibteil-Pulses aufweisen.

Auch besonders geeignet ist eine Pulsfolge, die im Schreibteil und im Reset-Teil aus monopolaren Pulsen (jeweils) entgegengesetzter Polarität besteht, wobei die Reset-Pulse ein ganzzahliges Vielfaches der Dauer des Schreibpulses, mindestens jedoch die zweifache Dauer aufweisen. Die Länge der einzelnen Pulse im Schreibteil beträgt vorzugsweise zwischen 2 µs und 2000 µs.

Eine für den optischen Kontrast im FLC-Display besonders vorteilhafte Ausführungsform des Verfahrens erhält man dadurch, daß man zwischen den Schreibpulsen konsekutiver Zeilen Adressierungspausen einfügt, in denen weder Schreib-, noch Datenpulse (sondern andernfalls Reset-Pulse) appliziert werden. Hierdurch wird der unerwünschte Einfluß der Datenpulse auf die optische Transmission der Schaltzustände verringert. Ebenfalls bevorzugt ist eine Ausführungsform der Erfindung bei der der Reset-Puls die entsprechende Zeile in den Dunkelzustand schaltet. Das liegt darin begründet, daß die Zeit zwischen Reset- und Schreibpuls für eine betrachtete Zeile keine Bildinformation trägt.

Zur Ermittlung der mittleren Transmission eines Pixels (Bildpunkte) muß diese Zeit anteilig berücksichtigt werden. Ein Dunkelzustand zwischen Reset- und Schreibpuls senkt den Kontrast weniger stark ab als ein Hellzustand.

Die Qualität eines FLC-Displays ist bezüglich verschiedener Eigenschaften (wie vor allem bezüglich des Kontrastes und der Bildwechselfrequenz) von der Ausgestaltung der elektrischen Multiplex-Adressierung abhängig.

Die Datenpulse, d. h. die Pulsfolgen, die die Bildinformation tragen und an die Spaltenelektroden appliziert werden, können in geeigneter Weise in Kombination mit den Zeilen- Schreibpulsen die Anweisung "Schalten" oder "nicht Schalten" und die entsprechenden Kreuzungspunkte zwischen Zeilen- und Spaltenelektroden (Kreuzungspixel) geben.

In EP-A 01 67 398 wird, wie zuvor beschrieben die Kombination von bipolaren Schreibpulsen mit bipolaren Datenpulsen vorgestellt, wobei die Polaritätsfolge der Datenpulse die Information "Schalten" oder "nicht Schalten" festlegt. Bei beliebiger Bildinformation treten also Datenpulse beider Polaritätsfolgen auf. Wie in den Beispielen beschrieben, können die beiden verschiedenen bipolaren Datenpulse einen sehr unterschiedlichen Einfluß auf das Transmissionsverhalten (hell und dunkel) der Schaltzustände, insbesondere aber des Dunkelzustandes haben. Der Einfluß auf die Transmission des Dunkelzustandes ist dabei bekanntermaßen für den Kontrast von ungleich größerer Bedeutung als der Einfluß auf die Transmission des Hellzustandes. Aus diesem Grunde ist es wünschenswert, nur die Datenpulse zu verwenden, die einen Dunkelzustand weniger stark beeinflussen (aufhellen).

Im Falle, daß man wie oben beschrieben wenigstens für die Dauer eines halben bipolaren Schreibpulses eine Adressierungspause einlegt, kann die Information "Schalten" oder "nicht Schalten" statt durch Umkehrung der Polaritätsfolge der Datenpulse auch durch Verschieben der Datenpulse um die Dauer eines halben bipolaren Schaltpulses geschehen wie nachfolgend ausgeführt. Auf diese Weise kann erreicht werden, daß nur noch die für den Dunkelzustand weniger störende Polaritätssequenz der Datenpulse auftritt.

Das erfindungsgemäße Verfahren zur elektrischen Ansteuerung eines FLC-Displays, insbesondere eines SSFLC-Displays (Surface Stabilized Ferroelectric Liquid Crystal Display), läßt sich besonders vorteilhaft auf flüssigkristall Schalt- und Anzeigevorrichtungen anwenden, welche Komponenten, insbesondere ferroelektrische Flüssigkristallmischungen oder Orientierungsschichten enthalten, wie sie in den prioritätsälteren, nicht vorveröffentlichen Patentanmeldungen DE 39 39 697, DE 40 11 803, DE 40 11 804, DE 40 11 792, DE 40 11 805 sowie DE 40 12 750 vorgestellt wurden. Auf diese Schriften, die u. a. besondere FLC-Mischungen (mit z. B. Kryptanden, Coronanten, Makrocyclen, Ionophoren und Podanden) FLC-Displays und spezielle Orientierungsschichten vorstellen, sei deshalb ausdrücklich Bezug genommen.

Der Vorteil der Kombination von spezieller Multiplex-Ansteuerung und diesen besonderen Komponenten liegt insbesondere darin begründet, daß die dort beschriebenen ferroelektrischen Flüssigkristall-Displays sich durch besonders transmissionsarme dunkle Schaltzustände auszeichnen. Diese außergewöhnlich geringe Transmission des dunklen Schaltzustandes auch im Multiplex-Ansteuerungsverfahren zu erhalten, gelingt unter Verwendung des geschilderten Adressierungsverfahrens, da hier eine geringe Störung der Transmissionseigenschaften durch Datenpulse erzielt werden kann. Die Multiplex-Adressierung kann hierbei - im zeitlichen Mittel über ein oder mehrere Bildwechsel - sowohl gleichspannungsfrei als auch gleichspannungsbehaftet sein.

Das erfindungsgemäße Verfahren kann durch eine Vorrichtung realisiert werden, die eine elektrische Ansteuerschaltung, eine Spannungsquelle sowie eine elektrische leitfähige Verbindung zu den Spalten- und Zeilenelektroden des FLC-Displays enthält.

Zur technischen Realisierung des erfindungsgemäßen Ansteuerungsverfahrens wurde eine Schaltung ausgeführt, die eine Kombination von teilweise festverdrahteten logischen Elementen und programmierbaren Elementen (in einem EPROM-Speicher) darstellt. Hierdurch werden die Vorteile einer extrem schnellen Schaltfolge der logischen Zustände und einer leichten Änderbarkeit des Ansteuerschemas bei gleichzeitig minimierten Aufwand an Bauelementen erzielt.

Einem bevorzugten Ausführungsprinzip liegt die Idee zugrunde, daß die zur Festlegung der detaillierten Impule und deren Abfolge erforderlichen Berechnungsalgorithmen in einem externen Entwicklungssystem erstellt werden und in einem nicht flüchtigen Halbleiterspeicher gespeichert werden können. Dieser Halbleiterspeicher gestattet dann nach Übergang in das Zielsystem dort eine einfache Reproduzierung der Ansteuerimpulse. Aus Gründen der Byte-Organisation, des Datenformats und der Geschwindigkeitsanforderungen geschehen dabei je nach der Aufgabenzuordnung einzelner Bits verschiedene Signalzwischenspeicherungen. Hierzu dienen entweder parallele Auffangregister oder im Falle der besonders schnell aufzuarbeitenden Zeilendaten ein parallel/seriellwandelndes Multiplex-Register.

Im einzelnen werden in Fig. 8 ein Schaltplan, und in Fig. 9 ein Funktions-Blockdiagramm zu dieser Schaltung exemplarisch vorgestellt, mittels derer sich das erfindungsgemäße Verfahren (ohne die Verwendung eines aufwendigen Funktionsgenerators) realisieren läßt.

Ein Generator (1) erzeugt Clock-Impulse, die eine Frequenz aufweisen, die mindestens dem Produkt aus der Anzahl der erwünschten Bildpixel pro Sekunde, der Anzahl verschiedener Zeitscheiben des Impulsschemas pro Zeile und der Anzahl der Schieberegisterlänge (Zeilenzahl) der Zeilentreiberbausteine entsprechen muß. Hieraus ergibt sich, wieviele verschiedene Zustände pro Sekunde insgesamt an den Treiberbausteinen erzeugt werden müssen.

Damit wird im allgemeinen die Clock-Frequenz so hoch, daß deren Periodendauer kürzer wird, als es die Zugriffszeit handelsüblicher Speicherbausteine zuläßt. Da aber gleichzeitig zu jeder Adresse bei einer Byte-Organisation im Speicher (2) mehrere Datenbites bereitgestellt werden, können diese in einem Parallel/Seriell-Wandler (3) in gewünschter Folge und entsprechend höherer Geschwindigkeit umorganisiert werden. Informationen der Spaltenregister, die sich relativ langsam ändern, können demgegenüber zeitgleich zu dieser schnellen Umwandlung in parallelen Datenlatches (4) und (5) über mehrere Adreßzyklen hinweg zwischengespeichert werden. Die Aufbereitung der Adressen für den Speicher geschieht in einem synchron arbeitenden Zähler (7), von dem über eine Logikschaltung (8) auch die Adressen für die parallelen und seriellen Zwischenspeicher (3) bis (6) abgeleitet werden.

Zur Weiterführung der derart aufbereiteten Logiksignale an die Spalten- und Zeilentreiberbausteine sind aus Gründen der später beschriebenen Potentialumschaltungen galvanische Trennungen erforderlich. Dies gilt gleichermaßen für die Datenleitungen, wie auch für die Energieversorgung. Die Energieübertragung geschieht am einfachsten durch handelsübliche Spannungswandlerbaustein, wie (9) und (10). Diese sind als hybrid aufgebaute Module sehr kompakt, arbeiten mit induktiver Energieübertragung und beinhalten eine elektronische Stabilisierung der gewünschten Ausgangsspannung. Mit diesem Prinzip ist eine kapazitätsarme Primär-Sekunde-Verkopplung verbunden, was der Belastungsarmut und damit der Schaltgeschwindigkeit der Treiberbausteine zugute kommt. Gleichzeitig mit der galvanischen Trennung ist damit eine Spannungswandlung möglich, wovon zur Versorgung der weiteren Bausteine für Hilfs- wie auch Arbeitsspannungen Gebrauch gemacht wird. Die Ankopplung der Logikinformationen geschieht über schnelle Optokoppler (11, 12), die gleichzeitig eine Pegelanpassung an die weiterverarbeitenden Bausteine vornehmen. Ebenso wird die Bildinformation aus dem Bildspeicher (13) über einen schnellen Optokoppler (14) übertragen.

Als Spalten- und Zeilentreiberbausteine dienen monolithische Schaltkreise (15, 16) in CMOS-Technologie, wie sie handelsüblich sind. Wegen der Besonderheit der erfindungsgemäß ausgestalteten Steuersignale zur Zeilenlöschung und Zeilenselektion ist es jedoch im Gegensatz zur konventionellen Betriebsweise nicht möglich, ein konstantes Bitmuster synchron mit der zunehmenden Zeilenfortschreitung im Register (17) des Treiberbausteins (16) vorzuschieben. Es müssen vielmehr für die Periodendauer einer einzelnen Zeile mehrere verschiedene Pegelzustände an jeweils verschiedenen Zeilenpositionen aufbereitet werden. Dies verlangt, daß für die Periodendauer einer einzelnen Zeile im ausgestalteten Beispiel bis zu 16 verschiedenen Ausgangsschaltzustände der Zeilentreiberbausteine (16) erforderlich sind. Für jeden einzelnen dieser 16 Zustände muß das Register (17) so viele Clockimpulse durchtakten, wie insgesamt Zeilen vorhanden sind. Die zu diesen Clockimpulsen synchron geschachtelten Datensignale bestimmen in ihrer jeweiligen Position die Zeilenselektion bzw. Zeilenlöschung und werden in der oben beschriebenen Weise aus dem Speicher (2) zur Verfügung gestellt.

Zur Erzeugung der wahlweisen positiven und negativen Polarität der Ansteuersignale ist es erforderlich, die durch die Spannungswandlerbausteine (9, 10) zunächst potentialfrei gehaltene Arbeitsgang wechselweise mit dem allgemeinen Bezugspotential zu verbinden. Dies geschieht in der beschriebenen Ausgestaltung durch monolithische Schalterbausteine (18, 19, 20) in CMOS- Technologie, kann jedoch bei höheren Geschwindigkeitsanforderungen auch in Bipolar-Transistortechnik ausgeführt werden. Die Besonderheit der hier gezeigten Schaltungstechnik erlaubt es, an den Zeilentreiberbausteinen (16) eine wahlweise positive oder negative Polarität der vollen Arbeitsspannung mittels Schalter (18) auszuwählen. Hingegen wird am Spaltentreiberbaustein (15) durch Ansprechen der Schalter (19, 20) in Verbindung mit der mittelangezapften Spannungsquelle (10) die jeweils halbe Arbeitsspannung ausgewählt. Somit ist es ermöglicht, abhängig von der programmierten Treibersoftware verschiedenen Betriebsarten auszuwählen, bei denen in jedem Falle über den festverdrahteten Data-Eingang des Spaltentreibers die gewünschte Pixelinformation hell/dunkel geschaltet werden kann.

Mit der in dieser Weise realisierten Schaltung können die folgenden verschiedenen Betriebspegel erreicht werden, deren Kombination die erfindungsgemäße Betriebsart ermöglicht. Beim Zeilentreiberbaustein ergeben sich durch Umschaltung des Polaritätsschalter (18) zwei Betriebsarten zur Bereitstellung der drei Pegel +V_z, -V_z und 0 relativ zum definierten Bezugspotential:

Beim Spaltentreiberbaustein ergeben sich durch Kombination der Polaritätsschalter (19, 20) drei verschiedene Betriebsarten zur Erzeugung der drei Pegel +SV/2, -SV/2 und GND relativ zum definierten Bezugspotential:

Unter Berücksichtigung des Blockschaltbildes, das den inneren Aufbau der Treiberbausteine (15, 16) erkennen läßt, wird deutlich, daß die in der Tabelle gezeigten jeweiligen Logikzustände am Treiberausgang sich durch eine Verknüpfung des Dateninhalts des Zwischenspeichers (21) mit Steuersignalen ergibt, die über Gatter (22) und (23) als POLarity und BLanking den Treiberbausteinen zugeführt werden.

Aus räumlichen Gründen wird vorzugsweise nur jede zweite Zeile oder Spalte des FLC-Display (24) zum Anschluß eines Treiberbausteins geführt. Die dazwischenliegenden werden auf der geometrisch gegenüberliegenden Seite herausgeführt und zweckmäßigerweise jeweils einem anderen Treiberbaustein zugeführt. Dadurch ergibt sich eine einfache Layout- und Verdrahtungstechnik, erfordert aber die Verteilung der Datensignale alternierend an die gegenüberliegenden Treiberbausteine. Dies kann sehr einfach realisiert werden, da die Treiberbausteine eine Datenübernahme auf jeweils nur einer Richtung der Clock-Impulsflanke vornehmen. Durch Invertieren des Clockimpulses für jeweils einen der beiden Bausteine und Parallelschalten der Dateneingänge kann somit die gewünschte Verteilung erreicht werden. Besondere Sorgfalt ist dann jedoch der genauen Zeitlage des Latch-Enable-Impulses zu widmen.

Eine Besonderheit stellt noch die Generierung des Refresh-Mode dar, der bedarfsweise jederzeit aktiviert werden kann. Eine Generator (25) erzeugt dabei eine niederfrequente Wechselspannung, die vorzugsweise etwa 10 Hz beträgt. Bei Anforderung des Refresh-Mode wird diese Frequenz durch ein Monoflop (26) geschaltet und für die Dauer von etwa 30 Sekunden über eine Kombination von Logikgattern (27) derart überlagert, daß unabhängig von den augenblicklichen Impulsen des Speichers (2) oder der Bildinformation aus dem Bildspeicher (13) für alle Bildpixel eine im Gleichtakt wirksame Wechselspannung angeboten wird.

Beispiele

Die in den Beispielen geschilderten Messungen werden an kommerziell erhältlichen 2 µm dicken Testzellen (Hersteller E. H. C. Co., Ltd., Tokio, Japan) mit parallel geriebenem Polyimid (PIX 1400 der Firma Hitachi Ltd., Tokio, Japan) als Orientierungsschicht durchgeführt.

Zur Herstellung der FLC-Mischung werden folgende 8 Komponenten zu einer Grundmischung gemischt (Angaben in Mol-%:

Die Mischung zeigt folgende Phasenfolge:

S_c 71 S_A 78 N 93 I.

Als chirale Dotierstoffe werden folgende Verbindungen eingesetzt:

und mit der Grundmischung in folgenden Mol-% zusammengemischt:

Grundmischung
87,67
Dotierstoff D1	4,53
Dotierstoff D2	2,70
Dotierstoff D3	5,10

Diese Mischung hat die Phasenfolge:

S_c* 61 S_A* 69 N* 85 I.

bei einer spontanen Polarisation von 30 nC · cm^-2 bei 25°C.

Schließlich werden noch der Coronand (C) und der Kryptand (K)

mit den Anteilen 1,5 Mol-% C und 0,5 Mol-% K hinzugefügt.

Die so erhaltenen ferroelektrische Mischung besitzt die Phasenfolge:

S_c* 61 S_A* 69 N* 82 I.

und wird im folgenden als Mischung X bezeichnet.

Die mit der FLC-Mischung X gefüllten Testzellen werden mit Hilfe eines beliebige Wellenformen generierenden Funktionsgenerators Simulationen von Multiplexschemata unterworfen. In den Fig. 1 bis 7 ist im oberen Teil jeweils ein Ausschnitt des zeitlichen Ablaufs der auf die Zelle einwirkenden Spannung gezeigt und im unteren Teil die optische Transmission in SSFLC- (surface stabilized ferroelectric liquid crystal-) Geometrie zwischen gekreuzten Polarisatoren. Die optische Transmission wird mit einer Photodiode gemessen.

Die Abszissenbezeichnung in Fig. 1 bis 7 (z. B. 0,001 [s]) zeigt die Größe des Zeitintervalls zwischen zwei Abszissenmarkierungen an (z. B. 10^-3 s). Die Ordinatenbezeichnung (z. B. 0,5 E+o [V] bezieht sich auf den der Zelle aufgeprägten Spannungsverlauf und gibt die Spannungsdifferenz zwischen zwei Ordinatenmarkierungen in Zehnerpotenzen von 10 Volt (z. B. 0,5 · 10° · 10 V) an.

Beispiel 1

Dieses Beispiel vergleicht die Wirkung der in der EP-A  01 67 398 geschilderten Multiplexadressierung mit einer erfindungsgemäßen Ansteuerung. Fig. 1a und Fig. 1b zeigen den Schaltvorgang von Hell nach Dunkel bzw. von Dunkel nach Hell für das in EP-A 01 67 398 beschriebene Adressierungsschema. Die Verkettung der Datenpulse entspricht dem "worst case" dieser Adressierung und führt zu einem starken Flickern in der optischen Transmission und damit zu einer starken Kontrastreduktion.

Im Vergleich dazu zeigt Fig. 2 das entsprechende Verhalten der FLC-Zelle bei Applikation der erfindungsgemäßen in Fig. 2a und 2b oben dargestellten Pulsfolge. Fig. 2a und 2b zeigen den durch Datenpulse überlagerten bipolaren Reset-Puls und den zehn Zeitakte später folgenden, halb so breiten, mit den beiden verschiedenen Datenpulsen überlagerten Schreibpuls. Die Überlagerung in Fig. 2a ist derartig, daß der Schreibpuls die FLC-Zelle von hell nach dunkel schaltet während Fig. 2b die Überlagerung zeigt, die nicht zum Schalten führt. Durch Einfügung zweier Pausentakte zwischen den Schreibpulsen ergibt sich ein Adressierschema, welches zu der gleichen Bildwechselrate führt wie das Vergleichsschema in Fig. 1. Deutlich ist aber die stark reduzierte Wirkung der Datenpulse zu erkennen, was zu einem drastisch höheren Kontrast führt.

Beispiel 2

In Fig. 3a bis 3f sind vergleichende Tests zur Ermittlung des Spielraums (margin) zwischen schaltendem (select) und nicht-schaltendem (half-select) Schreibpuls gezeigt. Die Amplituden von schaltendem und nicht-schaltendem Schreibpuls stehen dabei jeweils im gleichen Verhältnis (2 : 1). Die Datenpulse wurden zur Vereinfachung nicht appliziert. In den Fig. 3a, 3c und 3e sind jeweils die Wirkungen des schaltenden und in 3b, 3d und 3f die des nicht-schaltenden Pulses dargestellt. Fig. 3a bis 3d zeigt die (auf dem 2^nd Intl. Symp. on FLC in Göteborg, 21.- 30. Juni 1989) von J. Dÿon et al. beschriebene direkte Abfolge von Reset- und Schreibpuls für zwei verschiedene Reset-Pulsdauern und Fig. 3e und 3f die erfindungsgemäße Abfolge von Reset- und Schreibpuls. Die optische Transmission im Vergleich zeigt deutlich den besseren Kontrast (23 : 1) der erfindungsgemäßen Adressierung gegenüber der Vergleichsadressierungen (9 : 1 und 2 : 1).

Beispiel 3

Fig. 4a und 4b zeigen den Vergleich zweier erfindungsgemäßer Adressierungsabfolgen mit kurzen (2 Taktzeiten) bzw. langen (14 Taktzeiten) Pausen zwischen den Schreibpulsen. Die optische Transmission veranschaulicht die Reduktion des Flickerns und die daraus resultierende Kontrasterhöhung bei Verwendung längerer Pausen. Zur besseren Vergleichbarkeit sind noch die 0% und 100% Transmissionslinien dargestellt.

Beispiel 4

Die Fig. 5 und 6 zeigen den unterschiedlichen Einfluß von Datenpulsen entgegengesetzter Polaritätsfolge auf die Transmission der Schaltzustände. Es ist klar zu erkennen, daß die in Fig. 5a verwendete Polaritätsfolge die Transmission des dunklen Schaltzustandes weniger stark beeinflußt als die Pulsabfolge von Fig. 6a.

In einer der erfindungsgemäßen Ausführungsformen wird durch entsprechende Wahl der Adressierung sichergestellt, daß unabhängig von der zu übertragenden Information nur Datenpulse der günstigen Polaritätsfolge auftreten können. Dies wird erfindungsgemäß dadurch erreicht, daß die zu übertragende Information durch die zeitliche Lage des bipolaren Datenpulses entweder zeitgleich oder versetzt zum Schreibpuls gekennzeichnet wird. Den Vergleich der Wirkung einer solchen Kennzeichnung mit der üblichen Kennzeichnung durch einfache Polaritätsumkehr der Datenpulse zeigt Fig. 7. In Fig. 7a wurde der bipolare Datenpuls sowohl für den Fall "Schalten" als auch für den Fall "Nicht-Schalten" zeitgleich mit dem Schreibpuls appliziert jedoch mit jeweils entgegengesetzter Polarität. In Fig. 7b hingegen wurde der bipolare Datenpuls für den Fall "Schalten" zeitlich um die halbe Pulsbreite der Schreibpulse später appliziert. Daß dies zu den erwünschten Schaltverhalten führt, belegt Fig. 7b.

Claims (11)

1. Verfahren zum Multiplex-Ansteuern eines FLC-Displays, bei dem an die Spalten- Zeilenelektroden eine elektrische Pulsfolge angelegt wird, und die Pulsfolge, die an die Zeilenelektroden angelegt wird, einen Rest-Teil und einen Schreibteil beinhaltet, dadurch gekennzeichnet, daß der Reset-Teil die Zeile in einen Zustand schaltet, der von den an die Spaltenelektroden applizierten Pulsfolgen unbeschadet ist, und der Schreibteil des Pulses zusammen mit den an die Spaltenelektroden applizierten Datenpulsen das FLC-Display in einen durch die Form der Datenpulse festgelegten Zustand versetzt, wobei zwischen dem Reset-Teil und dem Schreibteil der auf eine beliebige Zeilenelektrode angelegten Pulsfolge ein Zeitraum von wenigstens der halben Dauer des Schreibpulses liegt, und wobei ein simultanes Anlegen von Reset-Pulsen an verschiedene Zeilenelektroden bei gleichzeitigem Anlegen von Schreib-Pulsen an eine andere Zeilenelektrode möglich ist.

2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die an die Zeilenelektroden angelegte Pulsfolge aus dem zeitlichen Wechsel zwischen drei elektrischen Spannungspegeln (+V_z, 0 und -V_z) besteht.

3. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß an die Zeilenelektroden angelegte Pulsfolge aus dem zeitlichen Wechsel zwischen drei elektrischen Spannungspegeln (+V_z, 0 und -V_z) besteht, und V_z eine elektrische Spannung von 2 bis 60 Volt darstellt.

4. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die an die Zeilenelektroden angelegte Pulsfolge zu einem gegebenen Zeitpunkt nicht mehr als zwei Spannungspegel umfaßt, wobei diese nicht gleichzeitig +V_z und -V_z sein dürfen.

5 Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die an die Zeilenelektroden angelegte Pulsfolge zu einem gegebenen Zeitpunkt nicht mehr als zwei Spannungspegel umfaßt, wobei diese nicht gleichzeitig +V_z und -V_z sein dürfen, und V₂ eine elektrische Spannung von 2 bis 60 Volt darstellt.

6. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die an die Zeilenelektroden angelegte Pulsfolge im Schreibteil aus pipolaren Pulsen und im Reset-Teil aus dazu inversen bipolaren Pulsen mit einer ganzzahlig vielfachen, mindestens jedoch zweifachen Dauer des Schreibpulses besteht.

7. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die an die Zeilenelektroden angelegte Pulsfolge im Schreibteil ein monopolarer Puls ist und der Reset-Teil einen den Gleichspannungsteil des Schreibpulses kompensierenden, unsymmetrischen, bipolaren Puls mit einem zum Schreibteil inversen nachfolgenden Pulsabschnitt darstellt, wobei der nachfolgende Abschnitt des Reset-Pulses ein ganzzahliges vielfaches, mindestens jedoch ein zweifaches an Dauer vom Schreibteil beträgt.

8. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die an die Zeilenelektroden angelegte Pulsfolge im Schreibteil und im Reset-Teil aus monopolaren Pulsen entgegengesetzten Polarität besteht, und die Reset-Pulse ein ganzzahliges Vielfaches der Dauer des Schreibpulses, mindestens jedoch die zweifache Dauer aufweisen.

9. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß zwischen Schreibteilen nacheinander adressierter Zeilenelektroden Adressierpausen erfolgen, während derer auch an die Spaltenelektroden keine elektrischen Pulse angelegt werden.

10 Vorrichtung zur Durchführung eines Verfahrens gemäß einem der Ansprüche 1 bis 9 enthaltend eine elektrische Ansteuerschaltung, eine Spannungsquelle sowie eine elektrisch leitfähige Verbindung zu den Spalten- und Zeilenelektroden des FLC-Displays.

11. Vorrichtung gemäß Anspruch 10, dadurch gekennzeichnet, daß die elektrische Ansteuerschaltung sowohl festverdrahtete Logik-Elemente wie auch ein programmierbares Datenspeicher-Element enthält.