DE3940569C2

DE3940569C2 -

Info

Publication number: DE3940569C2
Application number: DE3940569A
Authority: DE
Inventors: Joerg Dipl.-Ing. 7500 Karlsruhe De Albrecht; Wolfgang 7573 Sinzheim De Schrittenlocher
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1989-12-08
Filing date: 1989-12-08
Publication date: 1992-05-21
Also published as: IT9022285A0; ES2024946A6; FR2655787B1; DE3940569A1; FR2655787A1; IT1243965B; IT9022285A1; JPH03190591A

Description

State of the art

Die Erfindung geht aus von einer Schaltungsanordnung zum Betreiben eines eine mehrphasige Ankerwicklung aufweisenden Synchronmotors an einem Gleichspannungsnetz der im Oberbegriff des Anspruchs 1 definierten Gattung.The invention is based on a circuit arrangement for operation a synchronous motor having a multi-phase armature winding a DC voltage network in the preamble of claim 1 defined genus.

Bei einer bekannten Schaltungsanordnung dieser Art für einen vierphasigen Synchronmotor (DE 30 42 819 A1) ist von den als Leistungstransistoren ausgebildeten Schaltern der Schaltvorrichtung jeweils einer in Reihe mit der Wicklungsphase der hier im Ständer des Synchronmotors angeordneten Ankerwicklung geschaltet und liegt zwischen dem einen Wicklungsphasenende und dem Nullpotential. Die anderen Wicklungsphasenenden der Ankerwicklung sind zu einem Sternpunkt zusammengefaßt, der über einen Netzschalter an das Pluspotential der Netzgleichspannung anschließbar ist.In a known circuit arrangement of this type for one four-phase synchronous motor (DE 30 42 819 A1) is from the as Power transistors trained switches of the switching device one in series with the winding phase of the here in the stand of Arranged synchronous motor arranged armature winding and lies between the one winding phase end and the zero potential. The other winding phase ends of the armature winding are one Star point summarized, which is connected to the Plus potential of the mains DC voltage can be connected.

Die Kommutierungslogik zum folgerichtigen Ansteuern der Schaltung in Übereinstimmung mit der Drehstellung des vorzugsweise permanentmagneterregten Rotors ist durch Spannungskomparatoren, durch logische Verknüpfungsglieder und durch einen Ringzähler realisiert, dessen parallele Zählausgänge mit den Steuereingängen der Transistoren verbunden sind. In den Spannungskomparatoren werden jeweils die infolge gesperrter Transistoren zyklisch aufeinanderfolgenden Wicklungsphasen induzierten Spannungen miteinander verglichen und jeweils ein Ausgangssignal dann ausgegeben, wenn die in der zyklisch folgenden Wicklungsphasen induzierte Spannung größer ist als die in der zyklisch vorhergehenden Wicklungsphase induzierte Spannung. Diese Ausgangssignale der Spannungskomparatoren sind mit den Zählerausgangssignalen des Ringzählers logisch "UND"-verknüpft, und zwar derart, daß ein Schaltsignal an ein Monoflop dann und nur dann gelangt, wenn die der Wicklungsphase mit der höheren induzierten Spannung zyklisch folgende Wicklungsphase durch Öffnen des zugeordneten Transistors stromdurchflossen ist. Der mit dem Steuereingang dieses Stromventils verbundene Ausgang des Ringzählers führt hierzu H-Potential. Mit der positiven Flanke des Ausgangsimpulses des Monoflops wird der Ringzähler weitergezählt, so daß nunmehr H-Potential an dem nächsten Zählerausgang liegt und der momentan geöffnete Transistor gesperrt und der zyklisch folgende Transistor geöffnet wird.The commutation logic for controlling the circuit in Agreement with the rotational position of the preferably permanent magnet excited rotor is through voltage comparators, through logical links and realized by a ring counter, its parallel count outputs with the control inputs of the transistors are connected. In the voltage comparators, the cyclically consecutive due to blocked transistors Comparing winding phases induced voltages and An output signal is output when the cyclical following winding phases is greater than the voltage induced in the cyclically preceding winding phase induced voltage. These Output signals of the voltage comparators are with the Counter outputs of the ring counter logically "AND" -linked, and in such a way that a switching signal to a monoflop then and only then arrives when that of the winding phase with the higher induced Voltage cyclically following winding phase by opening the associated transistor is current flowing. The one with the Control input of this current valve connected output of the ring counter leads to H potential. With the positive edge of the Output pulse of the monoflop, the ring counter is counted further, see above that now there is H potential at the next counter output and the currently open transistor blocked and the cyclically following one Transistor is opened.

Bei dieser bekannten Schaltungsanordnungen werden die elektronischen Schalter mit Rechteckimpulsen angesteuert, wobei die positive (Anstiegs-) Flanke des Schaltimpulses für den aufkommutierenden Schalter mit der negativen (Abfall-) Flanke des Schaltsignals für den abkommutierenden Schalter zusammenfällt. Eine solche Schaltungsanordnung verursacht im Synchronmotor, in Verbindung mit der Schaltungsanordnung auch EC-Motor genannt, bei der Stromkommutierung, das heißt beim Übergang der Stromführung von der einen momentan stromleitenden Wicklungsphase (abkommutierende Wicklungsphase) auf die nachfolgend stromleitende Wicklungsphase (aufkommutierende Wicklungsphase) nicht unerhebliche Geräusche und ist auch Ursache für Funkstörungen. In this known circuit arrangements, the electronic Switch controlled with square-wave pulses, the positive (Rising) edge of the switching pulse for the commutating Switch with the negative (falling) edge of the switching signal for the commutating switch coincides. Such Circuit arrangement caused in the synchronous motor, in connection with the Circuit arrangement also called EC motor, for current commutation, that is, when the current flow changes from one to the moment current-conducting winding phase (commutating winding phase) on the subsequently current-conducting winding phase (commutating Winding phase) significant noise and is also the cause of Radio interference.

Aus ELEKTRIE 36 (1982), H. 1, S. 22 bis 26 - Baum, E.: Drehmomentpulsation des Elektronikmotors - ist eine Schaltungsanordnung zum Betreiben eines mehrphasigen Synchronmotors an einem Gleichspannungsnetz bekannt, welche über einen Transistorwechselrichter gespeist wird. Drehmomentpulsationen werden dabei reduziert, einerseits durch eine spezielle Anpassung des Motors an den Wechselrichter, und andererseits durch spezielle Steuerverfahren des Wechselrichters unter Verwendung von Synchronmaschinen üblicher Bauart. Im letztgenannten Fall erfolgt eine diskontinuierliche Veränderung der Ankerdurchflutung in Abhängigkeit von der Polradlage. Zur Erzielung einer der Sinusform weitgehend angenäherten Spannungskurvenform wird die Spannungszeitfläche an den Wicklungen pulsbreitenmoduliert, abhängig von der jeweiligen Stellung des Polrades.From ELEKTRIE 36 (1982), H. 1, pp. 22 to 26 - Baum, E .: Torque pulsation of the electronic motor - is one Circuit arrangement for operating a multi-phase synchronous motor known a DC network, which over a Transistor inverter is fed. Torque pulsations are reduced, on the one hand by a special adaptation of the engine to the inverter, and on the other hand through special Control method of the inverter using Synchronous machines of the usual type. In the latter case there is a discontinuous change in the anchor flow depending on from the magnet wheel position. To achieve a largely sinusoidal shape Approximate voltage curve shape, the voltage time area on the Pulse width modulated windings, depending on the respective position of the magnet wheel.

Aus der JP-A 57-43 588 ist eine bürstenloser Gleichstrommotor bekannt, bei dem zur Reduzierung von Vibrationen und Spannungsspitzen die Transistoren der Wicklungsphasen mit Blöcken angesteuert werden, die linear ansteigende und abfallende Flanken aufweisen und die sich aus einem Strom-Soll-Istwertvergleich ergeben.A brushless DC motor is known from JP-A 57-43 588, where to reduce vibrations and voltage peaks Transistors of the winding phases can be controlled with blocks that have linearly rising and falling edges and which are made up of result in a current-target-actual value comparison.

In etz Band 100 (1979) H. 24, S. 1382 bis 1386 - Grotstollen, Pfaff: bürstenloser Drehstrom-Servoantrieb mit Erregung durch Dauermagnete - sind elektrische Servoantriebe in bürstenloser Ausführung bekannt, bei denen vorgegebene Stromfunktionen mittels Taktung erhalten werden. Die Taktung des Schaltsignals für die Schalter der Wicklungen erhält man dabei aus dem Vergleich eines dem Istverlauf des Phasenstromes entsprechenden Istwertsignals mit dem Sollverlauf und gelangt dabei zu sinusförmigen Strangströmen und zu einer dynamisch guten Führung der Strangströme relativ zur Stellung des Polrades. Die Ströme in den Ständerwicklungen werden mit einer Frequenz von ca. 15 kHz von einer digital arbeitenden Regeleinrichtung getaktet, der sinusförmige Verlauf der Strom-Sollwerte ist in Festwertspeichern abgelegt. In etz Volume 100 (1979) H. 24, pp. 1382 to 1386 - Grotstollen, Pfaff: brushless three-phase servo drive with excitation by permanent magnets - electric servo drives in a brushless design are known at which specified current functions are obtained by means of clocking. The Clocking of the switching signal for the switches of the windings is obtained thereby comparing the actual course of the phase current corresponding actual value signal with the target curve and comes to sinusoidal phase currents and for dynamic good guidance of the String currents relative to the position of the magnet wheel. The streams in the Stator windings are made with a frequency of approximately 15 kHz digitally working control device clocked, the sinusoidal The course of the current setpoints is stored in read-only memories.

In der DE 29 44 355 A1 ist ein mit einem Untervielfachen des Schritts betriebener Schrittmotor beschrieben, dessen Wicklungen derart getaktet mit Strom versorgt werden, daß der Wicklungsstrom nicht abrupt, sondern gestuft abfällt, beziehungsweise ansteigt, wodurch eine Vervielfachung der durch den Schrittmotor ausgeführten Anzahl von Schritten stattfindet. Dabei wird jeweils der Phasenstrom als Istwert ermittelt und mit einem vorgegebenen Sollwert verglichen.DE 29 44 355 A1 is a sub-multiple of the step operated stepper motor described, its windings so clocked with power that the winding current is not abruptly, but gradually falls, or increases, whereby a multiplication of the number of executed by the stepper motor Steps takes place. The phase current is used as the actual value determined and compared with a predetermined target value.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Betreiben eines mehrphasigen Synchronmotors an einem Gleichspannungsnetz zu schaffen, mittels derer stetig abnehmende beziehungsweise ansteigende Kommutierungsflanken der Phasenströme an den jeweils kommutierenden Wicklungsphasen mit vorgebbaren Verlauf verlustarm erzielt werden.The invention has for its object a circuit arrangement for Operating a multi-phase synchronous motor on one To create DC voltage network, by means of which continuously decreasing or rising commutation edges of the phase currents the commutating winding phases with a predeterminable course can be achieved with little loss.

Advantages of the invention

Die erfindungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Anspruchs 1 hat den Vorteil, daß durch die Überlappung und durch die Taktung der Schaltsignale im Überlappungsbereich bei geringer Schaltverlustleistung eine wesentliche Geräuschreduzierung erreicht und auch die Funkstörung erheblich reduziert wird. Die Geräuschreduzierung ergibt sich dadurch, daß durch die während des Kommutierungsvorgangs in der aufkommutierenden Wicklungsphase anwachsende, beziehungsweise in der abkommutierenden Wicklungsphase abnehmende Flanke des Kommutierungsstroms das mittlere Drehmoment nicht geschaltet sondern langsam aufgesteuert wird, und daß die von dem verlangsamt ansteigenden Strom verursachten Kraftwirkungen nicht stoßartig sondern gedämpft erfolgen. Durch diese "sanfte" Kommutierung werden Kommutierungsstromspitzen vermieden und damit Funkstörungen unterdrückt. The circuit arrangement according to the invention with the characteristic Features of claim 1 has the advantage that by the overlap and by clocking the switching signals in the overlap area low switching power loss a significant reduction in noise reached and the radio interference is significantly reduced. The Noise reduction results from the fact that during the Commutation process in the commutating winding phase growing, or in the commutating winding phase decreasing edge of the commutation current the average torque not switched but slowly opened, and that of force effects caused by the slowing rising current do not slow down abrupt but dampened. Through this "gentle" commutation commutation current peaks are avoided and thus radio interference suppressed.

Während des Kommutierungsvorgangs kann entweder das Schaltsignal für den der aufkommutierenden Wicklungsphase zugeordneten Schalter oder das Schaltsignal für den der abkommutierenden Wicklungsphase zugeordneten Schalter getaktet werden. Während der Taktung des einen Schalters ist der an der Kommutierung beteiligte andere Schalter voll geöffnet. Die Taktung des einen Schalters bewirkt, daß sowohl der Phasenstrom in der abkommutierenden Wicklungsphase im Mittel abnimmt als auch der Phasenstrom in der aufkommutierenden Phase im Mittel anwächst, vorzugsweise linear oder exponentiell.During the commutation process, either the switching signal for the switch assigned to the emerging winding phase or the switching signal for the commutating winding phase assigned switch are clocked. During the timing of one Switch, the other switch involved in the commutation is full open. The timing of the one switch causes both the Phase current decreases in the commutating winding phase on average as well as the phase current in the emerging phase on average grows, preferably linear or exponential.

Das Sollwertsignal wird gemäß der Erfindung durch Auf- oder Entladung eines Kondensators gewonnen, wobei die Ladespannung für den Kondensator dem Laststrom des Synchronmotors nachgeführt werden kann.The setpoint signal is in accordance with the Invention obtained by charging or discharging a capacitor, wherein the charging voltage for the capacitor the load current of the synchronous motor can be tracked.

Die erfindungsgemäße Schaltungsanordnung kann ohne Änderung sowohl bei gesteuerten als auch bei ungesteuerten Synchronmotoren beziehungsweise EC-Motoren verwendet werden. Die Ankerwicklung kann dabei in Stern mit oder ohne herausgeführten Sternpunkt geschaltet sein. Im ersten Fall weist die Schaltvorrichtung drei elektronische Schalter auf, die jeweils in einer der drei Wicklungsphasen eingeschaltet sind. Im zweiten Fall weist die Schaltvorrichtung sechs in einer Brücke zusammengefaßte elektronische Schalter auf, wobei jeweils eine Wicklungsphase zwischen zwei hintereinander liegenden Schaltern einer von drei parallelen Reihenschaltungen der Schalter angeschlossen ist.The circuit arrangement according to the invention can both without change controlled as well as with uncontrolled synchronous motors respectively EC motors are used. The armature winding can be in star or be switched without the star point being brought out. In the first case the switching device has three electronic switches that are each switched on in one of the three winding phases. in the in the second case, the switching device has six in a bridge summarized electronic switches, one each Winding phase between two switches one behind the other of three parallel series connections the switch is connected.

Durch die in den weiteren Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Anspruch 1 angegebenen Schaltungsanordnung möglich. By the measures listed in the other claims advantageous developments and improvements of claim 1 specified circuit arrangement possible.

Das Istwertsignal wird aus den Phasenströmen der jeweils kommutierenden Wicklungsphasen abgeleitet. Erfolgt dies gemäß einer zweckmäßigen Ausführungsform der Erfindung mittels Meßwiderständen in den Wicklungsphasen der Ankerwicklung, wobei die abgenommene Meßspannung das Istwertsignal darstellt, so kann für den Soll-Istwert-Vergleich eine der Meßspannungen aus den beiden kommutierenden Wicklungsphasen verwendet werden. Wird gemäß einer weiteren Ausführungsform der Erfindung als Istwertsignal der Spannungsabfall an den zum Beispiel als MOSFET oder SENSEFET ausgebildeten jeweils kommutierenden elektrischen Schaltern verwendet, so wird zum Soll-Istwert-Vergleich der Spannungsabfall an demjenigen der beiden kommutierenden Schalter herangezogen, der während des Kommutierungsvorgangs nicht getaktet wird. Je nachdem, ob das Istwertsignal aus dem Phasenstrom der auf- oder abkommutierenden Wicklungsphase abgenommen ist, muß das Sollwertsignal entsprechend angepaßt werden und wird durch Aufladung oder Entladung des Kondensators realisiert.The actual value signal is derived from the phase currents of the commutating winding phases derived. If this is done according to a expedient embodiment of the invention by means of measuring resistors in the winding phases of the armature winding, the removed Measuring voltage represents the actual value signal, so for the Target-actual value comparison one of the measuring voltages from the two commutating winding phases can be used. According to one Another embodiment of the invention as the actual value signal Voltage drop at, for example, as a MOSFET or SENSEFET trained commutating electrical switches used, So the voltage drop across that becomes the target-actual value comparison the two commutating switches used during the Commutation process is not clocked. It depends on the actual value signal from the phase current of the up or commutating winding phase is removed, it must Setpoint signal to be adjusted accordingly and is by Charging or discharging of the capacitor realized.

Der Soll-Istwert-Vergleich erfolgt gemäß einer weiteren Ausführungsform der Erfindung durch einen Komparator, der einen Schaltimpuls ausgibt, wenn das Sollwertsignal das Istwertsignal übersteigt. Wird während des Kommutierungsvorgangs der der abkommutierenden Wicklungsphase zugeordnete Schalter getaktet, so werden gemäß einer weiteren Ausführungsform der Erfindung die Steuerimpulse über ein ODER-Gatter auf den Steuereingang des Schalters gegeben. Der andere Eingang des ODER-Gatters ist mit dem von der Kommutierungslogik erzeugten, dem Schalter zugeordneten rechteckförmigen Schaltsignal belegt. Durch die Schaltimpulse des Komparators wird dann die Ansteuerung des abkommutierenden Schalters zeitlich über das von der Kommutierungslogik erzeugte Schaltsignal hinaus verlängert. Während dieser Zeitverlängerung ist der der aufkommutierenden Wicklungsphase zugeordnete Schalter durch das zugeordnete Schaltsignal der Kommutierungslogik voll aufgesteuert.The setpoint-actual value comparison is carried out according to another Embodiment of the invention by a comparator, the outputs a switching pulse when the setpoint signal Actual value signal exceeds. Will during the Commutation process that of the commutating Switch phase associated switches are clocked, so according to a further embodiment of the invention Control pulses via an OR gate to the control input of the Given switch. The other input of the OR gate is with the switch generated by the commutation logic assigned rectangular switching signal occupied. Through the Switching impulses of the comparator will then trigger the commuting switch timed over that of the Commutation logic generated switching signal extended. During this time extension, the is the emerging switching phase assigned switches the assigned switching signal of the commutation logic is full steered on.

Das Aktivierungssignal für den Komparator wird gemäß einer Ausführungsform der Erfindung aus der positiven Flanke des Schaltsignals für die Kommutierungssteuerung des zugeordneten elektronischen Schalters abgeleitet. In gleicher Weise kann auch die zeitgleiche negative Flanke des Schaltsignals verwendet werden. Die gleichen Flanken der Schaltsignale werden auch zur Auslösung der Aufladung bzw. Entladung des das Sollwertsignal erzeugenden Kondensators verwendet, da die Generierung des Sollwertsignals mit dem Kommutierungsvorgang synchronisiert werden muß.The activation signal for the comparator is according to a Embodiment of the invention from the positive edge of the Switching signal for the commutation control of the associated electronic switch derived. In in the same way, the simultaneous negative edge of the Switching signal can be used. The same flanks of the Switch signals are also used for triggering the charging or discharging of the setpoint signal generating capacitor used because the generation of the Setpoint signal synchronized with the commutation process must become.

drawing

Die Erfindung ist anhand eines in der Zeichnung dargestellten Ausführungsbeispiels in der nachfolgenden Beschreibung näher erläutert. Es zeigen:The invention is based on one in the drawing illustrated embodiment in the following Description explained in more detail. Show it:

Fig. 1 ein Schaltbild einer Schaltungsanordnung zum Betreiben eines dreiphasigen Synchronmotors mit elektronischer Kommutierung an einem Gleichspannungsnetz (EC-Motor) , Fig. 1 is a circuit diagram of a circuit arrangement for operating a three-phase synchronous motor with electronic commutation of a DC power supply (EC motor),

Fig. 2 eine detaillierte Darstellung der Einzelheit II im Schaltbild gemäß Fig. 1, Fig. 2 is a detailed illustration of the detail II in the diagram of FIG. 1,

Fig. 3 eine tabellarische Zusammenstellung des Kommutierungsverlaufs mit Zuordnung der Schalt- und Istwertsignale, Fig. 3 is a tabular summary of the Kommutierungsverlaufs with allocation of switching and actual value signals,

Fig. 4 ein Diagramm der von einer Kommutierungslogik in der Schaltungsanordnung in Fig. 1 erzeugten Schaltsignale. FIG. 4 shows a diagram of the switching signals generated by commutation logic in the circuit arrangement in FIG. 1.

Description of the embodiment

In dem in Fig. 1 dargestellten Schaltbild ist mit 10 die dreiphasige Ankerwicklung des Synchronmotors bezeichnet, die mit ihren Wicklungssträngen oder Wicklungsphasen u, v, w im Ständer des Synchronmotors untergebracht ist. Auf die Darstellung eines beispielsweise zweipoligen, vorzugsweise mit Permanentmagneten bestückten Rotors, der im oder um den Ständer des Synchronmotors rotiert, ist verzichtet worden. Die Wicklungsphasen u, v, w sind an einem Wicklungsende zu einem Sternpunkt zusammengefaßt und mit ihrem anderen Wicklungsende an einer Schaltvorrichtung 11 angeschlossen. Die Schaltvorrichtung 11 besteht aus sechs Leistungstransistoren T1-T6, die zu einer dreiphasigen Zweiweg-Gleichrichtbrückenschaltung zusammengefaßt sind. Jeweils zwei Transistoren T1, T4 bzw. T2, T5 bzw. T3, T6 sind in Reihe geschaltet. Die Parallelschaltung aus den drei Reihenschaltungen der Transistoren T1-T6 ist über einen Netzschalter 12 an die mit "+" gekennzeichnete Gleichspannung eines Gleichspannungsnetzes anschließbar. Die freien Wicklungsenden der Wicklungsphasen u, v, w sind jeweils an einem der parallelen Zweige der Transistoren T1-T6 angeschlossen, und zwar an die Verbindungsleitungen, die die jeweils hintereinanderliegenden Transistoren T1, T4 bzw. T2, T5 bzw. T3, T6 miteinander verbinden.In the circuit diagram shown in Fig. 1, 10 denotes the three-phase armature winding of the synchronous motor, which is accommodated with its winding phases or winding phases u, v, w in the stator of the synchronous motor. The illustration of, for example, a two-pole rotor, preferably equipped with permanent magnets, which rotates in or around the stator of the synchronous motor, has been omitted. The winding phases u, v, w are combined at one winding end to form a star point and are connected at their other winding end to a switching device 11 . The switching device 11 consists of six power transistors T 1- T 6 , which are combined to form a three-phase two-way rectifier bridge circuit. Two transistors T 1 , T 4 and T 2 , T 5 and T 3 , T 6 are connected in series. The parallel connection of the three series connections of the transistors T 1- T 6 can be connected via a mains switch 12 to the DC voltage of a DC voltage network identified by "+". The free winding ends of the winding phases u, v, w are each connected to one of the parallel branches of the transistors T 1 - T 6 , specifically to the connecting lines which connect the transistors T 1 , T 4 or T 2 , T 5 or T 2 , respectively, one behind the other Connect T 3 , T 6 together.

Die Steuereingänge der Transistoren T1-T6 sind über Verstärker V1-V6 an den Ausgängen einer Kommutierungslogik 13 angeschlossen. Die Kommutierungslogik 13, die beispielsweise wie in der DE 30 42 819 A1 ausgebildet sein kann, erzeugt in Übereinstimmung mit der Drehstellung des Rotors an ihren sechs Ausgängen Schaltsignale S1-S6, die jeweils die Transistoren T1-T6 während der Zeitdauer ihres Anstehens an deren Steuereingang öffnen, so daß in der zugeordneten Wicklungsphase u, v, w ein entsprechender Phasenstrom auftritt. Der zeitliche Verlauf der Schaltsignale S1-S6 an den Ausgängen der Kommutierungslogik 13 ist in Fig. 4 ausgezogen dargestellt. Zu erkennen ist, daß die Abfallflanke des Schaltsignals für den momentan stromführenden Transistor und die Anstiegsflanke des Schaltsignals für den unmittelbar nachfolgend stromführenden Transistor zeitgleich aufeinanderfallen.The control inputs of the transistors T 1- T 6 are connected to the outputs of a commutation logic 13 via amplifiers V 1- V 6 . The commutation logic 13 , which can be designed, for example, as in DE 30 42 819 A1, generates switching signals S 1- S 6 at its six outputs in accordance with the rotational position of the rotor, each of the transistors T 1- T 6 during the period of their Pending open at their control input so that a corresponding phase current occurs in the assigned winding phase u, v, w. The time course of the switching signals S 1- S 6 at the outputs of the commutation logic 13 is shown in solid lines in FIG. 4. It can be seen that the falling edge of the switching signal for the current-carrying transistor and the rising edge of the switching signal for the immediately following current-carrying transistor coincide with one another.

Um eine "sanfte" Kommutierung des EC-Motors mit den Vorteilen der Geräuschreduzierung und der Vermeidung von Kommutierungsstromspitzen zu erzielen, werden die Schaltsignale S1-S6 der Kommutierungslogik 13 mittels einer Steuerschaltung 14 so verändert, daß die beiden Schaltsignale für die den jeweils kommutierenden beiden Wicklungsphasen u, v bzw. v, w bzw. w, u zugeordneten Transistoren T1, T2 bzw. T2, T3 bzw. T3, T1 und entsprechend T4, T5 bzw. T5, T6 bzw. T6, T4 sich zeitlich einander überlappen und eines der beiden Schaltsignale im Überlappungsbereich Δ t derart getaktet ist, daß der Mittelwert des Strangstroms I_u bzw. I_v bzw. I_w in der aufkommutierenden Wicklungsphase, u, v, w zu- und in der abkommutierenden Wicklungsphase v, w, u abnimmt, und zwar hier entsprechend dem Verlauf einer e-Funktion. Die Überlappung der Schaltsignale S1-S6 und die Taktung des jeweils einen Schaltsignals im zeitlichen Überlappungsbereich Δ t ist in Fig. 4 strichliniert dargestellt. Die Überlappung wird hier durch zeitliche Verlängerung des Schaltsignals für den der jeweils abkommutierenden Wicklungsphase u, v, w zugeordneten Transistors T1-T6 erzielt. Die Taktung des jeweiligen Schaltsignals wird in einfacher Weise aus dem Vergleich eines dem Istwertverlauf des Phasenstroms I_u, I_v, I_w in mindestens einer der kommutierenden Wicklungsphasen u, v, w entsprechenden Istwertsignals mit einem dem gewünschten Sollwertverlauf des Phasenstroms entsprechenden Sollwertsignal gewonnen. Das Ende der Überlappung ist gegeben, wenn das Sollwertsignal einen vorgegebenen Wert, nachstehend als Vorgabespannung bezeichnet, übersteigt.In order to achieve a "smooth" commutation of the EC motor with the advantages of noise reduction and the avoidance of commutation current peaks, the switching signals S 1 - S 6 of the commutation logic 13 are changed by means of a control circuit 14 so that the two switching signals for the commutating one Transistors T 1 , T 2 and T 2 , T 3 and T 3 , T 1 assigned to the two winding phases u, v and v, w and w, u, respectively, and correspondingly T4, T 5 and T 5 , T 6 and T 6 , T 4 overlap in time and one of the two switching signals in the overlap region Δ t is clocked such that the mean value of the phase current I _u or I _v or I _w in the emerging winding phase, u, v, w and decreases in the commutating winding phase v, w, u, here in accordance with the course of an e-function. The overlap of the switching signals S 1- S 6 and the timing of the one switching signal in the temporal overlap area Δ t is shown in broken lines in FIG. 4. The overlap is achieved here by lengthening the switching signal for the transistor T 1- T 6 assigned to the commutating winding phase u, v, w. The timing of the respective switching signal is obtained in a simple manner from the comparison of an actual value signal corresponding to the actual value profile of the phase current I _u , I _v , I _w in at least one of the commutating winding phases u, v, w with a target value signal corresponding to the desired set value profile of the phase current. The end of the overlap occurs when the setpoint signal exceeds a predetermined value, hereinafter referred to as the default voltage.

Im einzelnen weist die Steuerschaltung 14 sechs Komparatoren K1-K6 auf, deren Ausgänge über jeweils ein ODER-Gatter OR1-OR6 in die Verbindungsleitung zwischen den Ausgängen der Kommutierungslogik 13 und den Eingängen der Verstärker V1-V6 eingekoppelt sind. Dabei sind die einen Eingänge der ODER-Gatter OR1-OR6 mit jeweils einem Ausgang der Kommutierungslogik 13 und die anderen Eingänge der ODER-Gatter OR1-OR6 mit je einem Ausgang der Komparatoren K1-K6 verbunden. Die Ausgänge der ODER-Gatter OR1-OR6 sind jeweils an die Eingänge der Verstärker V1-V6 geführt, deren Ausgänge an den Basen der zugeordneten Transistoren T1-T6 liegen. In jedem Komparator K1-K6 wird ein Vergleich des Istwertsignals, das aus dem Phasenstrom I_u, I_v, I_w eines der am Kommutierungsvorgang beteiligten Wicklungsphasen u, v, w gewonnen ist, mit dem Sollwertsignal vorgenommen. Übersteigt das Sollwertsignal das Istwertsignal, so tritt am Ausgang des Komparators K1-K6 ein Schaltimpuls auf, der über das ODER-Gatter OR1-OR6 und den Verstärker V1-V6 an den entsprechenden Transistor T1-T6 geführt wird. Diese Schaltimpulse führen zu einer getakteten Verlängerung der Einschaltdauer des jeweiligen Transistors T1-T6.In particular, the control circuit 14 has six comparators K 1- K 6 , the outputs of which are coupled via an OR gate OR 1 -OR 6 into the connecting line between the outputs of the commutation logic 13 and the inputs of the amplifiers V 1- V 6 . The one inputs of the OR gates OR 1 -OR 6 are each connected to an output of the commutation logic 13 and the other inputs of the OR gates OR 1 -OR 6 are each connected to an output of the comparators K 1 -K 6 . The outputs of the OR gates OR 1 -OR 6 are each led to the inputs of the amplifiers V 1- V 6 , the outputs of which are at the bases of the assigned transistors T 1- T 6 . In each comparator K 1- K 6 , a comparison of the actual value signal, which is obtained from the phase current I _u , I _v , I _{w of} one of the winding phases u, v, w involved in the commutation process, is carried out with the setpoint signal. If the setpoint signal exceeds the actual value signal, a switching pulse occurs at the output of the comparator K 1- K 6 , which is led via the OR gate OR 1 -OR 6 and the amplifier V 1-V6 to the corresponding transistor T 1- T 6 . These switching pulses lead to a clocked extension of the duty cycle of the respective transistor T 1- T 6 .

Zur Gewinnung der Istwertsignale ist in jeder Wicklungsphase u, v, w der Ankerwicklung 10 ein Meßwiderstand 15 eingeschaltet, an dem eine Meßspannung U_u, U_v und U_w ansteht, wenn die jeweilige Wicklungsphase u, v, w stromführend ist. Die Meßspannung U_u ist einmal an den Spannungsverstärker MV1 und - invertiert - an den Spannungsverstärker MV4 geführt. Entsprechend ist die Meßspannung U_v an die Meßverstärker MV2 und MV5 und die Meßspannung U_w an die Meßverstärker MV3 und MV6 geführt. Die Ausgänge der Meßverstärker MV1-MV6 sind über eine Zuordnungseinheit 16 in richtiger Zuordnung an die einen Eingänge der Komparatoren K1-K6 gelegt. Die Zuordnungseinheit 16 und ihre folgerichtige Verbindung mit den Meßverstärkern MV1-MV6 und den Komparatoren K1-K6 ist in Fig. 2 im einzelnen dargestellt.To obtain the actual value signals, a measuring resistor 15 is switched on in each winding phase u, v, w of the armature winding 10 , at which a measuring voltage U _u , U _v and U _w is present when the respective winding phase u, v, w is live. The measuring voltage U _u is led once to the voltage amplifier MV 1 and - inverted - to the voltage amplifier MV 4 . Accordingly, the measuring voltage U _{v is applied} to the measuring amplifiers MV 2 and MV 5 and the measuring voltage U _w to the measuring amplifiers MV 3 and MV 6 . The outputs of the measuring amplifiers MV 1 -MV 6 are correctly assigned to the one inputs of the comparators K 1- K 6 via an assignment unit 16 . The assignment unit 16 and its logical connection with the measuring amplifiers MV 1 -MV 6 and the comparators K 1- K 6 is shown in FIG. 2 in detail.

Das Sollwertsignal für die Komparatoren K1-K6 wird von einem Kondensator 17 abgenommen, der mit Beginn eines jeden Kommutierungsvorgangs aufgeladen wird. Die Ladespannung für den Kondensator 17 wird dabei dem Laststrom in der Ankerwicklung 10, also dem Summenstrom der jeweils fließenden Phasenströme I_u, I_v, I_w nachgeführt, wozu zwischen den Ausgängen der Transistoren T4-T6 und dem Nullpotential der Gleichspannung ein Widerstand 18 angeordnet ist, dessen Spannungsabfall an einen Verstärker 19 gelegt ist. Die Ausgangsspannung des Verstärkers 19 bildet die Ladespannung für den Kondensator 17, wozu der Ausgang des Verstärkers 19 über einen Aufladetransistor 20 und einen Widerstand 21 an dem Kondensator 17 angeschlossen ist. Eine Reihenschaltung aus einem Widerstand 22 und einem Entladetransistor 23, welche dem Kondensator 17 parallel geschaltet ist, sorgt für die schnelle Entladung des Kondensators 17 nach Beendigung des Aufladevorgangs. Die Vorgabespannung wird an einem aus den Widerständen 24 und 25 bestehenden Spannungsteiler abgenommen, der dem Ausgang des Verstärkers 19 parallel geschaltet ist, abgegriffen. Ein Komparator 26 vergleicht die Kondensatorspannung am Kondensator 17 mit der Vorgabespannung und erzeugt ein Ausgangssignal sobald die Kondensatorspannung die Vorgabespannung übersteigt.The setpoint signal for the comparators K 1- K 6 is taken from a capacitor 17 which is charged at the start of each commutation process. The charging voltage for the capacitor 17 is tracked to the load current in the armature winding 10 , that is to say the total current of the respective flowing phase currents I _u , I _v , I _w , for which purpose a resistor is connected between the outputs of the transistors T 4 -T 6 and the zero potential of the direct voltage 18 is arranged, the voltage drop is applied to an amplifier 19 . The output voltage of the amplifier 19 forms the charging voltage for the capacitor 17 , for which purpose the output of the amplifier 19 is connected to the capacitor 17 via a charging transistor 20 and a resistor 21 . A series circuit of a resistor 22 and a discharge transistor 23 which is connected in parallel with the capacitor 17, provides for the rapid discharge of the capacitor 17 after completion of the charging process. The specified voltage is tapped at a voltage divider consisting of resistors 24 and 25 , which is connected in parallel with the output of amplifier 19 . A comparator 26 compares the capacitor voltage on the capacitor 17 with the preset voltage and generates an output signal as soon as the capacitor voltage exceeds the preset voltage.

Die Steuerung des Auf- und Entladevorgangs des Kondensators 17 erfolgt mit einem RS-Flip-Flop 27 mit Flankensteuerung. Der Q-Ausgang des Flip-Flops 27 ist mit der Basis des Aufladetransistors 20 und der -Ausgang ist mit der Basis des Entladetransistors 23 verbunden, während der Reset-Eingang R an dem Ausgang des Komparators 26 angeschlossen ist. Die Ausgänge der Kommutierungslogik 13 sind über Gleichrichter 28 und Kondensatoren 32 mit einem Widerstand 29 verbunden, der seinerseits an Nullpotential liegt. Widerstände 33 dienen der Entladung der Kondensatoren 32. Der Spannungsabfall am Widerstand 29 liegt als Schaltimpuls am Flip-Flop 27. Mit jeder positiven (Anstiegs-) Flanke eines Schaltsignals S1-S6 wird das Flip-Flop 27 gesetzt, wodurch sein Q-Ausgang logisch H annimmt. Mit jedem Schaltimpuls am Ausgang des Komparators 26 wird das Flip-Flop 27 zurückgesetzt, wodurch sein -Ausgang auf logisch H geht. Entsprechend wird der Aufladetransistor 20 bzw. der Entladetransistor 23 aufgesteuert und der Kondensator 17 auf- bzw. entladen. Die Ladespannung des Kondensators 17 ist über den Eingang 30 der Zuordnungseinheit 16 zugeführt und wird von dieser an den jeweils zu aktivierenden Komparator K1-K6 gelegt.The charging and discharging process of the capacitor 17 is controlled with an RS flip-flop 27 with edge control. The Q output of the flip-flop 27 is connected to the base of the charging transistor 20 and the output is connected to the base of the discharging transistor 23 , while the reset input R is connected to the output of the comparator 26 . The outputs of the commutation logic 13 are connected via rectifiers 28 and capacitors 32 to a resistor 29 , which in turn is at zero potential. Resistors 33 serve to discharge the capacitors 32 . The voltage drop across resistor 29 is a switching pulse at flip-flop 27 . The flip-flop 27 is set with each positive (rising) edge of a switching signal S 1- S 6 , as a result of which its Q output logically assumes H. With each switching pulse at the output of the comparator 26 , the flip-flop 27 is reset, as a result of which its output goes to logic high. Correspondingly, the charging transistor 20 and the discharge transistor 23 are turned on and the capacitor 17 is charged and discharged. The charging voltage of the capacitor 17 is fed to the assignment unit 16 via the input 30 and is applied by this to the comparator K 1 -K 6 to be activated in each case.

Die Zuordnungseinheit 16, die die richtige Auswahl eines der Komparatoren K1-K6 entsprechend den jeweils kommutierenden Wicklungsphasen u, v, w trifft und die in Fig. 2 symbolisch durch sechs Doppelschalter dargestellt ist, wird von den Schaltsignalen S1-S6 gesteuert. Während des jeweils auftretenden Steuersignals S1-S6 ist der betreffende Doppelschalter geschlossen und der zugeordnete Komparator K1-K6 mit dem Sollwert- und Istwertsignal belegt. Die Zuordnung der Komparatoren K1-K6 zu den Transistoren T1-T6 ist dabei so getroffen, daß während des Kommutierungsvorgangs jeweils die Öffnungsdauer desjenigen Transistors T1-T6 durch die Schaltimpulse des zugeordneten Komparators K1-K6 verlängert wird, der der jeweils abkommutierenden Wicklungsphase u, v, w zugeordnet ist. Das diesem Komparator K1-K6 von der Zuordnungseinheit 16 zugeführte Istwertsignal ist aus dem Phasenstrom I_u, I_v, I_w der anderen an dem Kommutierungsvorgang beteiligten Wicklungsphase u, v, w entnommen. Die Zuordnung der Schaltsignale S1-S6 zu den kommutierenden Transistoren T1-T6 und die verwendeten Istwertsignale U_u, U_v, U_w sind in Fig. 3 tabellarisch aufgelistet.The assignment unit 16 , which makes the correct selection of one of the comparators K 1- K 6 in accordance with the respectively commutating winding phases u, v, w and which is symbolically represented in FIG. 2 by six double switches, is controlled by the switching signals S 1- S 6 . During the respectively occurring control signal S 1- S 6 , the relevant double switch is closed and the assigned comparator K 1- K 6 is assigned the setpoint and actual value signal. The assignment of the comparators K 1- K 6 to the transistors T 1- T 6 is made such that the opening duration of that transistor T 1- T 6 is extended by the switching pulses of the assigned comparator K 1- K 6 during the commutation process, which is assigned to the commutating winding phase u, v, w. The actual value signal supplied to this comparator K 1 - K 6 by the assignment unit 16 is taken from the phase current I _u , I _v , I _{w of} the other winding phase _u , _v , _w involved in the commutation process. The assignment of the switching signals S 1- S 6 to the commutating transistors T 1- T 6 and the actual value signals U _u , U _v , U _{w used} are listed in a table in FIG. 3.

Sind beispielsweise die Transistoren T3 und T5 momentan stromführend, so daß die Phasenströme I_w und -I_v durch die Wicklungsphasen u, v fließen, so wird mit der Anstiegsflanke des Schaltsignals S1 der Transistor T1 aufgesteuert und der Komparator K3 mit dem Meßspannungsverstärker MV1 verbunden. Der Meßspannungsverstärker MV1 liefert ein aus der Meßspannung U_u abgeleitetes Istwertsignal, das ein Maß für den in der Wicklungsphase u, die dem Transistor T1 zugeordnet ist, fließenden Phasenstroms I_u ist. Mit der Anstiegsflanke des Schaltsignals S1 wird das Flip-Flop 27 gesetzt, wodurch der Aufladetransistor 20 öffnet und der Kondensator 17 aufgeladen wird. Die nach einer Funktion (1-e^-t/T) ansteigende Kondensatorspannung 17 liegt über den geschlossenen Doppelschalter an dem Komparator K3. Übersteigt das Sollwertsignal das Istwertsignal, so gelangt über das ODER-Gatter OR3 ein Schaltimpuls an den Transistor T3, wodurch dieser für die Dauer des Schaltimpulses trotz Wegfall des Schaltsignals S3 geöffnet wird. Als Folge der Öffnung des Transistors T3 wird das Istwertsignal das Sollwertsignal wieder übersteigen, und der Schaltimpuls am Transistor T3 fällt weg. Dieser Vorgang wiederholt sich bis der Phasenstrom I_u in der aufkommutierenden Wicklungsphase u seinen Endwert erreicht hat und der Phasenstrom I_w in der abkommutierenden Wicklungsphase w auf Null abgeklungen ist. Da das Istwertsignal dem Sollwertsignal nachgeführt ist, erfolgt der Anstieg des Phasenstroms I_u in der aufkommutierenden Wicklungsphase u und der Abfall des Phasenstroms I_w in der abkommutierenden Wicklungsphase w im Mittel nach einer e-Funktion, wie sie von dem Aufladevorgang des Kondensators 17 vorgegeben wird. Am Ende des Kommutierungsvorgangs sind nunmehr die Wicklungsphasen u und v stromführend, wobei die Phasenströme I_u und -I_v fließen. Der Kommutierungsvorgang ist beendet, sobald die Kondensatorspannung am Kondensator 17 die durch den Spannungsteiler 24, 25 vorgegebene Vorgabespannung überschreitet. Der dadurch von dem Komparator 26 erzeugte Schaltimpuls setzt das Flip-Flop 27 zurück, wodurch über den Q-Ausgang des Flip-Flops 27 der Entladetransistor 23 aufgesteuert wird. Der Kondensator 17 wird vollständig entladen, noch bevor das nächste Schaltsignal S6 am Ausgang der Kommutierungslogik 13 auftritt.For example, if the transistors T 3 and T 5 are current-carrying, so that the phase currents I _w and -I _v flow through the winding phases u, v, the transistor T 1 is turned on with the rising edge of the switching signal S 1 and the comparator K 3 with connected to the measuring voltage amplifier MV1. The measuring voltage amplifier MV 1 supplies an actual value signal derived from the measuring voltage U _u , which is a measure of the phase current I _u flowing in the winding phase u, which is assigned to the transistor T 1 . The flip-flop 27 is set with the rising edge of the switching signal S 1 , whereby the charging transistor 20 opens and the capacitor 17 is charged. The capacitor voltage 17 rising after a function (1-e ^{-t / T} ) is connected to the comparator K 3 via the closed double switch. If the setpoint signal exceeds the actual value signal, a switching pulse arrives at the transistor T 3 via the OR gate OR3, as a result of which the transistor T 3 is opened for the duration of the switching pulse despite the switching signal S 3 being eliminated. As a result of the opening of transistor T 3 , the actual value signal will exceed the set value signal again, and the switching pulse at transistor T 3 is no longer present. This process is repeated until the phase current I _u in the emerging winding phase _u has reached its end value and the phase current I _{w has} decayed to zero in the commutating winding phase _w . Since the actual value signal follows the setpoint signal, the phase current I _{u increases} in the emerging winding phase u and the phase current I _w decreases in the commutating winding phase w on average according to an e-function as specified by the charging process of the capacitor 17 . At the end of the commutation process, the winding phases u and v are now live, the phase currents I _u and -I _v flowing. The commutation process is ended as soon as the capacitor voltage across capacitor 17 exceeds the preset voltage specified by voltage divider 24 , 25 . The switching pulse thereby generated by the comparator 26 resets the flip-flop 27 , as a result of which the discharge transistor 23 is turned on via the Q output of the flip-flop 27 . The capacitor 17 is completely discharged before the next switching signal S 6 occurs at the output of the commutation logic 13 .

Der nächste Kommutierungsvorgang erfolgt bei Auftreten der Anstiegsflanke des Schaltsignals S6. An diesem Kommutierungsvorgang sind die Transistoren T5 und T6 und entsprechend die Wicklungsphasen v und w beteiligt. Mit Auftreten der positiven Flanke des Schaltsignals S6 wird der Komparator K5 mit dem Meßverstärker MV6 verbunden. Gleichzeitig wird wiederum über das Flip-Flop 27 der Aufladevorgang des Kondensators 17 gestartet. Durch die in gleicher Weise wie vorstehend beschrieben nunmehr am Ausgang des Komparators K5 auftretenden Schaltimpulse wird der Transistor T5 trotz Wegfalls seines Schaltsignals S5 getaktet aufgesteuert, wodurch der Phasenstrom -I_v in der Wicklungsphase nach einer e-Funktion auf Null abklingt und der Phasenstrom -I_w in der Wicklungsphase w nach einer e-Funktion von Null auf seinen Endwert ansteigt. Der Kommutierungsvorgang ist wiederum beendet, wenn die vorgegebene Endspannung des Kondensators 17 erreicht ist. Die stromführenden Wicklungsphasen sind nunmehr die Wicklungsphasen u und w mit den Phasenströmen I_u und -I_w. Die weiteren Kommutierungsvorgänge sind anhand der tabellarischen Übersicht in Fig. 3 leicht nachzuvollziehen.The next commutation process takes place when the rising edge of the switching signal S 6 occurs . The transistors T 5 and T 6 and correspondingly the winding phases v and w are involved in this commutation process. When the positive edge of the switching signal S 6 occurs , the comparator K 5 is connected to the measuring amplifier MV 6 . At the same time, the charging process of the capacitor 17 is started again via the flip-flop 27 . Now through the described above in the same way at the output of the comparator K 5 switching pulses occurring the transistor T 5 is turned on 5 clocked despite discontinuation of its switching signal S, thereby the phase current -I _v in the winding phase by an exponential function falls to zero and the Phase current -I _w in the winding phase _w increases from zero to its final value after an e-function. The commutation process is ended again when the predetermined final voltage of the capacitor 17 is reached. The current-carrying winding phases are now the winding phases u and w with the phase currents I _u and -I _w . The further commutation processes can be easily understood on the basis of the tabular overview in FIG. 3.

Bei einem gesteuerten EC-Motor kann die Drehzahl durch Veränderung des Laststroms gesteuert werden. Hierzu wird der Phasenstrom durch Taktung der Transistoren T1, T2, T3 oder der Transistoren T4, T5 und T6 während deren Ansteuerphase geändert. In der hier beschriebenen Schaltungsanordnung ist hierzu zwischen den OR-Gattern OR4-OR6 und den Verstärker V4-V6 jeweils ein logisch UND-Gatter 31 angeordnet, das mit Steuerimpulsen vorgegebener Frequenz angesteuert wird. Durch Änderung der relativen Einschaltdauer dieses Frequenzsignals kann der Laststrom beeinflußt werden. Alternativ können die UND-Gatter 31 auch zwischen den ODER-Gattern OR1 und OR3 und den Verstärkern V1-V3 angeordnet werden. With a controlled EC motor, the speed can be controlled by changing the load current. For this purpose, the phase current is changed by clocking the transistors T 1 , T 2 , T 3 or the transistors T 4 , T 5 and T 6 during their activation phase. For this purpose, in the circuit arrangement described here, a logical AND gate 31 is arranged between the OR gates OR 4 -OR 6 and the amplifier V 4- V 6 , which is controlled with control pulses of a predetermined frequency. The load current can be influenced by changing the relative duty cycle of this frequency signal. Alternatively, the AND gates 31 can also be arranged between the OR gates OR1 and OR3 and the amplifiers V 1- V 3 .

Die Erfindung ist nicht auf das vorstehend beschriebene Ausführungsbeispiel beschränkt. So können in der Schaltungsanordnung gemäß Fig. 1 die sechs Komparatoren K1-K6 durch einen einzigen Komparator ersetzt werden, der jeweils durch geeignete Multiplexer mit dem richtigen ODER-Gatter OR1-OR6 und mit dem richtigen Meßverstärker MV1 und MV6 verbunden wird. Das Sollwertsignal kann einen beliebigen Verlauf haben, z. B. auch einen linearen Anstieg oder Abfall. Das Istwertsignal kann - wenn es mit einem Meßwiderstand in den Wicklungsphasen u, v, w erfaßt wird, auch in der anderen der beiden an dem Kommutierungsvorgang beteiligten Wicklungsphase abgenommen werden, also an der Wicklungsphase u, v, w, die dem getakteten Transistor T1-T6 zugeordnet ist. Im Beispiel der Fig. 1 und 2 könnte z. B. an dem Komparator K1 auch die Meßspannung U_w, an dem Komparator K2 die Meßspannung U_u und an dem Komparator K3 die Meßspannung U_v usw. liegen.The invention is not restricted to the exemplary embodiment described above. Thus, in the circuit of Fig. 1, the six comparators K 1 K 6 are replaced by a single comparator, which in each case by a suitable multiplexer with the correct OR gates OR 1 -O-R 6 and with the correct measurement amplifier MV 1 and MV 6 is connected. The setpoint signal can have any profile, e.g. B. also a linear increase or decrease. If the actual value signal is detected with a measuring resistor in the winding phases u, v, w, it can also be taken in the other of the two winding phases involved in the commutation process, i.e. on the winding phase u, v, w, which corresponds to the clocked transistor T 1 - T 6 is assigned. In the example of FIGS. 1 and 2, e.g. B. on the comparator K 1 , the measurement voltage U _w , on the comparator K 2, the measurement voltage U _u and on the comparator K 3, the measurement voltage U _v , etc.

Die Meßspannung kann auch an dem Spannungsabfall der dann z. B. als bipolare Transistoren oder als MOSFET- oder als SENSEFET-Transistoren auszubildenden Lastungsschalter T1-T6 abgenommen werden. In diesem Fall wird der Spannungsabfall an demjenigen Transistor herangezogen, der während des Kommutierungsvorgangs nicht getaktet wird.The measuring voltage can also on the voltage drop of the z. B. as bipolar transistors or as MOSFET or as SENSEFET transistors to be trained load switches T 1- T 6 . In this case, the voltage drop at that transistor is used which is not clocked during the commutation process.

Alternativ zu der in der Schaltungsanordnung gemäß Fig. 1 erfolgenden Taktung des Steuersignals für den abkommutierenden Transistor im zeitlichen Überlappungsbereich Δ t der Steuersignale kann auch das Steuersignal für den aufkommutierenden Transistor getaktet werden. In diesem Fall muß das Schaltsignal des abkommutierenden Transistors um den Überlappungsbereich Δ t verlängert werden. Möglich ist es auch, beide an der Kommutierung beteiligten Transistoren zu takten.As an alternative to the timing of the control signal for the commutating transistor in the circuit arrangement according to FIG. 1 in the temporal overlap area Δ t of the control signals, the control signal for the commutating transistor can also be clocked. In this case, the switching signal of the commutating transistor must be extended by the overlap area Δ t. It is also possible to clock both transistors involved in the commutation.

Wird der Sternpunkt der Ankervorrichtung 10 herausgeführt und über den Widerstand 18 an Nullpotential gelegt, so können die Transistoren T4-T6 entfallen.If the star point of the armature device 10 is brought out and connected to zero potential via the resistor 18 , the transistors T 4 -T 6 can be omitted.

Die Steuerschaltung für die Kommutierungstaktung kann mit der Kommutierungslogik zu einer integrierbaren Einheit zusammengefaßt werden. Die Steuerschaltung 14 arbeitet unabhängig von der Art der Erzeugung der Schaltsignale durch die Kommutierungslogik 13.The control circuit for the commutation clocking can be combined with the commutation logic to form an integrable unit. The control circuit 14 operates independently of the type of generation of the switching signals by the commutation logic 13 .

Das Sollwertsignal kann auch aus dem Entladevorgang des Kondensators 17 abgeleitet werden. In diesem Fall wird der Q-Ausgang des Flip-Flops 27 mit der Basis des Entladetransistors 23 und der -Ausgang mit der Basis des Aufladetransistors 20 verbunden. Mit den Flanken der Steuersignale S1-S6 wird dann der Entladetransistor 23 aufgesteuert. Das von der Kondensatorspannung abgenommene Sollwertsignal hat dann den Verlauf einer e^-t/T-Funktion. Der Aufladetransistor 20 wird gesperrt, und damit der Ladevorgang des Transistors gestoppt, wenn die Kondensatorspannung die Vorgabespannung übersteigt.The setpoint signal can also be derived from the discharge process of the capacitor 17 . In this case, the Q output of the flip-flop 27 is connected to the base of the discharge transistor 23 and the output is connected to the base of the charge transistor 20 . The discharge transistor 23 is then turned on with the edges of the control signals S 1- S 6 . The setpoint signal taken from the capacitor voltage then has the shape of an e ^{-t / T} function. The charging transistor 20 is blocked, and thus the charging process of the transistor is stopped when the capacitor voltage exceeds the preset voltage.

Die Erfindung kann auch bei Motoren mit anderer Phasenzahl oder anderer Phasenverschaltung, z. B. Dreieckschaltung, eingesetzt werden.The invention can also be used in motors with a different number of phases or other phase connection, e.g. B. delta connection, be used.

Claims

1. Circuit arrangement for operating a synchronous motor having a multi-phase armature winding on a DC voltage network, with a switching device for successively connecting the winding phases of the armature winding to the mains DC voltage, which has a plurality of electronic switches assigned to the individual winding phases, and with commutation logic for the consequent control of the switches with switching signals in accordance with the rotor rotational position of the synchronous motor, characterized in that for commutation of successive current-carrying winding phases (u, v, w), the two switching signals (S 1- S 6 ) for the switches (T 1- T 6 ) assigned to the commutating winding phases overlap one another in time, with at least one of the two switching signals (S 1- S 6 ) being clocked in the overlap area (Δ t), the phase current (I _u , I _v , I _w ) in at least one of the two commutating winding phases (U, V, W) recorded, the P Hare current (I _u , I _v , I _w ) corresponding actual value signal compared with a setpoint variable in the overlap area and the switching signal is clocked on the basis of the comparison, so that the mean value of the phase current (I _u , I _v , I _w ) increases in the emerging winding phase - And decreases in the commutating winding phase, preferably linearly or according to an e-function, and that the capacitor voltage of a capacitor ( 17 ) is used as the setpoint signal during its charging or discharging process, with a voltage drop being tapped at a resistor ( 18 ) through which the phase total current flows determines the charging voltage of the capacitor ( 17 ).

2. A circuit arrangement according to claim 1, characterized in that the capacitor voltage is compared with a predetermined voltage in a fixed ratio to the charging voltage and that the exceeding of the predetermined voltage by the capacitor voltage determines the end of the overlap area (Δt) of the switching signals (S 1 -S 6 ) .

3. Circuit arrangement according to one of claims 1 or 2, characterized in that the actual value signal is formed by a measuring voltage (U _u , U _v , U _w ) on a measuring resistor lying in series with the winding phase (u, v, w) ( 15 ) is decreased.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that the actual value signal is formed by the voltage drop at the non-clocked of the two commutating winding phases (u, v, w) associated electronic switch (T 1 -T 6 ).

5. Circuit arrangement according to one of claims 1 to 4, characterized in that the actual value and the setpoint signal to the inputs of a comparator (K 1 -K 6 ) can be placed, the output signals as switching signals to the control input of the switch to be clocked (T 1 - T 6 ) are supplied.

6. Circuit arrangement according to claim 5, characterized in that from the rising or falling edge of each of the commutation logic ( 13 ) generated switching signal (S 1 -S 6 ), a control signal for the assignment of the comparator output to the control input of the respective switch to be clocked ( T 1 -T 6 ) is derived.

7. Circuit arrangement according to claim 5, characterized in that one of the number of switches (T 1 -T 6 ) corresponding number of comparators (K 1 -K 6 ) is provided, the outputs of which are each one of the control inputs of the switches (T 1 - T 6 ) directly or indirectly connected and their inputs are each assigned the setpoint signal and one of the actual value signals derived from the phase currents (I _u , I _v , I _w ), and that from the rising or falling edge of each of the commutation logic ( 13 ) generated switching signal (S 1 -S 6 ) an activation signal for the comparator (K 1 -K 6 ) connected on the output side to the switch to be clocked (T 1 -T 6 ) is derived.

8. Circuit arrangement according to claim 7, characterized in that the connection of the comparator outputs to the control inputs of the switches (T 1 -T 6 ) is made via an OR gate (OR 1 -OR 6 ), the other input of which output the commutation logic ( 13 ) is connected, to which the switching signal assigned to the switch (T 1 -T 6 ) is generated.

9. Circuit arrangement according to one of claims 2 to 8, characterized in that the charging voltage of the capacitor ( 17 ) via a charging transistor ( 20 ) to the capacitor ( 17 ) and that the charging transistor ( 20 ) from the rising or falling edge of the each switching signal (S 1 -S 6 ) generated by the commutation logic ( 13 ) can be driven open and can be blocked by the capacitor voltage if the preset voltage is exceeded.

10. Circuit arrangement according to claim 9, characterized in that the capacitor ( 17 ) has a discharge transistor ( 23 ) connected in parallel, which is turned on when the preset voltage is exceeded by the capacitor voltage.

11. Circuit arrangement according to claim 10, characterized in that an edge-controlled flip-flop ( 27 ) via its input to each of the switching signal outputs of the commutation logic ( 13 ), with its Q output with the base of the charging transistor ( 20 ) and with its output is connected to the base of the discharge transistor ( 23 ), and that a comparator ( 26 ) is connected on the output side to the reset input (R) of the flip-flop ( 27 ) and is occupied on the input side with the capacitor voltage and the preset voltage and generates an output signal when the capacitor voltage exceeds the default voltage.

12. Circuit arrangement according to one of claims 1 to 11, characterized in that the electronic switches (T 1 -T 6 ) are designed as bipolar transistors, MOSFET or SENSEFET.