DE3937807A1 - Verfahren zum uebertragen von daten zwischen zwei sendenden und empfangenden stationen - Google Patents
Verfahren zum uebertragen von daten zwischen zwei sendenden und empfangenden stationenInfo
- Publication number
- DE3937807A1 DE3937807A1 DE3937807A DE3937807A DE3937807A1 DE 3937807 A1 DE3937807 A1 DE 3937807A1 DE 3937807 A DE3937807 A DE 3937807A DE 3937807 A DE3937807 A DE 3937807A DE 3937807 A1 DE3937807 A1 DE 3937807A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- line
- lines
- bit
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren
zum Übertragen von Daten zwischen zwei sendenden und emp
fangenden Stationen, insbesondere Mikroprozessoren, gemäß
dem Oberbegriff der unabhängigen Patentansprüche.
Es ist bekannt, zwischen zwei Mikroprozessoren Daten zu
übertragen. Hierzu sind mindestens drei Verbindungslei
tungen zwischen beiden Mikroprozessoren vorgesehen, und
zwar neben einer gemeinsamen Masseleitung eine Datensen
deleitung des einen Mikroprozessors, die in einen Daten
empfangsanschluß des anderen Mikroprozessors mündet,
und eine weitere Datensendeleitung, die vom Geberanschluß
des zweiten Mikroprozessors ausgeht und zu einem Emp
fangsanschluß am ersten Mikroprozessor führt. Bei dieser
Art der Verschaltung ergibt sich der Nachteil, daß in je
dem der beiden Mikroprozessoren ein Baustein für eine
asynchrone Sende- und Empfangsweise vorgesehen sein muß.
Ist ein solcher Baustein zwar vorhanden, aber für andere
Benutzungshandlungen belegt, fehlt für das Kommunizieren
mit einem weiteren Mikroprozessor ein solcher Baustein,
der aber nicht zusätzlich integrierbar ist. Ist er bei
dem Mikroprozessor nicht vorhanden, müßte er zusätzlich
noch beschafft und beschaltet werden.
Der vorliegenden Erfindung liegt damit die Aufgabe zu
grunde, unabhängig vom Vorhandensein eines solchen Bau
steins eine sowohl serielle wie auch parallele Übertra
gung von Daten in beiden Richtungen zu ermöglichen.
Die Lösung der Aufgabe besteht erfindungsgemäß in den
kennzeichnenden Teilen der beiden unabhängigen Patentan
sprüche.
Zwei Ausführungsbeispiele der Erfindung werden anhand der
Figuren der Zeichnung in der folgenden Beschreibung näher
erläutert.
Es zeigen:
Fig. 1 ein erstes Diagramm für eine serielle Datenüber
tragung,
Fig. 2 ein zweites Diagramm für eine parallele Daten
übertragung,
Fig. 3 das Blockschaltbild, gehörend zur Datenübertra
gung nach Fig. 1,
Fig. 4 das Blockschaltbild, gehörend zur Datenübertra
gung nach Fig. 2 und
Fig. 5 die Schaltung der Sende- und Empfangsteile in
beiden Mikroprozessoren.
Ausgehend von der Fig. 3 ist ein erster Mikroprozessor 1
vorhanden, der über ein Leitungsbündel 2 mit einem zwei
ten Mikroprozessor 3 Daten austauschen soll. Das Lei
tungsbündel besteht aus einer ersten Leitung 4, die beide
Mikroprozessoren miteinander verbindet und an Masse 5 ge
legt ist. Eine zweite Leitung 6 ist die eigentliche
Seriendaten-Übertragungsleitung. Weiterhin sind eine er
ste Quittungsleitung 7, eine zweite Quittungsleitung 8
und eine Startleitung 9 vorhanden.
Das Verfahren der Datenübertragung gemäß Fig. 3 wird nun
anhand des Diagramms der Fig. 1 näher erläutert, das die
Spannungszustände der einzelnen Leitungen in Abhängigkeit
von der Zeit wiedergibt. Es gilt generell, daß nach einer
Übertragung von Daten vom Mikrocomputer 1 auf den Mikro
computer 3 der letztere seinerseits Daten an den erstge
nannten überträgt und umgekehrt. Die Zustände auf der
DATA-Leitung 6 sind durch zwei Arten von Schraffuren
festgelegt, wobei eine Schraffur von links oben nach
rechts unten eine Datensendung vom Mikrocomputer 3 bedeu
tet, während eine Schraffur von links unten nach rechts
oben gültige Daten gesendet vom Mikrocomputer 1 zum In
halt hat. Zu Beginn der Betrachtungsweise, das heißt in
Zeitpunkt t 0, bedeutet das, daß gerade auf der DATA-
Leitung 6 Daten vom Mikrocomputer B gültig sind bezie
hungsweise gesendet werden beziehungsweise gesendet wor
den sind. Das Potential der Quittungsleitung Q 1 (7) be
findet sich auf hohem Potential, während das Potential
der Quittungsleitung Q 2 (8) sich sowohl auf hohem wie
auch auf niedrigem Potential befinden kann, und zwar je
nach dem, ob dem Zeitpunkt t 0 das Einschalten der Daten
verbindung oder das anderweitige Senden irgendwelcher Da
ten vorausging. Das Potential der Startleitung BS (9) be
findet sich auf hohem Potential. Zum Zeitpunkt t 1 springt
das Potential auf der Quittungsleitung Q 2 auf hohes Po
tential. Dieses Wechseln auf hohes Potential beziehungs
weise Bleiben auf hohem Potential signalisiert, daß der
Mikrocomputer 3 nunmehr empfangsbereit ist. Zum Zeitpunkt
t 2 ist der Mikrocomputer 1 nunmehr an der Reihe, seiner
seits Daten an den Mikrocomputer 3 zu übertragen. Dieses
Senden von Daten des Mikrocomputers 1 an den Mikrocompu
ter 3 beginnt in seiner Vorbereitung zum Zeitpunkt t 2,
und zwar damit, daß der Mikrocomputer 1 ein Datenbild auf
die DATA-Leitung (6) legt, und gleichzeitig wird beim
Übertragen des ersten Bits eines Bytes vom Mikrocomputer
1 die Startleitung BS auf niedriges Potential gelegt. An
schließend signalisiert der Mikrocomputer 1 zum Zeitpunkt
t 3 durch Herablegen des Potentials auf der Quittungslei
tung Q 1 das Vorhandensein eines gültigen Datenbits. Hier
auf gibt der Mikrocomputer 3 die DATA-Leitung 6 frei, was
zum Zeitpunkt t 4 geschieht. Dies bedeutet, daß zwischen
den Zeitpunkten t 2 und t 4 auf der DATA-Leitung Daten von
beiden Mikrocomputern anliegen, was unkritisch ist, da in
dieser Zeitspanne keine Daten ausgewertet werden. Nach
der Freigabe liest der Mikrocomputer 3 das erste Datenbit
von der DATA-Leitung. Zum Zeitpunkt t 5 legt der nunmehr
sendende Mikrocomputer 3 seinerseits sein zu sendendes
Datenbit auf die DATA-Leitung. Die Auswertung des gerade
gesendeten ersten Bits des Mikrocomputers 1 ist irgend
wann in der Zeitspanne zwischen den Punkten t 4 und t 5
beendet. Es ist ersichtlich, daß im Zeitraum zwischen den
Zeitpunkten t 4 und t 5 nur ein Datenbit vom gerade gesen
det habenden Mikrocomputer 1 auf der DATA-Leitung vorhan
den ist. Nachdem ab dem Zeitpunkt t 5 der Mikrocomputer 3
am Senden ist, liegen bis zu einem weiteren Zeitpunkt t 6
wieder Datenbits von beiden Mikrocomputern auf der DATA-
Leitung, ohne daß hier eine Auswertung stattfindet. Zwi
schen den Zeitpunkten t 5 und t 6 liegt der Zeitpunkt t₇,
zudem auf der Quittungsleitung Q 2 (8) das High-Potential
auf Low-Potential wechselt, weil der Mikrocomputer 3 da
mit signalisiert, daß das von dem Mikrocomputer 1 gerade
gesendete Datenbit einwandfrei empfangen wurde und was
gleichzeitig bedeutet, daß das jetzt vom Mikrocomputer 3
zu sendende gültige DATA-Bit auf der DATA-Leitung liegt.
Im Zeitpunkt t 6 nimmt der Mikrocomputer 1 sein gerade
gesendetes Datenbit von der DATA-Leitung weg, so daß ab
dem Zeitpunkt t 6 nur das zu sendende Datenbit vom Mikro
computer 3 auf der DATA-Leitung liegt. Dieses Datenbit
wird bis zum Zeitpunkt t 8 vom Mikrocomputer 1 gelesen be
ziehungsweise ausgewertet. Ab dem Zeitpunkt t 8 springt
das Potential auf der Quittungsleitung Q 1 (7) wieder auf
hohes Potential. Mit diesem Potentialwechsel signalisiert
der Mikrocomputer 1, daß er das zuletzt gesendete Daten
bit vom Mikrocomputer 3 ordnungsgemäß empfangen hat. Als
nächstes springt im Zeitpunkt t 9 das Potential der Quit
tungsleitung Q 2 (8) wieder auf hohes Potential. Dies ent
spricht dem Zeitpunkt t 1, so daß sich ab hier die Vorgän
ge wiederholen, bis ein gesamtes Byte von beiden Mikro
computern bitweise nacheinander übertragen wurde bezie
hungsweise bis mehrere Bytes im gleichen System von bei
den Mikrocomputern ausgetauscht wurden.
Nach Ablauf der Übertragung des ersten Bits eines Bytes
springt zum Zeitpunkt t 10 das Potential auf der Startlei
tung BS (9) wieder auf hohes Potential. Der Zeitpunkt t 10
entspricht dem Zeitpunkt t 2, was zur Folge hat, daß auf
der Datenleitung 6 ab diesem Moment wieder ein Bit beider
Mikroprozessoren anliegt, aber nicht ausgewertet wird.
Es leuchtet ein, daß diese eben beschriebene serielle
Übertragung von Bit nach Bit relativ lange dauert. Will
man diese Zeit abkürzen, ist es vorteilhaft, nicht nur
eine DATA-Leitung, sondern 8 DATA-Leitungen - in der Fig.
2 mit Data 0 bis 7 bezeichnet - vorzusehen, damit
kann auf jeder der einzelnen DATA-Leitungen zeitlich pa
rallel je ein Bit übertragen werden, das heißt, mit ei
nem Übertragungsvorgang in der Zeit gemäß Fig. 1 kann
ein Byte übertragen werden. Die Potentiale der Quittungs
leitungen Q 1 und Q 2 sind entsprechend den zeitlichen Vor
gängen nach Fig. 1, die Startleitung BS (9) kann hierbei
entfallen.
Aus der Fig. 4 geht die Verschaltung der beiden Mikro
prozessoren 1 und 3 hervor und das Leitungsbündel der
DATA-Leitungen 0 bis 7. Weiterhin ist ersichtlich, daß
die beiden Quittungsleitungen Q 1 und Q 2 und die gemeinsa
me Masseleitung 4 vorhanden sind.
Aus der Fig. 5 ist die Verschaltung der Anschlüsse der
DATA-Leitung(en) der beiden Mikroprozessoren 1 und 3 er
sichtlich. Beim Ausführungsbeispiel gemäß Fig. 3 ist die
Verschaltung in beiden Mikroprozessoren nur einmal vor
handen, beim Ausführungsbeispiel gemäß Fig. 4 jeweils
für eine der DATA-Leitungen 0 bis 7. Die Sende- bezie
hungsweise Empfangseingänge 10 und 11 sind demgemäß in
jedem der beiden Mikroprozessoren 1 oder 3 einfach oder
mehrfach vorhanden. Von einer positiven Gleichspannungs
quelle 12 führt eine Leitung 13 zu einem Widerstand 14
und von dort zu einem Verzweigungspunkt 15, an den die
DATA-Leitung 6 angeschlossen ist. An den Verzweigungs
punkt 5 ist weiterhin eine Leitung 16 angeschlossen, die
zu einem Verstärker 17 führt, von dem eine Ausgangslei
tung 18 zum Mikroprozessor abgeht. Aus dem Mikroprozessor
kommt eine Leitung 19, die zum Basisanschluß 20 eines
Transistors 21 führt, dessen Emitter 22 mit Masse 5
verbunden ist. Der Kollektor 23 des Transistors 21 ist
über eine Leitung 24 mit dem Verzweigungspunkt 15 verbun
den.
Die Verschaltung des Eingangsteils 11 des anderen Mikro
computers ist analog.
Die Funktion der Schaltung gemäß Fig. 5 ist folgende:
Im Ruhezustand sind beide Transistoren gesperrt, das
heißt, die Verzweigungspunkte 15 innerhalb der Sende- und
Empfangseingänge 10 und 11 liegen auf dem Potential des
Punktes 12, das heißt positiver Betriebsspannung. Zum
Empfangen einer gesendeten Bitfolge muß der Transistor 21
des empfangenden Mikroprozessors hochohmig sein und blei
ben. Der Transistor 21 des sendenden beziehungsweise Da
ten abgebenden Mikroprozessors wird jeweils im Takt der
Impulsfolge eines Bits durchgeschaltet oder gesperrt.
Wird der Transistor 21 des empfangenden Mikroprozessors
leitend, ist keine Dateneinlesung in dem empfangenden Mi
kroprozessors möglich.
Abschließend soll noch darauf hingewiesen werden, daß das
erfindungsgemäße Verfahren nicht nur zur Datenkommunizie
rung zwischen zwei Mikroprozessoren verwendet werden
kann, eine Anwendung des Verfahrens ist gleichermaßen
möglich bei Rechnern aller Art und bei sonstigen Statio
nen, die sowohl senden wie auch empfangen können, also
beispielsweise bei einer Kommunikation zwischen einem
Terminal und einem Rechner oder Terminals untereinander
oder Rechnern untereinander.
Claims (2)
1. Verfahren zum Übertragen von Daten zwischen zwei
sendenden und empfangenden Stationen, insbeson
dere Mikroprozessoren, die über wenigstens zwei
Leitungen miteinander verbunden sind, dadurch
gekennzeichnet, daß neben einer Datenübertra
gungsleitung zwei Quittierleitungen und eine
Startleitung vorhanden sind und daß zunächst von
der empfangenden Station durch Potentialänderung
auf einer Quittungsleitung eine Bereitschaft zum
Empfangen von Daten signalisiert wird, daß an
schließend von der sendenden Station das erste
Datenbit auf die Datenübertragungsleitung gelegt
ist und zugleich auf der Startleitung durch Po
tentialwechsel der Beginn des ersten Bits ange
zeigt wird, daß anschließend die sendende Sta
tion mit einem Potentialwechsel auf der zweiten
Quittungsleitung das Anliegen eines gültigen Da
tenbits signalisiert wird, wonach die empfangen
de Station die Datenübertragungsleitung freigibt
und das Datenbit von dieser Leitung liest, womit
die Datenübertragung in der einen Richtung been
det ist, worauf die zunächst empfangende Station
ihrerseits das zu sendende Datenbit auf die Da
tenübertragungsleitung legt und mit einem er
neuten Potentialwechsel auf der erstgenannten
Quittungsleitung signalisiert, daß das zuerst
gesandte Datenbit empfangen wurde und daß das in
der Gegenrichtung zu sendende gültige Datenbit
auf der Datenleitung anliegt, worauf die jetzt
empfangende Station die Datenleitung freigibt
und das Datenbit von der Datenleitung liest, und
daß schließlich die jetzt empfangende Station
mit einem Potentialwechsel auf der zweitgenann
ten Quittungsleitung signalisiert, daß die Daten
von der zuletzt sendenden Station akzeptiert
wurden.
2. Verfahren zum Übertragen von Daten zwischen zwei
sendenden und empfangenden Stationen, insbeson
dere Mikroprozessoren, die wenigstens über zwei
Leitungen miteinander verbunden sind, dadurch
gekennzeichnet, daß neben mehreren Datenübertra
gungsleitungen zwei Quittungsleitungen vorhanden
sind und daß zunächst von der empfangenden Sta
tion durch Potentialänderung auf einer Quit
tungsleitung eine Bereitschaft zum Empfangen von
Daten signalisiert wird, daß anschließend von
der sendenden Station das erste Datenwort auf
die Datenübertragungsleitungen gelegt wird, daß
anschließend die sendende Station mit einem Po
tentialwechsel auf der zweiten Quittungsleitung
das Anliegen eines gültigen Datenwortes signali
siert, wonach die empfangende Station die Daten
übertragungsleitungen freigibt und das Datenwort
von diesen Leitungen liest, womit die Datenüber
tragung in der einen Richtung beendet ist, wor
auf die zunächst empfangende Station ihrerseits
das zu sendende Datenwort auf die Datenübertra
gungsleitungen legt und mit einem erneuten Po
tentialwechsel auf der erstgenannten Quittungs
leitung signalisiert, daß das zuerst gesandte
Datenwort empfangen wurde und daß das in der Ge
genrichtung zu sendende gültige Datenwort auf
den Datenleitungen anliegt, worauf die jetzt
empfangende Station die Datenleitungen freigibt
und das Datenwort von den Datenleitungen liest,
und daß schließlich die jetzt empfangende Sta
tion mit einem Potentialwechsel auf der zweitge
nannten Quittungsleitung signalisiert, daß die
Daten von der zuletzt sendenden Station akzep
tiert wurden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3937807A DE3937807C2 (de) | 1988-11-19 | 1989-11-14 | Verfahren zum Übertragen von Daten zwischen zwei sendenden und empfangenden Stationen |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3839148 | 1988-11-19 | ||
DE3937807A DE3937807C2 (de) | 1988-11-19 | 1989-11-14 | Verfahren zum Übertragen von Daten zwischen zwei sendenden und empfangenden Stationen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3937807A1 true DE3937807A1 (de) | 1990-05-23 |
DE3937807C2 DE3937807C2 (de) | 1995-04-06 |
Family
ID=6367490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3937807A Expired - Fee Related DE3937807C2 (de) | 1988-11-19 | 1989-11-14 | Verfahren zum Übertragen von Daten zwischen zwei sendenden und empfangenden Stationen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3937807C2 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0492072A1 (de) * | 1990-12-14 | 1992-07-01 | International Business Machines Corporation | Datenübertragungssystem und Verfahren zur Bedienung von Parallelasynchroneinheiten |
EP0504086A1 (de) * | 1991-03-12 | 1992-09-16 | International Business Machines Corporation | Dreiadrige, asynchrone Halbduplexübertragungsarchitektur |
US7257656B1 (en) | 1999-04-19 | 2007-08-14 | Moeller Gmbh | Device for synchronous transmission of data between a master device and a slave device |
EP1821174A1 (de) * | 2006-02-16 | 2007-08-22 | Technology Properties Limited | Asynchroner stromsparender Computer |
US7555637B2 (en) | 2007-04-27 | 2009-06-30 | Vns Portfolio Llc | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19739849A1 (de) * | 1997-09-11 | 1999-03-18 | Steffen Beitler | Verfahren und Verbindungskabel zur Übertragung von Daten |
US7937557B2 (en) | 2004-03-16 | 2011-05-03 | Vns Portfolio Llc | System and method for intercommunication between computers in an array |
US7904615B2 (en) | 2006-02-16 | 2011-03-08 | Vns Portfolio Llc | Asynchronous computer communication |
US7966481B2 (en) | 2006-02-16 | 2011-06-21 | Vns Portfolio Llc | Computer system and method for executing port communications without interrupting the receiving computer |
-
1989
- 1989-11-14 DE DE3937807A patent/DE3937807C2/de not_active Expired - Fee Related
Non-Patent Citations (5)
Title |
---|
DE-Z: BRENDLE, Martin, Dr.: Ein-/Ausgabe-Bus für Mikrocomputer. In: ELEKTRONIK, H.3, 1980, S.84-85 * |
DE-Z: Serieller IEC-Bus. In: Elektronik 7/8.4.1982S.83-84 * |
DE-Z: THUNG TONTHAT: Lose gekoppeltes Multipro- zessorsystem. In: Elektronik 8/18.4.1986, S.78-80 * |
RUTISHAUSER, P.: Der Aufbau von Bus-Systemen. In: Elektroniker, Nr.5, 1977, EL7-EL15 * |
SCHNELL, Gerhard; HOYER, Konrad: Interfaces und Datennetze, Friedr.Vieweg & Sohn, Braunschweig/Wiesbaden, 15.Sept.1989, S.97-107 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0492072A1 (de) * | 1990-12-14 | 1992-07-01 | International Business Machines Corporation | Datenübertragungssystem und Verfahren zur Bedienung von Parallelasynchroneinheiten |
EP0504086A1 (de) * | 1991-03-12 | 1992-09-16 | International Business Machines Corporation | Dreiadrige, asynchrone Halbduplexübertragungsarchitektur |
US7257656B1 (en) | 1999-04-19 | 2007-08-14 | Moeller Gmbh | Device for synchronous transmission of data between a master device and a slave device |
EP1821174A1 (de) * | 2006-02-16 | 2007-08-22 | Technology Properties Limited | Asynchroner stromsparender Computer |
EP1821217A1 (de) | 2006-02-16 | 2007-08-22 | Technology Properties Limited | Asynchrone Computer-Kommunikation |
US7555637B2 (en) | 2007-04-27 | 2009-06-30 | Vns Portfolio Llc | Multi-port read/write operations based on register bits set for indicating select ports and transfer directions |
Also Published As
Publication number | Publication date |
---|---|
DE3937807C2 (de) | 1995-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2047001C3 (de) | Anordnungen für die Übertragung von Daten innerhalb einer Datenverarbeitungsanlage | |
EP0275464B1 (de) | Sende-Empfangs-Einrichtung für ein Busleitungssystem | |
EP0039036A2 (de) | Datenübertragungssystem | |
DE3709013A1 (de) | Laststeuersystem mit einer brueckenschaltung | |
DE2508324A1 (de) | Datenuebertragungssystem | |
DE3937807C2 (de) | Verfahren zum Übertragen von Daten zwischen zwei sendenden und empfangenden Stationen | |
DE3247834A1 (de) | Schaltkreis-baustein | |
EP0274679B1 (de) | Sende-Empfangs-Einrichtung für ein Busleitungssystem | |
EP0509114A1 (de) | Verfahren zum Übertragen von Daten an mehrere Datenstationen | |
EP0415169B1 (de) | Verfahren zum Übertragen von Datentelegrammen | |
DE2160567C3 (de) | Datenübertragungs-Anschlussgerät | |
EP0408581B1 (de) | Verfahren und schaltungsanordnung zum adressieren von prozessoreinheiten | |
DE4023767A1 (de) | Verfahren zum adressengesteuerten uebertragen von datentelegrammen und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE10257401A1 (de) | Steuerflächennetzwerk (Can) unter Verwendung von Transformatoren | |
EP0088310B1 (de) | Verfahren zum Ermitteln der Dauer des Bestehens einer Verbindung zwischen Teilnehmerstellen einer Datenvermittlungsanlage | |
EP0183998A2 (de) | Nachrichtenkollisionserkennung | |
DE3233221A1 (de) | Schaltungsanordnung zum uebertragen von signalen zwischen teilnehmeranschlussleitungen und wenigstens einer uebertragungsleitung einer dienstintegrierten fernmeldeanlage | |
DE3415008A1 (de) | Systemanordnung fuer die elektrische signaluebertragung und signalverarbeitung | |
EP0010264A1 (de) | Fernschreib-Nebenstellenanlage | |
DE4202015C1 (de) | ||
EP0282788B1 (de) | Verfahren zur Überwachung einer fehlerfreien Abwicklung von Ansteuer- und Ausschaltevorgängen in einer Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen | |
DE2714417C2 (de) | Schaltungsanordnung zur Übertragung von Signalen in beiden Richtungen über Signalleitungen in Fernmelde-, insbesondere Fernsprechanlagen | |
DE1901942B2 (de) | Daten-nachrichtensystem | |
DE202019105285U1 (de) | Datenbrücke zum Schließen einer Kommunikationslücke in einer Fertigungslinie | |
EP0140141B1 (de) | Schaltungsanordnung für den zeitgerechten Steuerzeichenaustausch zwischen einer zentralen Datenverarbeitungseinheit und einer dezentralen Funktionseinheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8101 | Request for examination as to novelty | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: VAILLANT GMBH, 42859 REMSCHEID, DE |
|
8339 | Ceased/non-payment of the annual fee |