DE3902300A1 - Abschalt- oder gto-thyristor mit schaltsteuer-feldeffekttransistor - Google Patents

Description

Die Erfindung betrifft Halbleiter-Thyristoranordnungen und insbesondere einen Abschalt- oder GTO-Thyristor mit einem Isolierschicht-Einschaltsteuertransistor (MAGTO- Thyristor).

Bei einem herkömmlichen, zur Selbstabschaltung (self turn-off) befähigten Abschalt-Thyristor oder sog. GTO- Thyristor ist eine Steuerelektrode auf einer P-Typ-Ba­ sisschicht zum Abschalten des Thyristors durch teilwei­ ses Entladen oder Ableiten eines Anodenstroms von der Elektrode als Basisstrom vorgesehen. Typischerweise um­ faßt eine solche Steuerelektrode langgestreckte Leiter­ schichten, die abwechselnd mit und parallel zwischen pa­ rallelen, langgestreckten Thyristor-Gateelektroden­ schichten auf einem Substrat angeordnet sind.

Bei einer solchen Anordnung kann jedoch der Leitungs- oder Verdrahtungswiderstand der Steuerelektrode nicht im erforderlichen Maß minimiert werden. Hierdurch wird die Wirksamkeit oder der Wirkungsgrad des Abflusses des Basisstroms von der Elektrode im Abschaltmodus des Thy­ ristors beeinträchtigt und damit auch die Abschaltge­ schwindigkeit des Thyristors herabgesetzt. Wenn zudem die Steuerelektrode im Hinblick auf verstärkte Erforder­ nisse für hohe Integrationsdichte mit einem Mikromuster ausgebildet wird, um ihr eine verringerte Elektroden­ breite zu erteilen (obgleich ein Abstand zwischen be­ nachbarten Gateelektroden nicht wesentlich verkleinert wird, auch wenn die Steuerelektrodenbreite verringert wird), wird an einem Endabschnitt der Steuerelektrode die Abschaltoperation verzögert. Demzufolge konzen­ triert sich im ungünstigsten Fall der Anodenstrom ört­ lich, wodurch die Anordnung zerstört wird.

Aufgabe der Erfindung ist damit die Schaffung eines ver­ besserten GTO-Thyristors, der sich besonders gut mit ho­ her Integrationsdichte herstellen läßt und eine überle­ gene Ein/Abschalt-Ansteuerleistung gewährleistet.

Diese Aufgabe wird durch die im Patentanspruch 1 gekenn­ zeichneten Merkmale gelöst.

Gegenstand der Erfindung ist eine spezielle Thyristoran­ ordnung, umfassend eine erste Emitterschicht eines ersten Leitfähigkeitstyps, eine elektrisch mit der ersten Emitterschicht verbundene erste Basisschicht eines zweiten Leitfähigkeitstyps, eine in der Oberflä­ che der ersten Basisschicht ausgebildete zweite Basis­ schicht des ersten Leitfähigkeitstyps, eine in der zwei­ ten Basisschicht erzeugte zweite Emitterschicht des zweiten Leitfähigkeitstyps und eine Gateelektrode, die mit Isolierung über dem Bereich der zweiten Basis­ schicht angeordnet ist, der zwischen die zweite Emit­ terschicht und die erste Basisschicht eingefügt ist, und die eine langgestreckte Planarform aufweist. Eine elektrisch mit der zweiten Basisschicht verbundene Steu­ erelektrode schaltet den Thyristor in Abhängigkeit von einem ihr extern zugeführten Abschaltsteuer-Spannungs­ signal ab. Die Steuerelektrode umfaßt einen ersten, mit Isolierung über der Gateelektrode angeordneten und eine langgestreckte Planarform aufweisenden ersten Elektro­ denabschnitt oder -bereich und einen zweiten Elektroden­ abschnitt oder -bereich zum elektrischen Verbinden des ersten Elektrodenbereichs mit der zweiten Basisschicht, und sie weist insgesamt ein gitterartiges planares (planparalleles) Muster auf.

Im folgenden sind bevorzugte Ausführungsformen der Er­ findung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigen:.

Fig. 1 eine schematische perspektivische Darstellung des Aufbaus eines Hauptteils eines herkömmli­ chen MAGTO-Thyristors,

Fig. 2 eine schematische perspektivische Darstellung des Aufbaus eines Hauptteils eines MAGTO-Thy­ ristors gemäß einer (bevorzugten) Ausführungs­ form der Erfindung,

Fig. 3 eine schematische Darstellung einer Planar­ struktur des Hauptteils des Thyristors nach Fig. 2,

Fig. 4 einen Schnitt längs der Linie IV-IV in Fig. 3,

Fig. 5 einen Schnitt längs der Linie V-V in Fig. 3,

Fig. 6 einen Schnitt längs der Linie VI-VI in Fig. 3,

Fig. 7A und 7B schematische Darstellungen für einen Vergleich zwischen den Planarstrukturen beim herkömmlichen Thyristor und beim erfindungsge­ mäßen Thyristor,

Fig. 8 und 9 Schnittansichten eines Hauptaufbauteils einer Abwandlung des Thyristors nach Fig. 2,

Fig. 10 eine schematische Darstellung einer Planar­ struktur des Hauptteils des Thyristors gemäß einer anderen Ausführungsform der Erfindung,

Fig. 11 einen Schnitt längs der Linie XI-XI in Fig. 10,

Fig. 12 einen Schnitt längs der Linie XII-XII in Fig. 10,

Fig. 13 einen Schnitt längs der Linie XIII-XIII in Fig. 10,

Fig. 14 eine schematische Darstellung einer Planar­ struktur des Hauptteils eines MAGTO-Thyristors gemäß einer Abwandlung der Erfindung und

Fig. 15 einen Schnitt längs der Linie XV-XV in Fig. 14.

Vor der Beschreibung spezieller Ausführungsformen der Erfindung ist nachstehend zum besseren Verständnis des Grundgedankens der Erfindung anhand von Fig. 1 ein(e) typische(r) Aufbau oder Struktur einer herkömmlichen An­ ordnung erläutert.

Ein MOS-unterstützter, zur Selbstabschaltung fähiger Ab­ schalt- oder GTO-Thyristor (MAGTO-Thyristor) gemäß Fig. 1 umfaßt eine Mehrschichtstruktur mit einer als erster Emitter dienenden, stark dotierten P-Typ-Schicht (P⁺- Schicht) 1, einer stark dotierten, als Pufferschicht dienenden N-Typ-Schicht (N⁺-Schicht) 2, einer als erste Basis dienenden schwach dotierten N-Typ-Schicht (N⁻-Schicht) 3, einer als zweite Basis dienenden P-Typ-Schicht 4 und einer als zweiter Emitter dienenden N⁺-Schicht 5. Die langgestreckte P-Basisschicht 4 reicht in die N^--Schicht 3 hinein. Eine Anodenelektrode 6 ist auf der P⁺-Emitterschicht 1 abgelagert (aufge­ dampft).

Gemäß Fig. 1 sind jeweils langgestreckte Gateelektroden 7 unter Isolierung über der N-Basisschicht 3 so angeord­ net, daß sie die Oberfläche der P-Basisschicht 4 zwi­ schen N-Emitterschicht 5 und N-Basisschicht 3 bedecken. Auf jeder Gateelektrode 7 ist eine niederohmige Metall­ schicht 8 ausgebildet. Jeder langgestreckte Abschnitt einer Steuerelektrode 10 (Basiselektrodenverdrahtung) verläuft auf der betreffenden P-Basisschicht 4 parallel zu den Gateelektroden 7. Eine P⁺-Schicht 11 ist in die Oberfläche der P-Basisschicht 4 in Kontakt mit der Steu­ erelektrode 10 eingelassen oder eingegraben, um einen ohmschen Kontakt dazwischen herzustellen. Über der Schichtanordnaung ist eine nicht dargestellte Katho­ denelektrode in Kontakt mit der N-Emitterschicht vorge­ sehen.

Wenn bei dieser Anordnung eine Spannung einer positiven Polarität an die Gatelektrode 7 angelegt wird, wird die N-Emitterschicht 5 zur N-Basisschicht 3 über eine auf der (Ober-)Fläche der P-Basisschicht 4 unmittelbar un­ ter der Gateelektrode 7 geformte Kanalzone kurzgeschlos­ sen. Infolgedessen werden Elektronen in die N-Basis­ schicht 3 injiziert. Dabei werden Löcher (Elektronenman­ gelstellen) in einer Menge entsprechend derjenigen der Elektronen von der P-Emitterschicht 1 in die N-Basis­ schicht 3 injiziert, wodurch der Thyristor ein- bzw. durchgeschaltet wird. Zum Abschalten (Sperren) des Thy­ ristors wird eine negative Vorspannung an die Steuer­ elektrode 10 angelegt. Ein über die Schicht 5 zur Katho­ denelektrode fließender Anodenstrom wird als Basisstrom teilweise von der Elektrode 10 abgeleitet, so daß der Thyristor abschaltet.

Zur Verbesserung der Ein/Abschaltgeschwindigkeit (rate) dieses Thyristors muß die N-Emitterschicht 5 unter Ver­ kleinerung ihrer Breite mit einem Mikromuster ausgebil­ det (micropatterned) sein. Wenn die Schicht 5 verschmä­ lert ist, kann die Zeit, die beim Einschalten injizier­ te Elektronen für die vollständige Ausbreitung durch Plas­ maausbreitung benötigen, unter Verbesserung der Ein­ schaltgeschwindigkeit verkürzt sein. Da hierbei gleich­ zeitig der Widerstand der P-Basisschicht 4 unmittelbar unter der N-Emitterschicht 5 herabgesetzt ist, kann der Basisstrom unter Verbesserung der Abschaltgeschwindig­ keit wirksam entladen oder abgeleitet werden.

Eine Breitenverringerung der Schicht 5 bedingt jedoch eine Verkleinerung der effektiven Leiterfläche des Thy­ ristors unter unerwünschter Vergrößerung der Größe des Vorwärts- oder Durchschaltspannungsabfalls. Wenn zur Lö­ sung dieses Problems die Breite der N-Emitterschicht 5 verkleinert und die restlichen Teile auf ähnliche Weise miniaturisiert werden, ergibt sich ein anderes Problem dahingehend, daß sich die Widerstände der Schichtver­ drahtungen von Gate- und Steuerelektroden unerwünscht erhöhen. Wenn die Breite der Gateelektrode 7 unter Er­ höhung ihres Verdrahtungswiderstands verkleinert wird, verlängert sich die Zeitspanne von der Anlegung einer Einschaltsteuerspannung an die Elektrode 7 bis zur Bil­ dung der Kanalzone am Ende der P-Basisschicht 4, wo­ durch die Einschaltgeschwindigkeit des Thyristors herab­ gesetzt wird. Bei einer Verkleinerung der Breite der Steuerelektrode 10 unter Erhöhung ihres Verdrahtungswi­ derstands wird der Ableitwirkungsgrad für den Basis­ strom von der Elektrode 10 unter Herabsetzung der Ab­ schaltgeschwindigkeit des Thyristors beeinträchtigt. Eine Verzögerung im Abschalten führt zu einer lokalen oder örtlichen Konzentration des Anodenstroms an den Endabschnitten der schmalen Elektrode 10. Infolgedessen wird im ungünstigsten Fall die Anordnung zerstört.

Die geschilderten Probleme können mit den nachstehend zu beschreibenden Ausführungsformen erfindungsgemäßer MAGTO-Thyristoren wirksam gelöst werden.

In Fig. 2 ist ein MAGTO-Thyristor gemäß der Erfindung allgemein mit 20 bezeichnet. Der Thyristor 20 besitzt eine sog. "Thyristorstruktur" aus einer als erster Emit­ ter (P-Emitter) dienenden, stark dotierten P-(Typ-)- Schicht (P⁺-Schicht) 22, einer als Pufferschicht dienen­ den, stark dotierten N-Schicht (N⁺-Schicht) 24, einer als erste Basis (N-Basis) dienenden, schwach dotierten N-Schicht (N⁻-Schicht) 26, einer eine zweite Basis (P-Basis) bildenden P-Schicht 28 und einer einen zwei­ ten Emitter (N-Emitter) bildenden N⁺-Schicht 30. Die P-Basisschicht 28 ist auf der (Ober-)Fläche der N-Basis­ schicht 26 langgestreckt ausgebildet, so daß diese Schichten parallel zueinander verlaufen. In der P-Basis­ schicht 28 ist eine N-Emitterschicht 30 ausgebildet. Auf der P-Emitterschicht 22 ist eine Anodenelektroden­ schicht 31 erzeugt.

Eine Gateelektrode 32 ist unter Isolierung durch eine Gateisolierschicht 34 über dem Flächenteil der P-Basis­ schicht 28 angeordnet, der zwischen der N-Emitter­ schicht 30 und der N-Basisschicht 26 liegt. Die N-Emit­ terschicht 30 ist mit der Gateelektrode 32 selbst­ justiert. Auf jeder Elektrode 32 ist eine niederohmige Metallschicht 36 ausgebildet. Es ist zu beachten, daß eine Steuerelektrode (Basiselektrodenverdrahtung) 38 unter Isolierung durch eine zweite Gateisolierschicht (isolierender Zwischenschichtfilm) 40 über der betref­ fenden Gateelektrode 32 abgelagert ist. Bei dieser Aus­ führungsform ist die langgestreckte Steuerelektrode 38 so verbreitert, daß ihre Breite im wesentlichen derjeni­ gen der darunter liegenden Gateelektrode 32 entspricht. Gemäß Fig. 2 sind die über den Gateelektroden 32 diesen benachbart ausgebildeten Steuerelektroden 38 durch eine Verbindungsverdrahtungsschicht 38 a miteinander verbun­ den (die Elektroden 38 sind elektrisch mit der P-Basis­ schicht 28 durch die Verdrahtungsschicht 38 a verbun­ den), so daß gemäß Fig. 3 insgesamt ein gitterartiges, planares (planparalleles) Muster entsteht. In Fig. 3 sind eine Kathodenelektrode und die Isolierschichten der besseren Übersichtlichkeit halber nicht darge­ stellt. Zur deutlicheren Veranschaulichung eines Über­ lappungsabschnitts der Elektroden 32 und 38 ist außer­ dem die Breite der Elektrode 38 übertrieben groß einge­ zeichnet.

Die Fig. 4, 5 und 6 sind Schnitte längs der Linien IV-IV, V-V bzw. VI-VI in Fig. 3 durch die Thyristor- Planarstruktur. Wie am besten aus Fig. 4 hervorgeht, ist die Steuerelektrode 38 an ihrer Verbindungsverdrah­ tungsschicht 38 a (Fig. 2) mit der P-Basisschicht 28 über ein in der Gateisolierschicht 34 ausgebildetes Kon­ taktloch 44 verbunden. In der Schicht 28 ist eine P⁺- Schicht 46 so ausgebildet, daß sie sich an einem Kon­ taktabschnitt zwischen Steuerelektrode 38 und P-Ba­ sisschicht 28 befindet. Diese Schicht dient als nieder­ ohmsche Schicht zur Herabsetzung des Kontaktwider­ stands zwischen Steuerelektrode 38 und P-Basisschicht 28. Darüber hinaus ist gemäß Fig. 5 oder 6 eine Kathoden­ elektrode 48, die unter Isolierung die Thyristor-Struk­ tur bedeckend ausgebildet ist, über ein in der Gateiso­ lierschicht 34 ausgebildetes Kontaktloch 50 mit der N-Emitterschicht 30 verbunden. Bei dieser Ausführungs­ form ist gemäß Fig. 3 das Kontaktloch 50 für die Katho­ denelektrode im Mittelbereich der Öffnung 52 der Steu­ erelektrode 38 eines gitterartigen Planarmusters ausge­ bildet.

Wenn an die Steuerelektrode 38 eine negative Vorspan­ nung angelegt wird, wird ein Anodenstrom als Basisstrom teilweise abgeleitet, um das Selbstabschalten des Thy­ ristors 20 zu ermöglichen. Die Elektrode 38 kann dabei als Einschaltsteuerelektrode wirken. Bei gleichzeitiger Anlegung einer positiven Spannung an Gateelektrode 32 und Steuerelektrode 38 fließt der Basisstrom zur P-Ba­ sisschicht 48, und das Einschalten läuft von einem Ka­ nalende der N-Emitterschicht 30 und einer Steuerelektro­ denseite derselben ab (d.h. ein leitender Bereich wird erweitert), so daß damit eine Einschaltoperation statt­ findet.

Da bei dieser Anordnung ein Hauptteil der Schaltsteuer­ elektrode 38 stapelartig über der betreffenden Gateelek­ trode 32 angeordnet ist, kann die Steuerelektrode 38 mit einer gewünschten Breite, insbesondere einer Breite entsprechend derjenigen der darunter liegenden Gate­ elektrode geformt sein. Während hierbei der Abstand zwi­ schen benachbarten Gateelektroden 32 verkleinert sein kann, kann dementsprechend der Verdrahtungswiderstand der Elektrode 38 erheblich verringert sein. Infolgedes­ sen lassen sich gleichzeitig die Integrationsdichte und die Ein/Abschaltgeschwindigkeit des Thyristors 20 ver­ bessern.

Wie sich aus einem Vergleich des gesamten Planarmusters eines herkömmlichen Thyristors gemäß Fig. 7A mit dem des erfindungsgemäßen Thyristors gemäß Fig. 7B ergibt, ist die Oberfläche der Elektrode 38 des Thyristors mit dem erfindungsgemäßen gitterartigen Planarmuster wesent­ lich vergrößert. Demzufolge kann der Verdrahtungswider­ stand der Elektrode 38 herabgesetzt sein. Genauer ge­ sagt: ein solches gitterartiges Muster der Elektrode 38 reduziert den Verdrahtungswiderstand eines Steuerelek­ trodenschichtteils, der zum Anschließen an Anschluß­ flecken (pads) des Thyristors 20 verläuft. Beim Abschal­ ten des Thyristors 20 kann mithin der Basisstrom gleich­ mäßig und höchst wirkungsvoll von der Elektrode 38 über die Gesamt(ober)fläche eines Pellets bzw. Plättchens (auf dem der Thyristor 20 ausgebildet ist) abgeleitet werden. Infolgedessen kann ein Spitzenabschaltstrom des Thyristors 20 erheblich verbessert werden. Beim Abschal­ ten des herkömmlichen Thyristors gemäß Fig. 7A wird die Ableitung des Basisstroms an einem Endabschnitt der Steuerelektrode 10 (durch einen gestrichelten Kreis 54 angedeutet) aufgrund seines (ihres) hohen Widerstands verzögert. Als Ergebnis konzentriert sich ein Anoden­ strom lokal bzw. örtlich, so daß das oben geschilderte Problem ungelöst bleibt.

Weiterhin ist bei der beschriebenen Ausführungsform eine durch die Gateelektrode 32 gebildete MOSFET-Struk­ tur zum Einschalten des Thyristors in einem spezifi­ schen Querschnitt ausgebildet, der von einem Quer­ schnitt verschieden ist, in welchem die GTO-Thyristor­ struktur erzeugt ist. Wie aus der perspektivische Dar­ stellung von Fig. 2 deutlich hervorgeht, ist im Gegen­ satz zum herkömmlichen GTO-Thyristor nach Fig. 1, bei dem eine Abschalt- oder GTO-Thyristorstruktur in einem Schnitt(bereich), in welchem eine MOSFET-Struktur für Einschaltsteuerung erzeugt ist, ausgebildet ist, eine MOSFET-Struktur 90 in einem Substratquerschnitt ausge­ bildet, der von einem Querschnitt verschieden ist, in welchem eine GTO-Thyristorstruktur 62 erzeugt ist. Da bei dieser Anordnung die Steuerelektrode 38 senkrecht zu einem MOSFET-Kanal (oder zur Längsrichtung der Gate­ elektrode 32) angeordnet ist, beginnt die Abschaltope­ ration des Thyristors 20 gleichzeitig an beiden Enden der N-Emitterschicht 30 senkrecht zum Kanal. Infolge­ dessen verschmälert sich der senkrecht zur Längsrich­ tung der Elektrode 32 verlaufende leitende Bereich die­ ses Thyristors allmählich oder fortlaufend, um schließ­ lich abgetrennt zu sein. In diesem Fall wird die einen vergleichsweise großen P-Basiswiderstand aufweisende Ka­ nalzone überhaupt nicht als Entladungs- oder Ableit­ strecke für den Basisstrom benutzt. Der Basisstrom kann daher wirksam abgeleitet werden unter Beschleunigung einer Verringerung des Abschaltstroms, so daß die Ab­ schaltgeschwindigkeit verbessert und der Spitzenab­ schaltstrom des Thyristors 20 erhöht sind.

Ein in den Fig. 8 und 9 dargestellter Thyristor gemäß einer zweiten Ausführungsform der Erfindung weist in jedem Kontaktloch 50 eine zwischen der N-Emitterschicht 30 und der Kathodenelektrodenschicht 48 ausgebildete Ab­ standselektrodenschicht 70 auf. Dabei entspricht die Querschnittsdarstellung des Thyristors nach Fig. 8 der Darstellung nach Fig. 5 (d.h. dem Schnitt längs der Linie V-V in Fig. 3), während die Schnittansicht nach Fig. 9 derjenigen gemäß Fig. 6 entspricht (d.h. dem Schnitt längs der Linie VI-VI in Fig. 3). Den Einzel­ heiten von Fig. 5 und 6 entsprechende Teile sind in den Fig. 8 und 9 mit denselben Bezugsziffern wie vorher be­ zeichnet und daher nicht mehr näher erläutert.

Bei dieser Anordnung kann die stufenartige (Ober-)Flä­ chenform des Kontaktlochs 50 für die Kathodenelektrode 48 verkleinert werden, so daß die Geometrieverhältnisse des Kontaktlochs 50 in den Schnitten nach Fig. 8 und 9 auf 1,2-2,0 bzw. 1,1-1,9 verkleinert sein können. Bei der Thyristoranordnung gemäß der ersten Ausführungs­ form, bei der keine Abstandselektrode 70 vorhanden ist, betragen die Geometrieverhältnisse des Kontaktlochs 50 in den Schnitten gemäß Fig. 5 und 6 jeweils 2,0-3,4 bzw. 1,9-3,2. Infolgedessen kann eine "mangelhafte Stufen(be)deckung" im Kontaktloch 50 der Elektrode 48 bei dem eine Mehrschichtstruktur aus Gateelektrode 32 und Steuerelektrode 38 aufweisenden Thyristor zuverläs­ sig verhindert werden. Es ist darauf hinzuweisen, daß bei dieser Ausführungsform die Abstandselektrode 70 gleichzeitig mit der Steuerelektrode 38 geformt wird, so daß ihre Dicke praktisch derjenigen der Elektrode 38 entspricht. In diesem Fall ist die Breite der Elektrode 38 kleiner eingestellt als die der darunter liegenden Gateelektrode 32, so daß die die Elektrode 38 bedecken­ de Isolierschicht 72 an einer Überlappung der Elektrode 70 gehindert ist. Wenn die Elektrode 70 in einem Her­ stellungsvorgang geformt wird, der von dem für die Elek­ trode 38 unabhängig bzw. getrennt ist, kann die Dicke der Elektrode 70 weiter vergrößert werden, um damit das Geometrieverhältnis des Kontaktlochs 50 weiter zu ver­ kleinern.

Bei einem in den Fig. 10 bis 13 dargestellten Thyristor gemäß einer dritten Ausführungsform sind erste und zwei­ te Abstandselektrodenschichten 80 bzw. 82 zwischen N- Emitterschicht 30 und Kathodenelektrodenschicht 48 im Kontaktloch 50 ausgebildet. Die zweite Schicht 82 liegt dabei auf der ersten Schicht 80. Wie am besten aus Fig. 11 hervorgeht, ist eine Abstandselektrodenschicht 84 zwischen die Substratfläche, in welcher die P-Basis­ schicht 28 ausgebildet ist, und die Steuerelektrode 38 in jedem Kontaktloch 44 eingefügt. Gemäß Fig. 13 können die Schicht 80 für die Elektrode 48 und die Schicht 84 für die Elektrode 38 im gleichen Herstellungsprozeß mit gleicher Dicke ausgebildet werden. Mit dieser Ausgestal­ tung können die Geometrieverhältnisse des Kontaktlochs 50 gemäß den Fig. 12 und 13 auf 0,4-0,7 bzw. 0,3- 0,5 stark verkleinert werden, wodurch der Flachheits­ grad des Thyristors mit Mehrschichtstruktur aus Gate­ elektrode 32 und Steuerelektrode 38 weiter verbessert wird.

Ersichtlicherweise ist die Erfindung verschiedenen wei­ teren Änderungen und Abwandlungen zugänglich.

Beispielsweise können die Abschnitte oder Bereiche der N⁺-Sourceschicht 30 weggelassen werden, die in der P-Ba­ sisschicht 28 (Fig. 4) des MAGTO-Thyristors gemäß der beschriebenen Ausführungsform ausgebildet sind. Eine entsprechende Thyristorstruktur ist in den Fig. 14 und 15 dargestellt, in denen den Teilen von Fig. 3 bis 6 entsprechende Teile mit denselben Bezugsziffern wie vorher bezeichnet und daher nicht mehr im einzelnen er­ läutert sind.

Gemäß Fig. 15 ist nur eine P⁺-Diffusionsschicht 100 in der P-Basisschicht 28 dieses MAGTO-Thyristors ge­ formt. Die P⁺-Schicht 100 entspricht dabei der P⁺- Schicht 46 bei der Ausführungsform nach Fig. 4, und sie ist durch Fremdatomimplantation unter Verwendung zweier angrenzender Gateelektrodenschichten 32 als Maske dafür erzeugt, so daß diese Schicht 100 praktisch mit diesen Gateelektroden 32 selbstjustiert ist. Die Steuerelektrodenschicht 38 ist mit der P⁺-Schicht 100 über ein in der Gateisolierschicht 34 geformtes Kontakt­ loch 102 verbunden. Die N-Emitterschicht dieses Thyri­ stors ist dispergierend (verteilt) so ausgebildet, daß sie in eine Anzahl von getrennten N⁺-Schichten 30′ un­ terteilt ist, so daß eine vollständige Umschließung einer Kontaktfläche 102 zwischen Steuergate 38 und P⁺-Schicht 100 durch die N-Emitterschicht auf der Ober­ fläche der P-Basisschicht 28 verhindert ist. Die N-Emit­ terschichten 30′ sind in Fig. 15 nicht sichtbar. Die an­ deren Schnittstrukturen dieses Thyristors entsprechen grundsätzlich den Schnitten längs der Linien V-V und VI-VI nach Fig. 5 bzw. 6.

Da bei dieser Anordnung kein Spielraum für die Lagenanordnung oder -ausrichtung zwischen N-Emitter­ schicht 30′ und P⁺-Schicht 100 auf der Substratober­ fläche erforderlich ist, kann der Abstand zwischen be­ nachbarten Gateelektroden 32 unter Verbesserung der In­ tegrationsdichte des MAGTO-Thyristors verkleinert sein. Weiterhin kann der Abstand zwischen der N-Emitter­ schicht 30′ und der P⁺-Schicht 100 auf der Substrato­ berfläche vergrößert sein, so daß dadurch die Aushalte­ spannung zwischen Basis und Emitter dieses Thyristors erhöht sein kann. Dies führt zu einer verbesserten Ab­ schaltansteuerbarkeit des Thyristors.

Claims (8)

1. Abschalt- oder GTO-Thyristor (20), umfassend eine erste Emitterschicht (22) eines ersten Leitfähig­ keitstyps, eine elektrisch mit der ersten Emitter­ schicht verbundene erste Basisschicht (26) eines zweiten Leitfähigkeitstyps, eine in der Oberfläche der ersten Basisschicht ausgebildete zweite Basis­ schicht (28) des ersten Leitfähigkeitstyps, eine in der zweiten Basisschicht erzeugte zweite Emitter­ schicht (30) des zweiten Leitfähigkeitstyps, eine unter Isolierung einen Abschnitt der zweiten Basis­ schicht (28) zwischen der zweiten Emitterschicht und der ersten Basisschicht bedeckend ausgebildete und eine langgestreckte planare (planparallele) Form aufweisende Gateelektrode (32) und eine elektrisch mit der zweiten Basisschicht (28) verbundene Steuer­ elektrode (38), dadurch gekennzeichnet, daß die Steuerelektrode aufweist:
einen ersten Elektrodenabschnitt oder -bereich (38), der unter Isolierung über der Gateelektrode (32) angeordnet ist und eine langgestreckte Planar­ form aufweist, sowie
einen zweiten Elektrodenabschnitt oder -bereich (38 a) zur elektrischen Verbindung des ersten Elektro­ denbereichs (38) mit der zweiten Basisschicht (28).

2. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß sich die Gateelektrode (32) zusammen mit der zweiten Basisschicht (28) und der Steuerelektrode (38) längs einer ersten Richtung der ersten Basis­ schicht (26) erstreckt und eine Feldeffekttransistor­ struktur in einem (Quer-)Schnitt (section) längs einer zweiten Richtung senkrecht zur ersten Richtung festlegt, und daß sich der zweite Elektrodenbereich (38 a) längs der zweiten Richtung erstreckt und von beiden Seiten der Gateelektrode (32) aus abwärts (verlaufend) ausgebildet ist, so daß er in einem be­ stimmten Oberflächenbereich mit der zweiten Basis­ schicht (28) in Kontakt steht und damit eine Ab­ schalt- oder GTO-Thyristorstruktur in einem Schnitt der zweiten Basisschicht (28) längs der ersten Rich­ tung festgelegt ist.

3. Thyristor nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerelektrode (38) insgesamt ein gitterar­ tiges planares (planparalleles) Muster aufweist.

4. Thyristor nach Anspruch 2 oder 3, dadurch gekenn­ zeichnet, daß die zweite Emitterschicht (30) im we­ sentlichen gleichmäßig auf dem restlichen Oberflä­ chenbereich der zweiten Basisschicht (28), mit Aus­ nahme des bestimmten Oberflächenbereichs, ausgebil­ det ist.

5. Thyristor nach Anspruch 4, dadurch gekennzeichnet, daß eine zweite Hauptelektrode (48) im restlichen Oberflächenbereich mit der zweiten Emitterschicht (30) in elektrischem Kontakt steht.

6. Thyristor nach Anspruch 5, gekennzeichnet durch eine zwischen die zweite Emitterschicht (30) und die zwei­ te Hauptelektrode (48) eingefügte Abstandselektrode (70; 80, 82).

7. Thyristor nach Anspruch 5 oder 6, gekennzeichnet durch eine zwischen die zweite Basisschicht (28) und die Leiterschicht bzw. den Elektrodenbereich (38 a) der Steuerelektrode (38) eingefügte Abstandselektro­ de (84).

8. Thyristor nach einem der Ansprüche 5, 6 oder 7, ge­ kennzeichnet durch eine auf der ersten Emitter­ schicht (22) ausgebildete erste Hauptelektrode (31) und eine zweite Hauptelektrode (48), die elektrisch mit der zweiten Emitterschicht (30) in Verbindung stehend und die Steuerelektrode (38) unter Isolie­ rung bedeckend ausgebildet ist.