DE3900349A1 - Schaltungsanordnung zur echtzeit-durchfuehrung der schnellen fouriertransformation - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruches 1.

Eine gattungsgemäße Schaltungsanordnung ist aus dem Beitrag von P.Eckel­ mann "Transputer - richtig eingesetzt; Beispiele für die Fourier-Trans­ formtion in OCCAM" (ELEKTRONIK Heft 4 vom 22. 02. 85, Seiten 57 bis 62) bekannt. Eine andere Schaltungsanordnung ist in Form des FFT-Signalprozes­ sors TMS 320 bekannt.

Diese vorbekannten Schaltungsanordnungen sind im Grunde programmierbare Rechner; d. h. es handelt sich um auf die schnelle diskrete Fouriertrans­ formation nicht optimierte Universalschaltungen, die für ihren Einsatz nach Maßgabe des durchzuführenden Transformations-Algorithmus programmiert werden müssen. Aufgrund der softwaremäßigen Optimierung für derartige Universalschaltungen ist zwar eine rasche Echtzeit-Fouriertransformation zur Frequenzanalyse zeitabhängiger Eingangssignale möglich. Bedingt durch die Rechenprogramm-Struktur für die Arbeitsweise solcher Rechner sind der Rechengeschwindigkeit jedoch Grenzen gesetzt. Die treten insbesondere dann störend in Erscheinung, wenn es sich darum handelt, in Realzeit einen großen Anfall diskreter komplexer (also aus Real- und Imaginär-Anteil bestehender) Eingangsdaten (sog. Worte) zu transformieren, wie es bei­ spielsweise für die Signalverarbeitung von Höchstfrequenz-Radaranlagen zu Klassifizierungsaufgaben erforderlich ist.

In Erkenntnis dieser anwendungsorientierten Grenzen herkömmlicher, ver­ fügbarer Anordnungen zur Echtzeit-Fouriertransformation liegt der Erfindung die Aufgabe zugrunde, eine Schaltungsanordnung gattungsgemäßer Art anzu­ geben, die eine wesentliche Steigerung des Datendurchsatzes, also eine höhere Transformationsgeschwindigkeit realisieren läßt.

Diese Aufgabe wird erfindungsgemäß im wesentlichen dadurch gelöst, daß die Schaltungsanordnung gattungsgemäßer Art gemäß dem Kennzeich­ nungsteil des Anspruches 1 ausgelegt ist.

Nach dieser Lösung erfolgt die Echtzeit-Fouriertransformation in einer nach Art des Pipelining getakteten und rekursiv arbeitenden hardwaremäßig realisierten Rechenschaltung aus parallelbetriebenen Schmetterlingsoperatoren. Die für die vernetzten Schmetterlings­ operationen bereits optimal gruppiert anstehenden komplexen Zeit­ bereichs-Eingangsworte werden in zwei Blockhälften nacheinander abgearbeitet, wobei für jede Blockhälfte doppelt so viele komplexe Eingangsworte vorhanden sein dürfen, wie parallel arbeitende Schmet­ terlingsoperatoren vorgesehen sind.

Zusätzliche Alternativen und Weiterbildungen sowie weitere Merkmale und Vorteile der Erfindung ergeben sich aus den weiteren Ansprüchen und, auch unter Berücksichtigung der Darlegungen in der Zusammenfas­ sung, aus nachstehender Beschreibung eines in der Zeichnung unter Beschränkung auf das wesentliche als einpoliges Einleiter-Blockschalt­ bild stark abstrahiert skizzierten schaltungstechnischen Ausführungs­ beispiels zur erfindungsgemäßen Lösung. Es zeigt:

Fig. 1 die Parallelschaltung mehrerer rekursiv im Pipelining betrie­ bener Schmetterlingsoperatoren und

Fig. 2 die schaltungstechnische Realisierung jedes der Schmetter­ lingsoperatoren nach Fig. 1.

Bei der in Fig. 1 skizzierten Zeitfunktion 21, A(t), handelt es sich um das komplexe, also Amplituden- und Frequenzinformationen führende Ausgangssignal eines Meßgerätes, etwa eines Radargerätes (vgl. EP-OS 02 51 498), das mittels der schnellen diskreten Fourier­ transformation in den Frequenzbereich umgesetzt werden soll. Dafür wird eine FFT-Schaltungsanordnung 22 über einen Abtast-Quantisierer 23 mit einer Folge i von komplexen (d. h. J- und Q-Anteile aufwei­ senden) Eingangsworten 24 i über ein Gewichtungsfilter 25 zum Aus­ gleich der durch das Abtastfolge-Zeitfenster entstehenden Fehler­ einflüsse (vgl. Bild 3 auf Seite 102 in ELEKTRONIK, Heft 21 vom 17.10.86), gespeist. In einem Bitumkehr-Adressenkonverter 26 entsteht die für die Operatoren-Vernetzung speicherplatz-optimierte Wortefolge 24 i′ (vgl. Bild la in ELEKTRONIK 21/17. 10. 86, Seite 102). Von der wird zunächst die erste Hälfte aus einem Serien-Parallel-Eingangs­ register 27 in einen RAM-Zwischenspeicher 28 geladen und adressiert. Ein Multiplexer 29 liest hieraus die miteinander zu verknüpfenden Wortpaare über eine, nach Maßgabe der durchzuführenden Operatoren-Ver­ netzung programmierte, Steuerschaltung 30 quasi-parallel in die jeweils vernetzungsmäßig vorgegebenen Schmetterlingsoperatoren 31 ein. Davon sind also halb so viele parallel vorgesehen, wie Ein­ gangsworte 24 i′ miteinander zu verknüpfen sind. Die der schnellen Fouriertransformation zu unterwerfende Gesamtfolge von Eingangs­ werten 24 i besteht deshalb aus viermal so vielen Werten i, wie paral­ lel arbeitende Schmetterlingsoperatoren 31 vorgesehen sind.

Von den Operatoren-Ausgängen 35 wird die zuvor in den Zwischenspeicher 28 übergebene (erste) Hälfte der Eingangsworte 24 i′ überschrieben, um als Eingangsinformtionen für die im nächsten Schritt folgenden Verknüpfungsoperationen (gemäß der vorgegebenen Vernetzung) zur Verfügung zu stehen, u. s. f., bis die in der Frequenzebene dargestellte erste Hälfte der Ausgangsworte 32 vom Multiplexer 29 in die erste Hälfte eines Parallel-Serien-Ausgangsregisters 33 übergeben werden kann. Nun kann die zweite Hälfte der umgruppierten Eingangsworte 24 i′ ebenso in den RAM-Zwischenspeicher 28 übernommen und nach Maßgabe des Operatoren-Verknüpfungsnetzwerkes entsprechend behandelt werden, um das Ausgangsregister 33 dann auch mit der zweiten Hälfte der im Frequenzbereich vorliegenden Ausgangsworte 32 zu füllen. Eine Steuerschaltung 34 für die sequentielle Steuerung der Register und Multiplexer sowie für die Vernetzungs-Operationen ist der Vollständig­ keit halber in Fig. 1 symbolisch vereinfacht angedeutet.

Jeder Schmetterlingsoperator 31 weist gemäß Fig. 2 hinter dem Eingang 36 für jedes seiner beiden komplexen Eingangsworte 24 i′(J/Q) ein Register 37 auf. Eines der beiden komplexen Eingangsworte wird in einem komplexen Multiplizierer 38 mit dem aus einem Festwertspeicher 39 gelieferten komplexen Transformationskoeffizienten (vgl. "Basics of the FFT" in Electronic Design vom 27. 05. 1982, Seite 154) verknüpft und als komplexes Produkt in ein Pipeline-Register 40 übergeben. Während daraufhin, mit dem hier zwischengespeicherten Produkt, die parallelen Additions-Subtraktions-Verknüpfungen dieser Schmetterlings­ operation mit dem zweiten komplexen Eingangswort erfolgen und an den Ausgang 35 übergeben werden, kann bereits die mit dem nächsten anstehenden Eingangswort durchzuführende komplexe Multiplikation im Bereich vor dem Pipeline-Register 40 erfolgen. Das ermöglicht die außerordentlich schnelle, quasi-parallele rekursive Ausführung des Verknüpfung-Netzwerkes der Schmetterlingsoperatoren 31 zur Ausgabe der frequenzabhängigen Ausgangsworte 32 i für jeweils eine Hälfte der zeitabhängigen Eingangsworte 24 i′.

Claims (3)

1. Schaltungsanordnung (22) zur Echtzeit-Durchführung der schnellen diskreten Fouriertransformation durch gesteuerten Betrieb von vernetzten Schmetterlingsoperatoren (31), dadurch gekennzeichnet, daß nacheinander die beiden Hälften einer Folge von komplexen Eingangsworten (24 i′) über ein Serien-Parallel-Eingangsregister (27) und einen Zwischenspeicher (28) auf mehrere parallel arbei­ tende Schmetterlingoperatoren (31) übergeben werden, deren Ausgänge (35) von einem Multiplexer (29) für rekursive Verknüpfung auf den Zwischenspeicher (28) bzw. zur Ausgabe der Frequenzbereich- Ausgangsworte (32 i) auf ein Parallel-Serien-Ausgangsregister (33) schaltbar sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in jedem Schmetterlingsoperator (31) zwischen einem Übernahme- Register (37) und einem Pipeline-Register (40) ein komplexer Multiplizierer (38) für die Real- und Imaginär-Teile eines komple­ xen Eingangswortes (24 i′ (J/Q)) und eines ein einem Festwert­ speicher (39) enthaltenen Transformationskoeffizienten vorgesehen ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das komplexe Produkt vom Pipeline-Register (40) mit dem zweiten komplexen Eingangswort additiv und subtraktiv verknüpft wird, während im Multiplizierer (38) das nächstfolgende erste komplexe Eingangswort mit dem Transformationskoeffizienten gewichtet wird.