DE3887887T2 - Verfahren zur Herstellung eines in Harz versiegelten Halbleiterbauelements. - Google Patents

Verfahren zur Herstellung eines in Harz versiegelten Halbleiterbauelements.

Info

Publication number
DE3887887T2
DE3887887T2 DE3887887T DE3887887T DE3887887T2 DE 3887887 T2 DE3887887 T2 DE 3887887T2 DE 3887887 T DE3887887 T DE 3887887T DE 3887887 T DE3887887 T DE 3887887T DE 3887887 T2 DE3887887 T2 DE 3887887T2
Authority
DE
Germany
Prior art keywords
resin
semiconductor chip
parts
electrically conductive
cured silicone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3887887T
Other languages
English (en)
Other versions
DE3887887D1 (de
Inventor
Akemi Kogo
Katsutoshi Mine
Kazumi Nakayoshi
Kimio Yamakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DuPont Toray Specialty Materials KK
Original Assignee
Toray Silicone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Silicone Co Ltd filed Critical Toray Silicone Co Ltd
Priority claimed from EP19880112062 external-priority patent/EP0357802B1/de
Publication of DE3887887D1 publication Critical patent/DE3887887D1/de
Application granted granted Critical
Publication of DE3887887T2 publication Critical patent/DE3887887T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft Verfahren zur Herstellung einer mit Harz versiegelten Halbleitervorrichtung. Genauer betrifft sie ein Verfahren zur Herstellung einer mit Harz versiegelten Halbleitervorrichtung, wobei ein Halbleiterchip elektrisch mit Drähten für die äußere Verbindung mit Hilfe eines elektrisch leitenden Materials verbunden wird.
  • Bei mit Harz versiegelten Halbleitervorrichtungen, bei denen Halbleiterchips elektrisch verbunden werden mit Drähten für äußere Verbindungen über elektrisch leitende Materialien, wurden die PN-Übergänge der Halbleiterchipoberfläche, die MOS-Gates, die Bondinseln, und feine Aluminiumdrähte ebenso wie elektrisch leitendes Material, wie Leitungsdrähte, Lötperlen und Flachleiteranschlüsse mit einer gehärteten Siliconschicht, zum Beispiel hochreinem siliconharz, Siliconkautschuk oder Silicongel beschichtet, um Abbau und Korrosion zu vernindern und um mechanische Spannungen und Spannungen aufgrund der Ausdehnung und Zusammenziehung durch Temperaturänderungen bei dem abdichtenden Harz zu mildern. Eine Beschichtung aus einem Abdichtharz wird dann auf die Beschichtung, die die gehärtete Siliconschicht bildet, aufgetragen. Fig. 4 zeigt einen Querschnitt dieser Art einer üblichen mit Harz abgedichteten Halbleitervorrichtung. Ein Teil der Bondinsel (3) und der Goldverbindungsdrähte (4) sind mit einer flüssigen härtbaren Siliconkautschukzusammensetzung beschichtet. Diese wird thermisch gehärtet unter Bildung einer Siliconkautschukschicht (5). Ein Abdichtharz, wie zum Beispiel ein Epoxyharz (6) wird dann verwendet, um eine Dichtung über dieser Siliconkautschukschicht, dem Rest der Verbindungsdrähte (4) und dem inneren Teil der Drähte für äußere Verbindungen (7) zu bilden.
  • Bei dieser Art mit Harz abgedichteter Halbleitervorrichtung ist die gehärtete Siliconschicht im allgemeinen vergleichsweise dick, 100 bis 500 um. In anderen Worten, wird ein Teil des Goldverbindungsdrahtes (4) auch von der Siliconkautschukschicht (5) bedeckt. So können diese Verbindungsdrähte (4) brechen, wenn die Beschichtung auf den mit Silicon beschichteten monolithischen IC-Chip (1), den Verbindungsdrähten (4) und dem inneren Teil der Drähte für äußere Verbindungen (7) gebildet wird oder wenn die abgedichteten Produkte einem Wärmezyklustest oder einem Wärmeschocktest unterzogen werden. Dies ist ein Problem.
  • Wenn abgedichtete Produkte auf der Oberfläche eines gedruckten Schaltkreises installiert werden, unterliegen sie dem Wärmeschock, daß sie in ein Lötbad mit 260º C eingetaucht werden und dann herausgezogen und gekühlt werden, was auch solche Probleme wie ein Brechen der Goldverbindungsdrähte (4), ebenso wie ein Reißen des abdichtenden Epoxyharzes (6) verursachen kann, was zu einer Zerstörung der gegenüber Feuchtigkeit resistenten Eigenschaften der Halbleitervorrichtung führt. Diese Probleme treten auf, da das Silicon, das die gehärtete Siliconschicht bildet, nicht ausreichend für diese Anwendungen modifiziert wurde, so daß eine ungenügende Haftung und eine ungenügende Vereinigung zwischen dem abdichtenden Epoxyharz (6) und der Siliconkautschukschicht (5) auftritt. Als Ergebnis unterliegen während des Wärmezyklustests und des Wärmeschocktests oder wenn der Wärmeschock während der Installation auf dem gedruckten Schaltkreis durchlaufen wird, das dichtende Epoxyharz (6) und die Siliconschicht (5) einer schnellen Expansion und einem Schrumpfen und eine Bewegung tritt auf an der Grenzfläche zwischen den beiden Materialien aufgrund der Unterschiede in ihren Wärmeausdehnungskoeffizienten. Feuchtigkeit tritt in die mikroskopisch kleinen Räume, die zwischen dem abdichtenden Epoxyharz (6) und der Siliconkautschukschicht (5) gebildet werden, ein.
  • Die europäische Patentveröffentlichung Nr. 0 124 624, veröffentlicht am 14. November 1984, Mine et al, die äquivalent ist der japanischen offengelegten Patentanmeldung (Kokai) Nr. 59-87 840, veröffentlicht am 21. Mai 1984 und die europäische Patentveröffentlichung Nr. 0 210 442, veröffentlicht am 4. Februar 1987, Ryuzo, die äquivalent ist der of fengelegten japanischen Patentanmeldung (Kokai) Nr. 61-230 344, veröffentlicht am 14. Oktober 1986, schlugen vor, diese Probleme zu lösen, aber die Lösungen, die sie lieferten, waren nicht angemessen.
  • Die vorliegende Erfindung wurde entwickelt, um die Probleme, die bei der üblichen Technologie auftreten, vollständig zu lösen. Genauer betrifft diese Erfindung Verfahren zur Herstellung einer mit Harz abgedichteten Halbleitervorrichtung, die ausgezeichnete Eigenschaften in Bezug auf die Feuchtigkeitsbeständigkeit, Korrosionsbeständigkeit und Spannungsrelaxation zeigt, bei der die Verbindungsdrähte nicht leicht gebrochen oder beschädigt werden durch wiederholte Wärmezyklen und Hitzeschock, wiederholte Unterbrechungen des Stromflusses oder Langzeitanwendungen von Hitze oder Druck.
  • Die Aufgaben werden gelöst mit einem Verfahren zur Herstellung von mit Harz abgedichteten Halbleitervorrichtungen, das gekennzeichnet ist dadurch, daß mindestens ein Halbleiterchip einer Halbleitervorrichtung elektrisch verbunden wird mit Verbindungsdrähten für die äußere Verbindung mit Hilfe von elektrisch leitenden Materialien, die Oberfläche des Chips und mindestens Teile dieses elektrisch leitenden Materials in der Nähe des Halbleiterchips mit einer härtbaren selbstbindenden Siliconzusammensetzung bedeckt werden, die gehärtet wird unter Bildung einer gehärteten Siliconschicht, die an der Halbleiterchipoberfläche und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Halbleiterchips anhaftet und daß man die gehärtete Siliconschicht mit Ultraviolettstrahlung bestrahlt, dann eine kennzeichnende Dichtung bildet, indem die gehärtete Siliconschicht mit einem Dichtungsharz bedeckt wird, so daß die mit Harz abgedichtete Halbleitervorrichtung an der gehärteten Siliconschicht der Halbleiterchipoberfläche und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Halbleiterchips haftet und diese bedeckt und daß die Oberfläche dieser gehärteten Siliconschicht, nachdem sie ultraviolett bestrahlt wurde, an dem abdichtenden Harz, von dem sie bedeckt wird, haftet und damit vereinigt wird.
  • Die Aufgaben werden weiterhin gelöst mit einem Verfahren zur Herstellung einer mit Harz abgedichteten Halbleitervorrichtung, das dadurch gekennzeichnet ist, daß mindestens ein Halbleiterchip der Halbleitervorrichtung elektrisch verbunden ist mit äußeren Drahtverbindungen mit Hilfe eines elektrisch leitenden Materials, daß die Oberfläche des Chips und mindestens die Teile des elektrisch leitenden Materials in der Nähe des Halbleiterchips mit einer wärmehärtbaren selbstbindenden Siliconzusammensetzung beschichtet werden, daß die wärmehärtbare selbstbindende Siliconzusammensetzung mit Ultraviolettbestrahlung gehärtet wird unter Bildung einer gehärteten Siliconschicht, die an der Halbleiteroberfläche und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Halbleiterchips haftet und dann eine kennzeichnende Dichtung bildet, in dem die durch Ultraviolettbestrahlung behandelte gehärtete Siliconschicht mit einem Dichtungsharz bedeckt wird, so daß die gehärtete Siliconschicht bedeckt wird und an seiner Oberfläche haftet und die Oberfläche der gehärteten Siliconschicht, nachdem sie ultraviolett bestrahlt wurde, an dem Abdichtharz, von dem sie bedeckt wird, haftet und mit ihm vereinigt wird.
  • Fig. 1 ist ein Querschnitt durch einen mit Harz abgedichteten IC, der ein praktisches Beispiel für eine erfindungsgemäße Vorrichtung darstellt.
  • Fig. 2 ist ein Querschnitt eines SIP-Hybrid-IC's, der mit pulverförmigen Epoxyharz abgedichtet ist, ein weiteres praktisches Beispiel für eine erfindungsgemäße Vorrichtung.
  • Fig. 3 zeigt einen Querschnitt eines DIP-Hybrid-IC's, der mit flüssigem Phenolharz abgedichtet ist, ein weiteres praktisches Beispiel für eine erfindungsgemäß hergestellte Vorrichtung.
  • Fig. 4 ist ein Querschnitt eines Beispiels für einen üblichen mit Harz abgedichteten IC.
  • Fig. 5 ist ein Querschnitt eines üblichen SIP-Hybrid-IC's, der mit pulverförmigen Epoxyharz abgedichtet ist.
  • Fig. 6 ist ein Querschnitt eines Beispiels eines DIP-Hybrid-IC's, der mit flüssigem Phenolharz abgedichtet ist.
  • Liste der Bezugsziffern mit Definitionen
  • 1 Monolithischer IC-Chip
  • 2 Streifen
  • 3 Bondinsel
  • 4 Goldverbindungsdraht
  • 5 Siliconkautschukschicht
  • 6 Dichtendes Epoxyharz
  • 7 Draht für äußere Verbindungen
  • 8 Keramiksubstrat
  • 9 ultraviolett bestrahlte Oberfläche
  • 14 Aluminiumverbindungsdraht
  • 15 Siliconharzschicht
  • 16 Dichtendes Phenolharz
  • Zur Erklärung wird der Ausdruck "Halbleitervorrichtung" in der vorliegenden Erfindung breit definiert, was nicht nur unabhängige Halbleitervorrichtungen wie Dioden, Transistoren und Thyristoren einschließt, sondern auch IC-Einheiten, wie monolithische IC's und Hybrid-IC's ebenso wie LSI's.
  • "Halbleiterchip" bezieht sich auf einen Chip, der einen Hauptteil der oben erwähnten Halbleitervorrichtung bildet und schließt Diodenchips, Transistorchips, Thyristorchips, monolithische IC-Chips und Hybrid-IC-Chips ein. Das "elektrisch leitende Material" verbindet den Halbleiterchip mit äußeren Verbindungsdrähten elektrisch. Typische Beispiele schließen Verbindungsdrähte aus Aluminium, Gold und Kupfer ein mit Lötperlen bei flipartigen Halbleitervorrich£ungen und Stegen bei mit Stegetechnik hergestellten Halbleitervorrichtungen. Das elektrisch leitende Material wird normalerweise mit dem inneren Teil der äußeren Verbindungsdrähte verbunden, kann aber bei Hybrid-IC's auch mit dem inneren Teil über Dickfilmschaltkreise und Dünnfilmschaltkreise auf der Leiterplatte verbunden werden.
  • Das "abdichtende Harz" kann irgendein organisches Harz sein, das keinen schädlichen Einfluß auf die Leistung des Halbleiters oder seine Zuverlässigkeit hat. Diese Kategorie schließt wärmeformbare Harze ein, für die Polyphenylensulfid ein Beispiel ist und thermisch härtbare Harze, für die Epoxyharz, Siliconharz und phenolische Harze beispielhaft sind. Vor dem Abdichten kann das Harz in flüssiger Form, Pastenform, fester Form, Pulverform etc. bei Raumtemperatur sein. Zusätzlich zu dem Harz enthält die Zusammensetzung häufig Füllstoffe und/oder Additive und thermisch härtbare Harze enthalten ein Härtungsmittel zusätzlich zu den Füllstoffen.
  • Die gehärtete Siliconschicht wird hergestellt aus einer härtbaren Siliconzusammensetzung, die durch ein Verfahren oder eine Kombination von Verfahren gehärtet werden kann, zum Beispiel durch Stehen bei Raumtemperatur, Erwärmen, Infrarotbestrahlung und elektrische Bestrahlung. Vor dem Härten kann die Zusammensetzung bei Raumtemperatur in Form einer Flüssigkeit, einer Paste, eines klebrigen Feststoffs, eines Pulvers oder Feststoffs sein. Die gehärtete Siliconschicht kann bei Raumtemperatur im Zustand eines festen Harzes, im Kautschukzustand, im Gelzustand oder einem Zwischenzustand sein.
  • Die gehärtete Siliconschicht haftet an der Oberfläche des Halbleiterchips und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Halbleiterchips, wobei sie die Oberfläche des Halbleiterchips und mindestens die Teile des elektrisch leitenden Materials in der Nähe des Halbleiterchips beschichtet, wobei gleichzeitig die durch Ultraviolettstrahlung gehärtete Siliconschicht an dem dichtenden Harz, das sie bedeckt, haftet und sich mit ihm vereinigt. "Haftung an und Vereinigung mit" bedeutet, daß auch unter der Belastung durch thermische Spannung und mechanische Spannung keine Trennung zwischen den Oberflächen der gehärteten Siliconschicht und der dichtenden Harzschicht auftritt. Diese Haftung ist so stark, daß eine der Schichten zerstört wird, wenn eine Trennung der gehärteten Siliconschicht von der dichtenden Harzschicht erzwungen wird, was als "cohäsive Haftung" bezeichnet wird.
  • Typische Beispiele für härtbare Siliconzusammensetzungen, die verwendet werden können zur Bildung der gehärteten Siliconschicht schließen ein: (1) härtbare Siliconzusammensetzungen, die siliciumgebundene Wasserstoffatome enthalten, und Organopolysiloxane, die Vinylgruppen enthalten und im gehärteten Zustand siliciumgebundene Wasserstoffatome enthalten; (2) härtbare Siliconzusammensetzungen, die siliciumgebundeiie hydrolisierbare Gruppen und siliciumgebundene hydrolisierbare Gruppen im gehärteten Zustand enthalten; und (3) härtbare Siliconzusammensetzungen, die siliciumgebundene Wasserstoffatome und siliciumgebundene hydrolisierbare Gruppen enthalten und siliciumgebundene Wasserstoffatome und siliciumgebundene hydrolisierbare Gruppen im gehärteten Zustand enthalten.
  • Härtbare Siliconzusammensetzungen der Klasse (1) umfassen härtbare selbstbindende Siliconzusammensetzungen von Organopolysiloxanen, die Vinylgruppen enthalten, Organohydrogenpolysiloxanen und einer Platinverbindung als Katalysator als Hauptreagenzien in einem solchen Verhältnis, daß die siliciumgebundenen Wasserstoffatome im beträchtlichen Überschuß gegenüber den siliciumgebundenen Vinylgruppen vorhanden sind. Diese Zusammensetzungen können gehärtet werden, indem die Inhaltsstcffe bei Umgebungsbedingungen vermischt werden, oder, wenn bestimmte Platinkatalysatorinhibitoren vorhanden sind, durch Erwärmen.
  • Gehärtete Siliconzusammensetzungen der Klasse (2) umfassen härtbare selbstbindende Siliconzusammensetzungen aus Organopolysiloxanen, die Vinylgruppen enthalten, Organohydrogenpolysiloxan, einem reaktiven Haftmittel, zum Beispiel VInyltrialkoxysilan, Aryltrialkoxysilan oder gamma-Methacryloxypropyltrialkoxysilan und einem Platinkatalysator als Hauptinhaltsstoffe.
  • Härtbare Siliconzusammensetzungen der Klasse (3) umfassen härtbare selbstbindende Siliconzusammensetzungen aus Organopolysiloxanen, die Vinylgruppen enthalten, Organohydrogenpolysiloxa nen, einem reaktiven Haftmittel, zum Beispiel Vinyltrialkoxysilan, Aryltrialkoxysilan oder gamma-Methacryloxyproyltrialkoxysilan, und einem Platinkatalysator als Hauptinhaltsstoffe in einem solchen Verhältnis, daß die siliciumgebundenen Wasserstoffatome in beträchtlichem Überschuß bezüglich der siliciumgebundenen Vinylgruppen vorhanden sind. Diese Zusammensetzungen können gehärtet werden, indem die Inhaltsstoffe bei Umgebungsbedingungen vermischt werden. Bevorzugte härtbare selbstbindende Siliconzusammensetzungen sind durch Additionsreaktion härtbare Zusammensetzungen wie oben erwähnt und von diesen sind die thermisch härtbaren Zusammensetzungen bevorzugt. Jedoch sind über organische Peroxide durch Radikalreaktion härtbare Zusammensetzungen und durch Reduktionsreaktion härtbare Zusammensetzungen auch annehmbar.
  • Härtbare Siliconzusammensetzungen können die Additionsreaktion verzögernde Mittel, verstärkende Füllstoffe, das Volumen erhöhende Füllstoffe, wärmebeständige Mittel, Pigmente etc. enthalten. Jedoch sollte der Gehalt an Substanzen, die einen schädlichen Einfluß auf die Leistung des Halbleiters haben, insbesondere Alkalimetalle und Halogenionen, unter 1 ppb oder weniger gehalten werden, während, um durch Alphastrahlen induzierte Weichfehler, die durch radioaktive Elemente verursacht werden, zu verhindern, der Gesamtgehalt solcher radioaktiven Elemente, wie zum Beispiel Uran und Thorium bei 0,1 ppb oder weniger gehalten werden sollte.
  • Die gehärtete Siliconschicht bedeckt die funktionellen Teile der Oberfläche der Halbleiterchips, einschließlich PN-Übergängen, MOS-Gates, Aluminiumdrähte und Bondinseln ebenso wie mindestens solche Teile der elektrisch leitenden Materialien, wie Verbindungsdrähte, Lötperlen, Beam-Leads etc. in der Nähe der Halbleiterchips. Zusätzlich können die Seiten der Halbleiterchips, verbleibende Teile der elektrisch leitenden Materialien und andere Teile als der Halbleiterchip und die elektrisch leitenden Materialien in dem Hybrid-IC, zum Beispiel Schichtschaltungen, Widerstände und Kondensatoren je nach Bedarf beschichtet werden. Es ist wünschenswert, daß die nichtfunktionellen Teile der Halbleiterchipseiten auch mit einer gehärteten Siliconschicht bedeckt werden. Die Dicke der gehärteten Siliconschicht sollte ausreichend sein, um die Oberfläche des Halbleiterchips und die Teile des elektrisch leitenden Materials in der Nähe dieses Halbleiterchips entsprechend zu bedecken in einer Dicke von mehreren um oder vorzugsweise mehr. Dicken von ungefähr 10 bis 500 um sind üblich, wobei eine Dicke von mehreren mm in extremen Fällen annehmbar ist.
  • Die Ultraviolettbestrahlung der Oberfläche der gehärteten Siliconschicht ist ein sehr wichtiges wesentliches Element der vorliegenden Erfindung und ist äußerst wichtig, um die Haftung und Vereinigung des Dichtungsharzes mit der gehärteten Siliconschicht sicherzustellen. Die bei der vorliegenden Erfindung verwendete Ultraviolettstrahlung ist gewöhnliche hochintensive Ultraviolettstrahlung. Quellen hierfür schließen zum Beispiel Quecksilberlampen mit Ultrahochspannung, Hochspannungsquecksilberlampen, Niederspannungsquecksilberlampen und Xenonquecksilberlampen ein. Die Menge an Ultraviolettstrahiung, die erforderlich ist, variiert abhängig von den Eigenschaften der gehärteten Siliconschicht, aber allgemein sind die Verwendung einer Ultraviolettlampe mit 100 bis 3000 Watt Leistung, und ungefähr 1 bis 300 Sekunden Bestrahlung ausreichend, wobei 10 bis 120 Sekunden Bestrahlung bevorzugt sind. Längere Zeiten werden gewöhnlich verwendet bei Quellen für die Ultraviolettstrahlung mit geringer Leistung.
  • Wenn die gehärtete Siliconschicht der vorliegenden Erfindung aus einer thermisch härtbaren selbstbindenden Siliconzusammensetzung gebildet wird, werden die Oberfläche des Halbleiterchips und mindestens die Teile des elektrisch leitenden Materials, die in der Nähe des Halbleiterchips sind, mit der thermisch härtbaren selbstbindenden Siliconzusammensetzung beschizhtet, so daß Wärme angewendet werden kann und die beschichteten Oberflächen einer Ultraviolettstrahlung ausgesetzt werden können. Die Erwärmung kann durch eine übliche Wärmequelle erfolgen oder mit einer Lampe, die als Quelle für die Ultraviolettstrahlung verwendet wird.
  • Um die mit Harz versiegelte Halbleitervorrichtung der vorliegenden Erfindung herzustellen, können zum Beispiel die Oberfläche des Halbleiterchips und mindestens die Teile der elektrisch leitenden Materialien in der Nähe des Halbleiterchips mit der härtbaren selbstbindenden Siliconzusammensetzung beschichtet werden und, nachdem diese gehärtet ist, kann die Oberfläche der gehärteten Siliconschicht einer Ultraviolettbestrahlung ausgesetzt werden oder eine Ultraviolettbestrahlung durchgeführt werden, während das Härten erfolgt. Für diesen Fall ist es bevorzugt, daß die härtbare selbstbindende Siliconzusammensetzung thermisch härtbar ist und es ist noch bevorzugter, wenn die Zusammensetzung auch durch Additionsreaktion härtbar ist. Es ist auch bevorzugt, daß das Härten ein thermisches Härten ist und dann wird die obige Halbleitervorrichtung mit einem Dichtungsharz versiegelt und geformt, wie zum Beispiel einem dichtenden Epoxyharz, in dem es die inneren Teile der Drähte für äußere Verbindungen, die elektrisch leitenden Materialien und die Halbleiterchips umhüllt. Die Beschichtung aus der härtbaren selbstbindenden Siliconzusammensetzung kann mit Methoden aufgetragen werden, wie zum Beispiel Eintauchen, Anstreichen, Sprühen und Tauchen, während das dichtende Harz gebildet werden kann durch Spritzpressen, Spritzguß, Pulveraufbringung und in situ Einbettung. Die mit Harz versiegelten Halbleitervorrichtungen der vorliegenden Erfindung können verwendet werden für solche Anwendungen, wie Computer, Fernseher, Videokassettenrecorder und automatisch kontrollierte Maschinen.
  • Im folgenden werden praktische Beispiele der vorliegenden Erfindung und Vergleichsbeispiele unter Anwendung üblicher Technologie angegeben. Im folgenden beziehen sich "Teile" auf "Gewichtsteile". Viscositätswerte wurden bei 25ºC erhalten. Der Wärmezyklustest wurde kontinuierlich durchgeführt zwischen einer minimalen Temperatur von -65ºC und einer maximalen Temperatur von 180ºC, wobei ein Zyklus drei Stunden erforderte. Für den Wärmeschocktest wurden die Proben wiederholt zuerst 30 Minuten auf -50ºC und dann 30 Minuten auf 150ºC gehalten. Der thermische Ermüdungstest wurde durchgeführt, indem wiederholt der Stromfluß unterbrochen wurde.
  • Praktisches Beispiel 1
  • Fig. 1 ist eine Querschnittsdarstellung eines mit Harz versiegelten IC's mit Drahtkontaktierung, ein praktisches Beispiel der vorliegenden Erfindung. Auf die Oberfläche des monolithischen IC-Chips (1), der auf dem Streifen (2) angeordnet ist, und auf die Teile der Goldverbindungsdrähte (4) in der Nähe des Chips (1) wurde eine durch Additionsreaktion härtbare Siliconkautschukzusammensetzung mit einem molaren Verhältnis von siliciumgebundenen Wasserstoffatomen zu Vinylgruppen der Komponente (a), die unten beschrieben ist, von 2:1, aufgetropft. Diese Siliconkautschukzusamrnensetzung war zusammengesetzt aus:
  • (a) 100 Teilen eines Copolymers aus Dimethylsiloxaneinheiten und Methylphenylsiloxaneinheiten mit endständigen Dimethylvinylsiloxyeinheiten an beiden Enden der Molekülkette (Viscosität 2,0 Pa s)
  • (b) 3,0 Teilen eines Methylhydrogenpolysiloxans mit endständigen Trimethylsiloxyeinheiten an beiden Enden der Molekülkette (Viscosität (0,02 Pa s)
  • (c) 2,0 Teilen Aryltrimethoxysilan und
  • (d) einer ausreichenden Menge des Komplexes von Chlorplatinsäure mit Divinyltetramethyldisiloxan, um einen Platinatomgehalt in der gesamten Zusammensetzung von 5,0 ppm zu erzeugen.
  • Nachdem diese Zusammensetzung aufgetropft worden war, wurde sie gehärtet durch 10minütiges Erwärmen auf 100ºC, wonach die gehärtete Silicon-Kautschukschicht 6 cm von einer Quecksilberlampe mit Ultrahochspannung mit 3000 Watt angeordnet wurde. Die Ultraviolettbestrahlung wurde 60 Sekunden lang durchgeführt. Als nächstes wurde eine Dichtung gebildet auf den verbleibenden Teilen der Goldverbindungsdrähte (4) und der inneren Teile der äußeren Zuleitungen (7), ebenso wie auf dem mit Silicon-Kautschuk beschichteten Teil unter Verwendung eines im Handel erhältlichen Dichtungsepoxyharzes (6).
  • Die Siliconkautschukschicht (5), die sich durch das Härten der oben erwähnten Siliconkautschukzusammensetzung ergab, bedeckte die Oberfläche des monolithischen IC-Chips (1) und die Teile der Goldverbindungsdrähte (4) in der Nähe des IC-Chips (1), unter Bildung eines haftenden Zustandes und haftete auch stark an dem dichtenden Epoxyharz (6), das die Oberfläche (9) bedeckte, das einer Ultraviolettbestrahlung unterzogen worden war, und wurde damit vereinigt. Dieser mit Harz versiegelte IC zeigte kein Brechen der Goldverbindungsdrähte (4), nicht einmal nach 2500 Zyklen des Wärmezyklustests und kein Brechen der Goldverbindungsdrähte (4) nach 800 Zyklen des Wärmeschocktests. Die elektrischen Eigenschaften wurden für die Halbleitervorrichtung der vorliegenden Erfindung nach 700 Stunden PCT gemessen (121ºC, 2 Atmosphären Druck), ohne daß Unregelmäßigkeiten beobachtet wurden bei den Aluminiumdrahtschaltungen etc. auf der Halbleiterchipoberfläche.
  • Vergleichsbeispiel 1
  • Fig. 4 ist eine Querschnittsdarstellung eines Beispiels eines üblichen mit Harz versiegelten IC's mit Drahtkontaktierung. Auf der Oberfläche des monolithischen IC-Chips (1), der auf dem Streifen (2) angeordnet ist, und den Teilen der Goldverbindungsdrähte (4) in der Nähe des Chips wurde eine übliche durch Additionsreaktion härtbare Silicon-Kautschuk-Zusammensetzung aufgetropft, die aus 100 Teilen der Komponente (a) aus dem praktischen Beispiel 1, 3,0 Teilen der Komponente (b) und gerade genug Komponente (d) um eine Konzentration an Platinatomen von 5,0 ppm in der gesamten Zusammensetzung zu liefern, zusammengesetzt war. Die entstehende beschichtete Zusammensetzung wurde 10 Minuten bei 100ºC thermisch gehärtet, wonach sie zusammen mit dem Rest der Goldverbindungsdrähte (4) und den inneren Teilen der äußeren Zuleitungen (7) unter Verwendung eines im Handel erhältlichen dichtenden Epoxyharzes (6) beschichtet wurde.
  • Die Siliconkautschukschicht (5), die durch das Härten der oben erwähnten Siliconkautschukzusammensetzung entstand, bedeckte die Oberfläche des monolithischen IC-Chips (1) und die Teile der Goldverbindungsdrähte (4) in der Nähe des IC-Chips (1), wobei ein Zustand geringer Haftung gebildet wurde. Die Beschichtung schien in engem Kontakt mit dem dichtenden Epoxyharz (6), das sie bedeckte, zu sein, aber eine mikroskopische Untersuchung zeigte die Gegenwart von Mikrohohlräumen zwischen diesen Oberflächen ohne echte Haftung.
  • Als dieser mit Harz versiegelte IC dem Wärmezyklustest unterzogen wurde, wurde nach 200 Zyklen ein Brechen der Goldverbindungsdrähte (4) beobachtet. Während des Wärmeschocktests trat das Brechen dieser Goldverbindungsdrähte (4) nach 20 Zyklen auf.
  • Als die elektrischen Eigenschaften dieser Vorrichtung nach 100 Stunden PCT (121ºC, 2 Atmosphären Druck) gemessen wurden, wurden Unzulänglichkeiten bei der Leitfähigkeit bemerkt. Das Versagen wurde analysiert, indem das dichtende Epoxyharz (6) und die Siliconschicht (5) entfernt und analysiert wurden, wobei die Forscher eine Korrosion an Teilen der Aluminiumdrahtschaltungen und der Aluminiumbondinseln (3) bemerkten.
  • Praktisches Beistiel 2
  • Fig. 2 ist ein Querschnitt eines Hybrid-IC's des SIP-Typs, der mit pulverförmigen Epoxyharz abgedichtet ist. Dies ist ein weiteres praktisches Beispiel der vorliegenden Erfindung. Monolithische IC-Chips (1) wurden auf das keramische Substrat (8) montiert und elektrisch verbunden mit den äußeren Zuleitungen (7) durch Goldverbindungsdrähte (4) und der Aluminiumschichtschaltung (nicht gezeigt), die auf die Leiterplatte aufgedruckt war. Dieser Hybrid-IC wurde in eine durch Additionsreaktion härtbare Siliconharzzusammensetzung eingetaucht mit einem molaren Verhältnis von siliciumgebundenen Wasserstoffatomen zu Vinylgruppen der Komponente (a), die unten beschrieben ist, von 5:1, wobei die Zusammensetzung bestand aus:
  • (a) 100 Teilen Siliconharz aus 8,0 Molprozent Dimethylvinylsiloxaneinheiten, 12 Molprozent Dimethylsiloxaneinheiten und 80 Molprozent SiO4/2-Einheiten
  • (b) 6,0 Teilen Methylhydrogenpolysiloxan mit endständigen Trimethylsiloxyeinheiten an beiden Enden der Molekülkette (Viskosität 0,02 Pa s)
  • (c) einer ausreichenden Menge eines Komplexes aus Chlorplatinsäure und Divinyltetramethyldisiloxan, um eine Konzentration an Platinatom in der Gesamtzusammensetzung von 5,0 ppm zu erzeugen, und wurde dann herausgezogen und 5 Minuten bei 120ºC gehärtet. Als nächstes wurde die Einheit so angeordnet, daß die gehärtete Siliconschicht 3 cm von einer 500 Watt Hochspannungsquecksilberlampe entfernt war und eine Ultraviolettbestrahlung wurde 120 Sekunden lang durchgeführt. Danach wurde eine Dichtung gebildet unter Verwendung eines im Handel erhältlichen pulverförmigen Epoxyharzes.
  • Die Siliconharzschicht (15), die durch das Härten der oben erwähnten Siliconharzzusammensetzung entstand, haftete an der oberen und den seitlichen Oberflächen des monolithischen IC- Chips (1) der an dem keramischen Substrat (8) befestigt war, den Goldverbindungsdrähten (4), dem Rest des keramischen Substrats (8) und dem inneren Teil der äußeren Zuführung (7) und bedeckte diese. Sie haftete dicht und war mit dem dichtenden Epoxyharz (6), das die durch Ultraviolettbestrahlung behandelte Oberfläche (9) bedeckte, vereinigt. Nach 100 Stunden PCT (121ºC, 2 Atmosphären Druck) wurden die elektrischen Eigenschaften dieses mit Harz versiegelten Hybrid-IC's gemessen, ohne daß eine Änderung des anfänglichen Leckstromwertes von 1 Mikroampere beobachtet wurde. Identische Ergebnisse wurden beobachtet nach 250 Stunden PCT (121ºC, 2 Atmosphären Druck). Es gab weder eine Korrosion noch ein Brechen der Aluminiumdrahtschaltungen auf der Oberfläche des monolithischen IC-Chips (1), weder nach 100 Stunden PCT noch nach 350 Stunden PCT.
  • Vergleichsbeispiel 2
  • Fig. 5 zeigt einen Querschnitt eines Beispiels eines üblichen Hybrid-IC's des SIP-Typs, der mit pulverförmigem Epoxyharz versiegelt ist.
  • Monolithische IC-Chips (1) wurden an dem keramischen Substrat (8) befestigt und die IC-Chips (1) wurden elektrisch mit äußeren Zuleitungen (7) durch Goldverbindungsdrähte (4) und mit einer Schichtschaltung (nicht gezeigt), die auf das Substrat gedruckt war, verbunden. Der mit der äußeren Zuleitung (7) elektrisch verbundene Hybrid-IC wurde in eine durch Additionsreaktion härtbare Siliconharzzusammensetzung eingetaucht mit einem molaren Verhältnis von siliciumgebundenen Wasserstoffatomen zu Vinylgruppen der Komponente (a), die unten beschrieben ist, von 1:1, wobei die Zusammensetzung bestand aus 100 Teilen der Komponente (a), die in dem praktischen Beispiel 2 verwendet wurde, 1,2 Teilen der Komponente (b) und einer ausreichenden Menge der Komponente (c) um eine Konzentration an Platinatomen in der Gesamtzusammensetzung von 5,0 ppm zu liefern. Der entstehende Hybrid-IC wurde dann herausgezogen und 5 Minuten bei 120ºC gehärtet, wonach eine Dichtung aus im Handel erhältlichen Epoxyharz gebildet wurde.
  • Die durch das Härten der oben erwähnten Siliconharzzusammensetzung entstehende Siliconharzschicht (15) bedeckte den oberen und die seitlichen Teile des monolithischen IC-Chips (1) auf dem keramischen Substrat (8), die Goldverbindungsdrähte (4), den Rest des keramischen Substrats und den inneren Teil der Zuleitung (7), wobei ein Zustand geringer Haftung gebildet wurde. Sie schien eng an dem dichtenden Epoxyharz (6), das sie bedeckte, zu haften, aber eine mikroskopische Untersuchung ergab die Gegenwart von Mirkrohohlräumen zwischen diesen Oberflächen ohne Haftung.
  • Als die elektrischen Eigenschaften dieses mit Harz versiegelten Hybrid-IC's nach 100 Stunden PCT (121ºC, 2 Atmosphären Druck) gemessen wurden, wurde ein hoher Anstieg des Leckstroms, 100 Mikroamper und mehr, beobachtet. Korrosion und Brechen traten auch bei Teilen der Aluminiumdrahtschaltungen auf der Oberfläche des monolithischen IC-Chips auf.
  • Praktisches Beispiel 3
  • Fig. 3 ist eine Querschnittsdarstellung eines Hybrid-IC's des DIP-Typs, die mit flüssigem Phenolharz versiegelt ist. Dies ist ein weiteres praktisches Beispiel der vorliegenden Erfindung.
  • Monolithische IC-Chips (1) wurden auf beiden Seiten eines keramischen Substrats (8) befestigt und diese IC-Chips waren elektrisch verbunden mit äußeren Zuleitungen durch Aluminiumverbindungsdrähte (14) und die Aluminiumschichtschaltung (nicht gezeigt) die auf das Substrat gedruckt war. Auf diese IC-Chips (1) und die Aluminiumverbindungsdrähte (14) wurde eine durch Additionsreaktion härtbare Siliconkautschukzusammensetzung aufgetropft mit einem molaren Verhältnis von siliciumgebundenen Wasserstoffatomen zu Vinylgruppen der Komponente (a), die unten beschrieben ist, von 4:1, wobei die Zusammensetzung bestand aus:
  • (a) 100 Teilen Polydimethylsiloxan mit endständigen Dimethylvinylsiloxyeinheiten an beiden Enden der Molekülkette (Viskosität 4,0 Pa s),
  • (b) 0,5 Teilen Methylhydrogenpolysiloxan mit endständigen Trimethylsiloxyeinheiten an beiden Enden der Molekülkette (Viskosität 0,02 Pa s),
  • (c) einer ausreichenden Menge eines Komplexes aus Chlorplatinsäure und Divinyltetramethyldisiloxan, um eine Konzentration an Platinatomen in der Gesamtzusammensetzung von 5,0 ppm zu liefern und
  • (d) 2,0 Teilen gamma-Methacryloxypropyltrimethoxysilan. Das beschichtete Produkt wurde dann eine Minute bei 150ºC gehärtet und danach wurde die härtbare Siliconkautschukschicht in einem Abstand von 10 cm von einer Quecksilberlampe mit Ultrahochspannung mit 1500 Watt angeordnet und die Ultraviolettbestrahlung wurde 120 Sekunden lang durchgeführt. Als nächstes wurde eine Dichtung aus im Handel erhältlichern flüssigen Phenolharz für Dichtungsanwendungen gebildet über den mit Siliconkautschuk beschichteten Teilen und einem Teil der äußeren Zuleitung (7).
  • Die sich durch das Härten der oben erwähnten Siliconkautschukzusammensetzung ergebende Siliconkautschukschicht (5) haftete an dem monolithischen IC-Chip (1) auf dem keramischen Substrat (8), den Aluminiumverbindungsdrähten (14) und einem Teil der äußeren Zuleitung (7) und auf beiden Oberflächen des keramischen Substrats in der Nähe des IC-Chips (1) und bildete darauf eine Beschichtung und haftete stark an dem dichtenden Phenolharz (16), das die durch Ultraviolettstrahlung behandelte Oberfläche (9) bedeckte, und wurde damit vereinigt.
  • Die Messung der elektrischen Eigenschaften dieses mit Harz versiegelten Hybrid-IC's nach 300 Stunden PCT (121ºC, 2 Atmosphären) zeigte einen Leckstrom nur im Bereich des Anfangswertes von 1 Microampere. Es wurde keine Korrosion und kein Brechen der Aluminiumverbindungsdrähte (14) oder der Aluiuiniumdrahtkontaktierung auf der Oberfläche der monolithischen IC-Chips beobachtet.
  • Vergleichsbeispiel 3
  • Fig. 6 ist eine Querschnittsdarstellung eines üblichen Hybrid-IC's des DIP-Typs, der mit flüssigem Phenolharz versiegelt ist. Bei diesem Hybrid-IC wurden die monolithischen IC-Chips (1) auf beiden Oberflächen eines keramischen Substrats (8) befestigt und die IC-Chips (1) waren elektrisch verbunden mit äußeren Zuführungen (7) über Aluminiumverbindungsdrähte (14) und die Aluminiumschichtschaltung (nicht gezeigt), die auf das Substrat gedruckt war. Eine durch Additionsreaktion härtbare Siliconkautschukzusammensetzung mit einem molaren Verhältnis von siliciumgebundenen Wasserstoffatomen zu Vinylgruppen der Komponente (a) die unten beschrieben ist, von 1:1, die aus 100 Teilen der Komponente (a) des praktischen Beispiels 3, 0,125 Teilen der Komponente (b) und einer ausreichenden Menge der Komponente (c), um eine Konzentration an Platinatomen in der Gesamtzusammensetzung von 5,0 ppm zu liefern, wurde auf die IC-Chips (1) und die Aluminiumverbindungsdrähte (14) getropft und das beschichtete Produkt wurde 1 Minute bei 150ºC gehärtet. Als nächstes wurde eine Dichtung gebildet über diesem mit Siliconkautschuk beschichteten Teil und einem Teil der äußeren Zuführung (7) unter Verwendung eines im Handel erhältlichen flüssigen Phenolharzes für Dichtungszwecke
  • Die Siliconkautschukschicht (5), die durch Härten der oben erwähnten Siliconkautschukzusammensetzung gebildet wurde, bedeckte die Oberfläche der monolithischen IC-Chips (1) auf dem keramischen Substrat (8), die Aluminiumverbindungsdrähte (14) und die Bereiche in der Nähe der IC-Chips (1) auf beiden Seiten des keramischen Substrats (8), wobei ein Zustand mit geringer Haftung gebildet wurde. Sie schien an dem dichtenden Phenolharz (16), das sie bedeckte, zu haften, aber eine mikroskopische Untersuchung ergab die Anwesenheit von Mikrohohlräumen zwischen diesen Oberflächen und keine Haftung.
  • Als die elektrischen Eigenschaften dieses mit Harz versiegelten Hybrid-IC's nach 150 Stunden PCT (121º C, 2 Atmosphären Druck) gemessen wurden, wurde ein hoher Anstieg des Leckstroms auf 100 Mikroampere und darüber beobachtet. Korrosion und Brechen traten auch auf bei Teilen der Aluminiumverbindungsdrähte (14) und den Aluminiumschichtschaltungen auf der Oberfläche der monolithischen IC-Chips (1).
  • Bei den erfindungsgemäß hergestellten mit Harz versiegelten Halbleitervorrichtungen haftet die gehärtete Siliconschicht an der Oberfläche des Halbleiterchips und mindestens an Teilen der elektrisch leitenden Materialien in der Nähe dieses Chips und bedeckt diese. Gleichzeitig haftet sie an dem Dichtungsharz, das die durch Ultraviolettstrahlung behandelte Oberfläche der gehärteten Siliconschicht bedeckt und ist damit vereinigt. Elektrisch leitende Materialien wie Verbindungsdrähte brechen nicht oder werden nicht schnell geschädigt, sogar wenn sie wiederholten Wärmezyklen und thermischer Belastung, wiederholten Unterbrechungen des Stromflusses oder langen Zeiträumen bei hoher Temperatur und hohem Druck ausgesetzt sind. Das Dichtungsharz bricht nicht leicht und das Produkt zeigt charakteristischerweise ausgezeichnete Eigenschaften in Bezug auf Feuchtigkeitsbeständigkeit, Korrosionsbeständigkeit und Entspannung.
  • Eine Methode zur Herstellung der mit Harz versiegelten Halbleitervorrichtungen der vorliegenden Erfindung erzeugt in effizienter Weise mit Harz versiegelte Halbleitervorrichtungen und ist gekennzeichnet durch die Tatsache, daß die Oberfläche des Halbleiterchips und mindestens die Teile des elektrisch leitenden Materials in der Nähe der Halbleiterchips mit. einer härtbaren selbstbindenden Siliconzusammensetzung beschichtet sind, daß diese Schicht gehärtet wird und dann einer Ultraviolettstrahlung ausgesetzt wird und eine abdeckende Dichtung gebildet wird unter Verwendung eines dichtenden Harzes. Diese gehärtete Siliconschicht haftet an der Oberfläche des Halbleiterchips und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Chips und bedeckt diese, wobei es zur gleichen Zeit an dem dichtenden Harz, mit dem es bedeckt ist, haftet und damit vereint wird.
  • Eine Methode zur Herstellung der mit Harz abgedichteten Halbleitervorrichtungen der vorliegenden Erfindung erzeugt in effizienter Weise mit Harz versiegelte Halbleitervorrichtungen und ist dadurch gekennzeichnet, daß die Oberfläche des Halbleiterchips und mindestens die Teile des elektrisch leitenden Materials in der Nähe des Halbleiterchips mit einer thermisch härtbaren selbstbindenden Siliconzusammensetzung beschichtet werden, diese Schicht thermisch gehärtet wird und einer Ultraviolettstrahlung ausgesetzt wird und eine bedeckende Dichtung dann gebildet wird unter Anwendung eines Dichtungsharzes. Diese gehärtete Siliconschicht haftet an der Oberfläche des Halbleiterchips und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Chips und bedeckt diese, während sie gleichzeitig an dem Dichtungsharz, mit dem sie bedeckt ist, haftet und damit vereinigt wird.

Claims (2)

1. Verfahren zur Herstellung einer mit Harz versiegelten Halbleitervorrichtung, wobei mindestens ein Halbleiterchip einer Halbleitervorrichtung elektrisch mit Zuleitungen für äußere Verbindungen durch elektrisch leitende Materialien verbunden ist, wobei die Oberfläche des Chips und mindestens die Teile des elektrisch leitenden Materials in der Nähe des Halbleiterchips mit einer härtbaren selbstbindenden Siliconzusammensetzung bedeckt werden, die härtbare selbstbindende Siliconzusammensetzung gehärtet wird unter Bildung einer gehärteten Siliconschicht, die an der Oberfläche des Halbleiterchips und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Halbleiterchips haftet, die gehärtete Siliconschicht mit Ultraviolettstrahlung bestrahlt wird unter Bildung einer durch Ultraviolettbestrahlung bearbeiteten gehärteten Siliconschicht, die durch Ultraviolettbestrahlung behandelte gehärtete Siliconschicht mit einem Dichtungsharz bedeckt wird, das an der gehärteten Siliconschicht der Oberfläche des Halbleiterchips und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Halbleiterchips haftet und diese bedeckt und die Oberfläche der mit Ultraviolettbestrahlung behandelten gehärteten Siliconschicht an dem Dichtungsharz, mit dem sie bedeckt ist, haftet und damit vereinigt wird.
2. Verfahren zur Herstellung einer mit Harz versiegelten Halbleitervorrichtung, wobei mindestens ein Halbleiterchip der Halbleitervorrichtung elektrisch mit äußeren Zuführungen mit Hilfe von elektrisch leitenden Materialien verbunden ist, wobei die Oberfläche des Chips und mindestens die Teile des elektrisch leitenden Materials in der Nähe des Halbleiterchips mit einer thermisch härtbaren selbstbindenden Siliconzusammensetzung bedeckt werden, die thermisch härtbare selbstbindende Siliconzusammensetzung einer Ultraviolettstrahlung ausgesetzt wird unter Bildung einer gehärteten Siliconschicht, die an der Oberfläche des Halbleiterchips und mindestens den Teilen des elektrisch leitenden Materials in der Nähe des Halbleiterchips haftet und wobei mit dem gleichen Verfahren die gehärtete Siliconschicht durch Ultraviolettbestrahlung behandelt wird unter Bildung einer mit Ultraviolettbestrahlung behandelten gehärteten Siliconschicht, die durch Ultraviolettbestrahlung gehärtete Siliconschicht mit einem Dichtungsharz bedeckt wird, das an der gehärteten Siliconschicht der Oberfläche des Halbleiterchips und mindestens den Teilen der elektrisch leitenden Materialien in der Nähe des Halbleiterchips haftet und diese bedeckt und die Oberfläche der durch Ultraviolettbestrahlung behandelten gehärteten Siliconschicht an dem Dichtungsharz, mit dem sie bedeckt ist, haftet und damit vereinigt ist.
DE3887887T 1988-07-26 1988-07-26 Verfahren zur Herstellung eines in Harz versiegelten Halbleiterbauelements. Expired - Fee Related DE3887887T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP19880112062 EP0357802B1 (de) 1987-07-22 1988-07-26 Verfahren zur Herstellung eines in Harz versiegelten Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE3887887D1 DE3887887D1 (de) 1994-03-24
DE3887887T2 true DE3887887T2 (de) 1994-06-23

Family

ID=8199139

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3887887T Expired - Fee Related DE3887887T2 (de) 1988-07-26 1988-07-26 Verfahren zur Herstellung eines in Harz versiegelten Halbleiterbauelements.

Country Status (1)

Country Link
DE (1) DE3887887T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19723202B4 (de) * 1996-07-30 2007-09-06 LG Semicon Co., Ltd., Cheongju Herstellungsverfahren eines rißfesten Halbleiterbauteils und Herstellungsgerät hierfür

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19723202B4 (de) * 1996-07-30 2007-09-06 LG Semicon Co., Ltd., Cheongju Herstellungsverfahren eines rißfesten Halbleiterbauteils und Herstellungsgerät hierfür

Also Published As

Publication number Publication date
DE3887887D1 (de) 1994-03-24

Similar Documents

Publication Publication Date Title
US5036024A (en) Method of treating a hardened semiconductor resin encapsulated layer with ultraviolet radiation
US5097317A (en) Resin-sealed semiconductor device
DE69305012T2 (de) Chipträger mit einer Schutzschicht für die Schaltungsoberfläche
DE102012105840B4 (de) Verfahren zum Befestigen einer Metallfläche auf einen Träger und Verfahren zum Befestigen eines Chips auf einen Chipträger
DE10332009B4 (de) Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
EP0202279A1 (de) Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen.
DE102009044863B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements
DE112011103926T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE3137480A1 (de) In harz eingekapselte elektronische vorrichtung
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
EP0511162A1 (de) Wärmeleitende Klebfilme, Laminate mit wärmeleitenden Klebschichten und deren Verwendung
DE3341945A1 (de) Kupfer-kunststoff-verbundgegenstand, insbesondere in form eines gegossenen bauelements fuer integrierte schaltungen, sowie verfahren zu seiner herstellung
DE69114808T2 (de) Harzummantelte Halbleiteranordnung.
DE102015101561B4 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
EP1504476A2 (de) Verfahren zum befestigen eines halbleiterchips in einem kunststoffgeh usek rper, optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
JPS5987840A (ja) 半導体装置
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
DE112006003861T5 (de) Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102017104305B4 (de) Halbleiterbauelement und Herstellungsverfahren desselben
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
DE3887887T2 (de) Verfahren zur Herstellung eines in Harz versiegelten Halbleiterbauelements.
DE69109014T2 (de) Flip-Chip-Halbleiteranordnung.
DE102008026981A1 (de) Halbleiterbauelement und zugehöriges Verfahren zu Drahtisolation

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee