DE3882175T2 - Fehlerkorrektur-Kode für einen B-bit-pro-Chip-Speicher mit verminderten Redundanz. - Google Patents
Fehlerkorrektur-Kode für einen B-bit-pro-Chip-Speicher mit verminderten Redundanz.Info
- Publication number
- DE3882175T2 DE3882175T2 DE19883882175 DE3882175T DE3882175T2 DE 3882175 T2 DE3882175 T2 DE 3882175T2 DE 19883882175 DE19883882175 DE 19883882175 DE 3882175 T DE3882175 T DE 3882175T DE 3882175 T2 DE3882175 T2 DE 3882175T2
- Authority
- DE
- Germany
- Prior art keywords
- matrix
- code
- bits
- symbol
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 title claims description 24
- 230000015654 memory Effects 0.000 title claims description 24
- 239000011159 matrix material Substances 0.000 claims description 81
- 238000001514 detection method Methods 0.000 claims description 17
- 230000001131 transforming effect Effects 0.000 claims 1
- 208000011580 syndromic disease Diseases 0.000 description 11
- 239000013598 vector Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008520 organization Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1028—Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Claims (4)
1. Fehlerprüf- und -korrektur code (ECC) mit verringerter
Redundanz in einem B-Bit-pro-Chip-Speichersystem, erhältlich
durch
a) Festlegen der Paritätsprüfmatrix H der allgemeinen Form
des entsprechenden SSC-DSD-Codes für
Einzelsymbolkorrektur und Doppelsymbolerkennung mit der Symbollänge
b', der Codelänge b'N für N Chips und einer Anzahl von
r Prüfbits;
b) Transformieren der Matrix H der allgemeinen Form aus
Schritt a) in die Matrix H(s) der Standardform, bei der
die erste ungleich Null Untermatrix b'xb' jeder der N
b'-Spaltengruppen der Matrix gleich der
b'xb'-Einheitsmatrix ist;
c) Erstellen des neuen Codes aus H(s) durch:
i) zunächst Löschen stets des gleichen
e-Spaltensatzes aus jeder b'-Spaltengruppe der Matrix H(s),
wobei e die Anzahl der reduzierten Bits aus dem
SSC-DSD-Code der allgemeinen Matrix H darstellt,
ii) anschließendes Löschen der e nur Nullen
enthaltenden Zeilen aus der in Schritt c) i) gebildeten
Matrix, um eine resultierende Matrix H(r) mit der
Symbollänge (b'-e) = b und der Codelänge (b'-e)N
und einer Anzahl von r-e Prüfbits zu erzeugen.
2. ECC-Code nach Anspruch 1 mit b=4, N=20, einer Codelänge
von 80 und einer Anzahl von 14 Prüfbits, bei dem die
Matrix H1 zur Erzeugung des Codes ist:
und die Matrix zur Fehlerkorrektur und -erkennung ist:
3. ECC-Code nach Anspruch 1, bei dem e gleich eins ist.
4. Chipfehlerkorrektur- und -erkennungscode in einem
4-Bitpro-Chip-Speicher mit N Chips, der erhalten wird durch
erstens Schaffen einer bekannten Fehlerkorrekturcodematrix
mit einer Symbollänge von 5 Bit für N Chips und einer
Codewortlänge von 5N,
zweitens Umordnen der im ersten Schritt erzeugten
Codematrix, so daß die erste nur aus Nullen bestehende
5·5-Untermatrix jeder der N 5-Spaltengruppen der Matrix gleich
der 5·5-Einheitsmatrix ist,
drittens Löschen derselben 1-Spaltengruppen aus jeder 5-
Spaltengruppe der im zweiten Schritt erzeugten Matrix, und
abschließend Löschen einer nur aus Nullen bestehenden
Zeile aus der im dritten Schritt erzeugten Matrix, um eine
resultierende Matrix mit der Symbollänge 4 und der
Codelänge 4N zu erzeugen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7539087A | 1987-07-20 | 1987-07-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3882175D1 DE3882175D1 (de) | 1993-08-12 |
| DE3882175T2 true DE3882175T2 (de) | 1994-01-27 |
Family
ID=22125404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19883882175 Expired - Fee Related DE3882175T2 (de) | 1987-07-20 | 1988-04-19 | Fehlerkorrektur-Kode für einen B-bit-pro-Chip-Speicher mit verminderten Redundanz. |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0300139B1 (de) |
| JP (1) | JP2506936B2 (de) |
| DE (1) | DE3882175T2 (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4861628A (en) * | 1987-10-14 | 1989-08-29 | Exxon Research And Engineering Company | Thin film composite membrane prepared by suspension deposition |
| EP0386506A3 (de) * | 1989-03-06 | 1991-09-25 | International Business Machines Corporation | Symbolfehlerkorrektur-Kodierung und -Dekodierung mit niedrigem Kostenaufwand |
| EP0600137A1 (de) * | 1992-11-30 | 1994-06-08 | International Business Machines Corporation | Verfahren und Einrichtung zur Korrektur von Fehlern in einem Speicher |
| EP0629051B1 (de) * | 1993-06-10 | 1998-04-01 | BULL HN INFORMATION SYSTEMS ITALIA S.p.A. | Fehlerkorrekturgerät für digitale Daten zur Korrektur von Einfachfehlern (sec), von Doppelfehlern (ded) und Vielfacheinzelbytefehlern (sbd) und zur Korrektur von Einzelbytefehlern ungerader Anzahl (odd sbc) |
| SG76501A1 (en) * | 1996-02-28 | 2000-11-21 | Sun Microsystems Inc | Error detection and correction method and apparatus for computer memory |
| US6430722B1 (en) | 1998-01-23 | 2002-08-06 | Hughes Electronics Corporation | Forward error correction scheme for data channels using universal turbo codes |
| US6370669B1 (en) | 1998-01-23 | 2002-04-09 | Hughes Electronics Corporation | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
| US7536624B2 (en) | 2002-01-03 | 2009-05-19 | The Directv Group, Inc. | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
| KR100373965B1 (ko) | 1998-08-17 | 2003-02-26 | 휴우즈 일렉트로닉스 코오포레이션 | 최적 성능을 갖는 터보 코드 인터리버 |
| AU5685499A (en) | 1998-08-27 | 2000-03-21 | Hughes Electronics Corporation | Method for a general turbo code trellis termination |
| US6543013B1 (en) | 1999-04-14 | 2003-04-01 | Nortel Networks Limited | Intra-row permutation for turbo code |
| US6691278B1 (en) * | 1999-10-13 | 2004-02-10 | Maxtor Corporation | Detecting errors in coded bit strings |
| CN113595560B (zh) * | 2021-06-29 | 2024-06-28 | 浪潮电子信息产业股份有限公司 | 一种信息纠错方法、装置、设备及存储介质 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623155A (en) * | 1969-12-24 | 1971-11-23 | Ibm | Optimum apparatus and method for check bit generation and error detection, location and correction |
| US3745525A (en) * | 1971-12-15 | 1973-07-10 | Ibm | Error correcting system |
| JPS5848939B2 (ja) * | 1977-12-23 | 1983-11-01 | 富士通株式会社 | エラ−訂正処理装置 |
| US4509172A (en) * | 1982-09-28 | 1985-04-02 | International Business Machines Corporation | Double error correction - triple error detection code |
| US4651321A (en) * | 1983-08-29 | 1987-03-17 | Amdahl Corporation | Apparatus for reducing storage necessary for error correction and detection in data processing machines |
| US4617664A (en) * | 1984-06-29 | 1986-10-14 | International Business Machines Corporation | Error correction for multiple bit output chips |
-
1988
- 1988-04-19 DE DE19883882175 patent/DE3882175T2/de not_active Expired - Fee Related
- 1988-04-19 EP EP88106199A patent/EP0300139B1/de not_active Expired - Lifetime
- 1988-05-20 JP JP63122247A patent/JP2506936B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2506936B2 (ja) | 1996-06-12 |
| EP0300139A2 (de) | 1989-01-25 |
| JPS6436337A (en) | 1989-02-07 |
| DE3882175D1 (de) | 1993-08-12 |
| EP0300139A3 (en) | 1990-05-02 |
| EP0300139B1 (de) | 1993-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60015753T2 (de) | System und verfahren zum schutz von daten und zur korrektur von bitfehlern folgend aus komponentenfehlern | |
| DE2260850C2 (de) | Schaltungsanordnung zur Erkennung von Einzel- und Mehrfachfehlern und zur korrektur von Einzel- und bestimmten Mehrfachfehlern | |
| US4862463A (en) | Error correcting code for 8-bit-per-chip memory with reduced redundancy | |
| DE3882175T2 (de) | Fehlerkorrektur-Kode für einen B-bit-pro-Chip-Speicher mit verminderten Redundanz. | |
| DE102015201384B4 (de) | Vorrichtung und Verfahren zum Verbessern der Datenspeicherung durch Dateninvertierung | |
| DE69028809T2 (de) | Fehlertoleranter Speicher | |
| DE3789418T2 (de) | Ausfallerkennung von Fehlerprüfungs- und -korrekturschaltung. | |
| DE3852474T2 (de) | Nachschlagetabellen verwendende Fehlerkorrektur. | |
| DE3853206T2 (de) | Verfahren und gerät zur byteschreibfehlerkodierung. | |
| DE69121307T2 (de) | Mehrfachpegel-Fehlerkorrektursystem | |
| DE3854393T2 (de) | Verfahren und gerät zur fehlerkorrektur mit mehrfachdurchlauf für produktkode. | |
| DE2106314C3 (de) | Anordnung zur Fehlererkennung und -korrektur in einem aus b Bits bestehenden Byte eines K Datenbytes enthaltenden Datenblocks | |
| DE3882223T2 (de) | Ausgebreitete Fehlerkorrekturvorrichtung mit Einzel-Paket-Fehlerkorrektur und Doppel-Paket-Fehlerdetektionscoden. | |
| DE2060643B2 (de) | Schaltungsanordnung zur Korrektur von Einzelfehlern | |
| DE2657826A1 (de) | Einrichtung zur fehlererkennung und fehlerkorrektur im speichersystem einer dv-anlage | |
| DE102017103347B4 (de) | Verarbeitung von daten in speicherzellen eines speichers | |
| DE102007058828A1 (de) | Speicherbauelement und Fehlerkorrekturverfahren | |
| DE102011085602A1 (de) | Vorrichtung und Verfahren zum Korrigieren zumindest eines Bitfehlers in einer codierten Bitsequenz | |
| DE102005022107B4 (de) | Vorrichtung und Verfahren zum Bestimmen einer Position eines Bitfehlers in einer Bitfolge | |
| DE2217935C3 (de) | Anordnung und Verfahren zur Korrektur von Doppelfehlern in einer Nachricht | |
| DE2053836C3 (de) | Anordnung zur Korrektur von Fehlerbündeln in binär codierten Datengruppen | |
| DE3702574A1 (de) | Speicheranordnung mit drei moduln, mit symbolbreiten speicherchips und mit einem fehlerschutz, wobei jedes symbol aus 2(pfeil hoch)i(pfeil hoch)+1 bits besteht | |
| DE69837784T2 (de) | Verbessertes fünf-fehler-korrektursystem | |
| DE3853708T2 (de) | Gerät zur Korrektur von einfachen Bitfehlern und zur Erkennung von doppelten Bitfehlern bei Datenübertragung. | |
| DE102016104012A1 (de) | Verarbeitung eines Datenworts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |