DE3832299A1

DE3832299A1 - Verfahren zur herstellung eines 3-d-leiterformkoerpers mit einem tiefergelegten leiterbahnlavout

Info

Publication number: DE3832299A1
Application number: DE19883832299
Authority: DE
Inventors: Michael Dipl Chem Dr Roemer
Original assignee: Schering AG
Current assignee: Bayer Pharma AG
Priority date: 1988-09-20
Filing date: 1988-09-20
Publication date: 1990-03-22

Description

Die Erindung betrifft ein Verfahren zur Herstellung von Leiterzugnetzwerken auf nichtleitenden dreidimensional gestalteten Substraten.

Es ist allgemein bekannt, daß der überwältigende Anteil der gefertigten ge druckten Schaltungen in der Elektronikindustrie aus gepreßten planaren Duro plasten wie Phenolharz-Hartpapier und Hartpapier- oder glasfasergefüllten Epo xiden besteht. Polyester- und Polyimidfolien für flexible gedruckte Schaltungen sind ebenfalls durch das planare Layout im gestreckten Zustand gekennzeichnet. Hochtemperaturstabile Thermoplaste finden in letzter Zeit Akzeptanz bei den Leiterplattenherstellern und -abnehmern. Solche Thermoplaste können aufgrund ihrer mechanischen, thermischen und elektrischen Eigenschaften vom chemischen Aufbau her Polytetrafluorethylene, Polyamide, Polyethylen- und Polybutylen terephthalate, Polyarylsulfone, Polyethersulfone, Polyetherimide, Polyphenyl sulfide, Polyetheretherketone oder aromatische flüssig-kristalline Polyester sein.

All diese Thermoplaste können im Extrusionsverfahren als planare Platten ähn licher Konstruktion wie die fest etablierten Epoxidsubstrate vom Typ FR 4 ge fertigt werden.

Der verfahrenstechnische Vorteil der spritzgegossenen thermoplastischen Kunst stoffe als Substratmaterial für die Elektronikindustrie liegt jedoch in der freien Gestaltung der technisch sinnvollen Form. .

Diese nun Leiterformkörper genannten Gebilde weisen eine dreidimensionale in den Raumkoordinaten beliebig konstruierbare Gestaltung auf, auf deren Oberflä che und in Form von Löchern im Inneren des Körpers die Leiterbahnzüge dem Design des Körpers folgen.

Es ist bekannt, daß die Oberfläche der Leiterformkörper nun aufgrund ihrer Ge staltung verschiedenartig kompliziert zu strukturieren ist, um das Leiterbahn layout zu erstellen. So können alle dem Stand der Technik entsprechenden Strukturierungsverfahren aus der FR-4-Leiterplattentechnologie auf thermopla stische Leiterformkörper angewandt werden, die planare Leiterbahnflächen auf der Körperoberfläche aufweisen.

Solche Leiterformkörper können extruierte planare thermoplastische Leiterplat ten sein, aber auch komplexe dreidimensionale Körper mit einer planaren Sei tenfläche.

Komplex dreidimensional spritzgegossene Leiterformkörper mit freigestalteten, der Oberfläche folgendem Leiterbahnlayout sind mit der oben erwähnten Struktu rierungstechnologie nicht zu verwirklichen. Hier muß noch ein technologisch effektives Verfahren entwickelt werden.

Aufgabe der vorliegenden Erfindung ist die zur Verfügungstellung eines Verfah rens, welches die Strukturierung planarer Schaltlayoutflächen auch auf komplex geformten Formköpern elegant ermöglicht.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß dem kennzeichnen den Teil des Patentanspruchs gelöst.

Weitere Ausgestaltungen der Erfindung sind den Kennzeichnungsteilen der Unter ansprüche zu entnehmen.

Die räumliche Gestaltung der planaren Seitenfläche einer Leiterplatte oder eines komplexen 3-D-Bauteils wird so ausgeführt, daß die Leiterbahnen und die Lötaugen sowie SMD-Plätze vertieft angebracht werden. Das Dielektrikum bildet das Hochplateau der planaren Seitenfläche. Die Talsohle der Kanäle bildet die Grundfläche des späteren Leiterzuges. Selbstverständlich können zum Beispiel auch duromere Epoxidleiterplatten mit eingefrästem Leiterbahnlayout verwendet werden.

Der Leiterformkörper mit der in dieser Art und Weise gestalteten und dem Stand der Technik entsprechenden Ausführung wird nun ganzflächig metallisiert. Dies kann in der bekannten naßchemischen Verfahrensart (chemische und elektrolyti sche Metallabscheidung) in Additiv- oder Semiadditiv-Technik, im Photoforming- Verfahren oder mit Hilfe physikalischer Verfahren wie Vakuumverdampfen, Katho denzerstäubung, Ionenplattieren, Elektronenstrahlbeschichtung sowie des CVD- Verfahrens durchgeführt werden. Vorzugsweise wird als Metall hierfür Kupfer verwendet. Die von der Industrie akzeptierte Schichtdicke des Leiterbahnzuges liegt um 35 µm.

Die Aufagebe wird erfindungsgemäß gelöst, wenn nun ein Flüssigresist oder ein funktionell ähnliches Dielektrikum als Lack oder Staub auf die planare Seiten fläche mit dem tiefergelegten Leiterbahnlayout zum Beispiel aufgegossen wird. Das Dielektrikum kann selbstverständlich auch durch folgende Techniken wie Tauchen der Formkörper in eine Lösung des Dielektrikums, durch Bedrucken der Layoutoberfläche mittels Siebdruck oder Tampondruck, durch elektrophoretische Abscheidung auf die Gesamtoberfläche oder aber durch elektrostatische Abschei dung des Dielektrikums auf die Gesamtoberfläche aufgebracht werden. Mit Hilfe eines Rakels wird der Lack nun über die gesamte planare Fläche mit geringem Preßdruck verteilt. Auf dem Plateau wird somit eine 2-15 µm dicke Lackschicht (je nach der eingestellten Viskosität des Lackes) aufgetragen. Der Vorteil dieser Technik, die den Lack oder Staub mittels eines Rakels verteilt, ist die vorteilhaft Schichtdickenverteilung auf dem Plateau (wenig) und den Kanälen (viel).

In der tiefergelegten Leitfähigkeitsstruktur steht der Lack nun entsprechend der Kanaltiefe. Vorzugsweise beträgt die optimale Schichttiefe der Kanäle, Lötaugen und SMD-Fächen 250-350 µm. Es empfiehlt sich die im Leiterformkörper konstruierten Löcher an dem gegenüberliegenden Ende der planaren Seitenfläche durch eine Konterplatte oder -wanne zu verschließen. Der so behandelte Leiter formkörper mit planarer Seitenfläche wird zwecks Aushärtung des Lackes getem pert oder mit Energie bestrahlt.

Nach diesen Arbeitsschritten wird die planare Seitenfläche des Leiterformkör pers, die ja eine Auflage von 35 mm Kupfer zuzüglich der dünnen Lackschicht aufweist, einer handelsüblichen Bürstmaschine ausgesetzt. Durch den Bürstvor gang wird die Lackschicht entfernt und gegebenenfalls ein wenig des Kupfer aufbaus entfernt. In der tierfergelegten Leiterstruktur bleibt die Lackschicht erhalten. Selbstverständlich können auch andere Abtragstechniken wie zum Bei spiel Schleifen oder Polieren eingesetzt werden. Das durch den Bürstvorgang freigelegte Kupfer des Hochplateaus der planaren Seitenfläche wird jetzt in einem herkömmlichen chemischen Ätzangriff weggelöst. Der Leiterformkörper wird somit auf der Oberfläche von der Metallhülle befreit mit Ausnahme der im Inne ren des Körpers befindlichen Löcher und der tiefergelegten Leiterbahnzüge.

Der wesentliche Vorteil dieser Technik gegenüber einer bekannten Technik, die keinen Lack verwendet und das Hochplateau-Kupfer komplett abschleift (US-PS 45 32 152), liegt darin, daß das weiche Metall-Kupfer nicht in die Oberfläche des thermoplastischen Substrates eingebürstet wird und somit als Verursacher von Kurzschlüssen fungieren kann. Auch das gemäß der bekannten Technik erfor derliche Metallisieren mittels Flammspritzen zeigt häufig Fehlstellen in der Lochmetallisierung, welche zu Durchkontaktierungsfehlern führen kann.

Das Aufbringen des Isolierlackes auf die Schaltlayoutflächen mit Hilfe einer Gießapparatur und eines Rakels, welches Gegenstand der vorliegenden Erfindung ist, weist den Vorteil einer einfachen und preisgünstigen Technik gegenüber der Rollercoatertechnik des US-Patents 45 32 152 auf. In der vorliegenden Erfindung kann somit jeder Isolierlack oder -staub zur Anwendung kommen, wohingegen beim Rollercoaterverfahren nur bestimmte Isolierlacke mit besonderen thixotropen Ei genschaften Verwendung finden.

In einem letzten Arbeitsschritt wird der Lack in dem tiefergelegten Leiterbahn layout aufgelöst. Der Leiterformkörper besteht nun an der Oberfläche aus dem Thermoplast, in dem das Leiterbahnlayout als Reinkupferschaltung tiefgelegt ist.

Das erfindungsgemäße Verfahren findet Verwendung zur Herstellung von 3-D-Lei terformkörpern in der Elektrotechnik und Elektronik und wird von uns als "Fließbettechnik" bezeichnet.

Für die oben beschriebene Technik genügt die Verwendung von zum Beispiel nicht lichtempfindlichen Siebdrucklacken. Zur Herstellung von Kupferschaltungen mit verzinnbleiten Lötaugen oder Chippads kann zum Beispiel ein lichtempfindlicher Photoresistlack eingesetzt werden. Dieser Lack wird entsprechend der oben be schriebenen Technik auf die ganzflächig verkupferten Leiterformkörper aufge bracht.

Unter Verwendung von strukturierten Photofilmen oder starren Abdeckschablonen können nun die Stellen im Photolack, die später Lötaugen oder Chippads werden sollen, mit Hilfe von UV- und VIS-Lichtquellen belichtet und durch handelsübli che Entwickler freigelegt werden. Selbstverständlich eignet sich zum Belichten auch ein Laser.

Die nun nicht mit Lack belegten Stellen auf der Oberfläche des Leiterformkör pers werden nun in handelsüblichen Zinn-Bleibädern zu einer dem Stand der Tech nik entsprechenden Schichtdicke aufgebaut. Hach dem Abtrag der dünnen Lack schicht auf dem Hochplateau der planaren Layoutfläche und dem Wegätzen des Hochplateau-Kupfers wird der Resistlack abgelöst. Der so gefertigte Leiterform körper weist Kupferschaltungen auf mit verzinnbleiten Lötstellen. Wahlweise kann auch das gesamte Schaltlayout mit einer Zinn-Blei-Schicht und/oder Nickel- sowie Goldsschichten, den elektronischen Anforderungen entsprechend, versehen werden.

Wenn die Geometrie des Leiterformkörpers es erlaubt (zum Beispiel planare Platten) kann anstelle des lichtempfindlichen Flüssigresists gleich ein licht empfindllicher Lötstopplack eingesetzt werden. Auch bei komplex gestalteten 3-D-Formkörpern mit planaren Layoutseitenflächen kann direkt der lichtempfind liche Lötstopplack verwendet werden, wenn zum Beispiel die Geometrie des 3-D-Formkörpers so gewählt wird, daß der Lötstopplack beim Auftragen auf die Layoutseitenfläche nicht auf die restliche Oberfläche des Leiterformkörpers laufen kann. Der Lötstopplack braucht somit nicht gestrippt werden und ver bleibt in den Leiterbahnkanälen.

Die nachfolgenden Beispiele dienen der Erläuterung der Erfindung.

Beispiel 1

Eine spritzgegossene Polyetherimid-Platte weist auf der Oberfläche tiefergeleg te Leiterbahnkanäle zum Beispiel entsprechend dem Design einer IPC-Testschal tung auf. Die Breite des Leiterbahnkanals beträgt 500 m, der Abstand von der Leiterbahngrundfläche bis zum planaren Hochplateau beträgt 350 m. Die Platte weist zusätzlich spritzgegossene Löcher mit einem Durchmesser von 1,1 mm auf. Die Rückseite der Platte ist planar und weist keine Vertiefungen auf.

Die Platte wird nun ganzflächig mit einem haftfesten Kupferüberzug von 35 µm Schichtdicke versehen. Hierzu wird die Oberfläche des Polyetherimid-Formkörpers mit Hilfe eines organischen Lösungsmittels angequollen, mit Chrom-Schwefelsäure geätzt, mit Natriumbisulfit das sechswertige Chrom reduziert und anschließend wird die Platte in eine Lösung getaucht, die einen zum Beispiel wasserlöslichen Palladium(II)-Komplex enthält. Der auf der Oberfläche anhaftende Pd(II)-Komplex wird mit Hilfe von Natriumborhydrid zum Pd-Metall reduziert.

Die mit Pd-Keimen versehene Polyetherimidoberfläche wird in einem chemischen Kupferbad ganzflächig verkupfert, getempert und abschließend in einem elektro lytischen sauren Kupferbad auf 35 µm Schichtdicke verstärkt.

Die so behandelte Probe wird nun auf der Oberfläche der Seite mit den tieferge legten Leiterbahnzügen mit dem Flüssigresist AZ 119 V der Firma Kalle-Hoechst versehen.

Mit Hilfe eines Rakels wird der Lack über die planare Fläche abgestreift. Die Kanäle und Löcher sind nun alle mit Lack aufgefüllt. Der Lack wird in einem Ofen ausgehärtet. Danach wird die Polyetherimid-Platte mit Hilfe einer Bürst maschine auf dem Hochplateau der zu strukturierenden Seite vom Flüssigresist befreit. Die Rückseite der Platte, die keine Vertiefungen aufweist, wird eben falls dem Bürstvorgang unterzogen, um den Lack um die Kontaktierungslöcher herum zu entfernen. Das so freigelegte Kupfer wird in Ammoniumperoxidisulfat weggeätzt.

Anschließend wird der Lack in Aceton aufgelöst und somit die Oberfläche voll ständig vom Flüssigresist befreit. Die Leiterbahnkanäle und Löcher weisen nun eine funktionsfähige 35 µm dicke Kupferauflage auf.

Beispiel 2

Eine im Handel erhältliche glasfaserverstärkte Epoxidplatte ohne Kupferkaschie rung der FR-4-Spezifikation entsprechend mit einer Dicke von 1,6 mm wird ent sprechend dem Schaltungslayout gebohrt. Der Durchmesser der Bohrlöcher beträgt 1,0 mm. Die beiden planaren Oberflächen der Glasfaser-Epoxidplatte werden jetzt dem Schaltdesign entsprechend und die Bohrlöcher verbindenden unter Verwendung einer Fräsmaschine mit 350 m tiefen und 1,0 mm breiten Kanälen versehen.

Die so konstruierte Glasfaser-Epoxidplatte wird nach dem Arbeitsablauf einer Leiterplattenfertigung für FR-4-Schaltungen behandelt.

Die Prozeßschritte umfassen:
Smear-removal (Quellen, Oxidation mit KMnO₄ und Reduktion des Mangan (VII));
Reinigen/Konditionieren (alkalischer netzmittelhaltiger Reiniger);
Aktivieren/Reduzieren (Pd(II)-Komplex, Reduktion mit NaBH₄):
Chemisch Kupfer (alkalisches formalinhaltiges Bad) und
Elektrolytisch Kupfer (schwefelsaures Bad, Schichtdicke bis 35 µm).

Zwischen den einzelnen Arbeitsschritten wird mit Wasser gespült. Die in dieser Art und Weise gefertigte ganzflächig verkupferte Glasfaser-Epoxidplatte wird nun auf beiden Seiten mit einem im Handel erhältlichen photosensiblen Lötstopp lack versehen. Die aufgetragene Lackmenge wird Seite für Seite mit einem Rakel unter geringem Preßdruck verteilt und die Platte im Umlufttrockenschrank getem pert.

Nach Auflegen eines Lotstoppfilmes wird die Plattenoberfläche belichtet (die Belichtungszeit ist aufgrund der Schichtdicke der Lackschicht etwas länger als bei der Standard-FR-4-Prozeßtechnik) und anschließend alkalisch wäßrig ent wickelt. Die Lötstellen der Platte liegen jetzt als Kupferoberfläche vertieft auf beiden Seiten der Platte vor.

Diese Lötstellen werden in einem sauren handelsüblichen Zinn-Blei-Bad mit 12 µm Schichtdicke aufgebaut. Abschließend wird das Hochplateau der Platte durch einen Bürstprozeß von der dünnen Lötstopplackschicht entfernt. Die tiefergeleg ten Leiterbahnzüge sind in den Kanälen entweder durch das aufgebrachte Zinn- Blei oder den nicht abgetragenen Lötstopplack geschützt. Das freigelegte Kupfer wird abschließend auf dem Hochplateau weggeätzt.

Die so erhaltene Glasfaser-Epoxidplatte weist Lötstopplack-geschützte Kupfer leiterbahnen mit verzinnbleiten Lötaugen auf dem Hochplateau eine Epoxidober fläche auf.

Claims

1. Verfahren zur Herstellung von Leiterzugnetzwerken auf nichtleitenden drei dimensional gestalteten Substraten, dadurch gekennzeichnet, daß

a) die leitfähige Struktur des Formkörpers tiefergelegt wird als die Ebene des Dielektrikums der gebrauchsfertigen Schaltung,
b) der so gestaltete Formkörper ganzflächig in üblicherweise metallisiert wird,
c) ein Isolierlack oder -staub aufgebracht wird, der die Vertiefungen des Lei terzugnetzwerkes als Fließbett für seine Ausbreitung und Isolieraufgabe be nutzt,
d) der Isolierlack oder -staub nach dem Aushärten von den erhöhten planaren Plateaus des Formkörpers, die nicht die Funktion als Leiterzugnetzwerk er füllen sollen, von der verkupferten Substratoberfläche abgetragen wird,
e) der Isolierlack oder -staub in den tiefergelegten Leiterzugnetzwerken und Kontaktierungslöchern bestehen bleibt,
f) das Leiterzugnetzwerk durch Auflösen der Kupferflächen, die nicht durch den Isolierlack oder -staub geschützt sind, in Ätzlösungen hergestellt wird.

2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die nichtleitenden Substrate spritzgegossene und extruierte Thermoplaste sowie durch Preßver fahren hergestellt Duromere sein können.

3. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Vertiefungen des nichtleitenden Substrates im Falle des thermoplastischen Kunststoffes mittels Spritzgußtechnik und bei extruierten oder gepreßten Thermoplasten beziehungsweise Duromeren durch Abtrag des Nichtleitersubstrates am Ort der Bestimmung stattfindet.

4. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Vertiefungen des Schaltungslayouts auf einer oder mehreren planaren Seitenflächen des drei dimensional gestalteten Formkörpers sind.

5. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die gleit- oder fließfähigen Lacke oder Stäube Nichtleiter sind.

6. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, daß die Isolierlacke lichtunempfindlich oder lichtsensibel sein können.

7. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die gleit- oder fließfähigen Lacke durch mechanische Tätigkeiten in den Vertiefungen aufkon zentriert werden.

8. Verfahren gemäß Anspruch 7, dadurch gekennzeichnet, daß der Lack oder Staub mit einem mechanisch bedienbaren Rakel oder einem Schütteltisch in die Ver tiefungen befördert wird.

9. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, daß die Vertiefungen eine Höhe von 10 bis 2000 m und eine Breite je nach Anforderung aufweist, wobei die optimale Höhe der Vertiefung 150-350 µm beträgt.

10. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß das nichtleitende Substrat vor dem Aufbringen des Lackes ganzflächig metallisiert wird.

11. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die nichtleitenden Substrate mit einem organischen Lösungsmittel behandelt werden, welches löslich ist in Wasser, Alkoholen oder Ethern.

12. Verfahren gemäß Anspruch 11, dadurch gekennzeichnet, daß das organische Lösungsmittel gleichzeitig ein Ouellmittel für den Kunststoff ist.

13. Verfahren gemäß Ansprüchen 11 und 12, dadurch gekennzeichnet, daß als Lö sungsmittel und/oder Quellmittel Alkylsulfoxide, Dialkylsulfoxide, Dialkyl carbonate, Dialkylacetamide, N,N-Dialkylformamide, Pyrrolidone, Alkohole und/oder Ether verwendet werden.

14. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Kunststoffe nach erfolgter Vorbehandlung mittels eines Ätzbades. vorzugsweise eines Bades enthaltend ein saures oder alkalisches Oxidationsmittel, aufgerauht werden.

15. Verfahren gemäß Anspruch 14, gekennzeichnet durch die Verwendung eines schwefelsauren Chrom-VI-oxid enthaltenden Ätzbades.

16. Verfahren gemäß Anspruch 14. gekennzeichnet durch die Verwendung eines alkalischen KMnO₄ enthaltenden Ätzbades.

17. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die Kunststoffe nach erfolgter Vorbehandlung, gegebenenfalls nach anschließender Aufrauhung in an sich bekannter Weise aktiviert und chemisch metallisiert werden.

18. Verfahren gemäß Anspruch 17, dadurch gekennzeichnet, daß die Aktivierung mittels einer Lösung enthaltend kolloidales oder ionogenes Palladium erfolgt, welches in an sich bekannter Weise vom Schutzkolloid befreit oder zum nullwertigen Metall reduziert wird.

19. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß die chemische Me tallisierung mittels eines Kupfer-, Silber-, Gold-, Zinn-, Kobalt und/oder Nickelbades erfolgt.

20. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß als Kunststoffe Thermoplaste auf Basis der Polyamide, Polyethylen- Polybutylentherephtha late, Polytetrafluorethylen, (Polyarylsulfone, Polyethersulfone, Polyether imide, Polyphenylensulfide, Polyetherketone oder aromatische flüssig-kri stalline Polyester verwendet werden.

21. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß als Kunststoffe Duromere auf Basis Phenolharz, Melaminharz, Epoxidharz und Polyimide ver wendet werden.

22. Verfahren gemäß Anspruch 20 und 21, dadurch gekennzeichnet, daß die Kunst stoffe zusätzlich mit Hartpapier, Glasfasern oder Mineralien gefüllt sein können.

23. Verfahren gemäß Anspruch 1, dadurch gekennnzeichnet, daß die Kunststoffe als Folie, als Spritzteil, als extrudierte Platte oder als Formteil vorlie gen.

24. Verfahren gemäß Ansprüchen 1 bis 23 zur Herstellung von Leiterplatten be ziehungsweise Leiterformkörpern.

25. Leiterplatten beziehungsweise Leiterformkörper hergestellt nach Verfahren gemäß Ansprüchen 1 bis 23.