DE3819989A1 - Comparison circuit - Google Patents
Comparison circuitInfo
- Publication number
- DE3819989A1 DE3819989A1 DE19883819989 DE3819989A DE3819989A1 DE 3819989 A1 DE3819989 A1 DE 3819989A1 DE 19883819989 DE19883819989 DE 19883819989 DE 3819989 A DE3819989 A DE 3819989A DE 3819989 A1 DE3819989 A1 DE 3819989A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- comparison
- output
- potential
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
- G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
Description
Gegenstand der Erfindung ist eine Vergleich-Schaltung, deren Grund-Teil-Schaltung im Vergleich mit der Grund-Teil- Schaltung der Vergleich-Schaltung nach der Haupt-Patent- Anmeldung den Unterschied aufweist, daß die Negier-Schaltung 16 nicht vom Ausgang der Und-Schaltung 11 angesteuert wird, sondern vom Ausgang einer Oder-Schaltung 17, welche ihrerseits von den Ausgängen der Und-Schaltungen 11 und 12 angesteuert wird.The invention relates to a comparison circuit, the base-part circuit of which differs from the base-part circuit of the comparison circuit according to the main patent application in that the negation circuit 16 does not depend on the output of the AND Circuit 11 is driven, but by the output of an OR circuit 17 , which in turn is controlled by the outputs of the AND circuits 11 and 12 .
In Fig. 1 ist die lineare Vergleich-Schaltung Type A 1 verkürzt dargestellt. In Fig. 2 ist die lineare Vergleich- Schaltung Type A 2 verkürzt dargestellt. In Fig. 3 und 4 ist die Abzweig-Vergleich-Schaltung Type B 1 in zwei Teil- Abschnitten verkürzt dargestellt. In Fig. 5 und 4 ist die Abzweig-Vergleich-Schaltung Type B 2 in zwei Teil-Abschnitten verkürzt dargestellt.In Fig. 1 the linear comparison circuit type A 1 is shown shortened. In Fig. 2 the linear comparison circuit type A 2 is shown shortened. In Fig. 3 and 4, the branch comparison circuit is Type B 1 in two sub-sections shown in abbreviated form. In Fig. 5 and 4, the branch comparison circuit Type B 2 into two sub-sections shown in abbreviated form.
Die Vergleich-Schaltung Type A 1 (Fig. 1) besteht aus 3 oder einer beliebig großen Anzahl Teil-Schaltungen 7 b und einer Teil-Schaltung 7 a, sofern nicht lauter gleiche Teil- Schaltungen zur Verwendung kommen. Eine Teil-Schaltung 7 b besteht aus 3 Und-Schaltungen 11 bis 13 mit je 2 Eingängen und 3 Negier-Schaltungen 14 bis 16 und 2 Oder-Schaltungen 17 und 18 mit je 2 Eingängen. Die Teil-Schaltung 7 a besteht nur aus der Negier-Schaltung 14 und der Und-Schaltung 12. Falls die an den N-Eingängen anliegende binär codierte Vergleichszahl größer ist, als die an den M-Eingängen anliegende binär codierte Bezugs-Zahl, hat der Ausgang G L-Potential. Falls die an den N-Eingängen anliegende binär codierte Vergleichszahl gleich oder kleiner ist, wie die an den M-Eingängen anliegende binär codierte Bezugs-Zahl, hat der Ausgang G H-Potential. Die zu verlgeichenden Zahlen müssen in gleichem Code binär codiert sein. The comparison circuit type A 1 ( Fig. 1) consists of 3 or any number of sub-circuits 7 b and a sub-circuit 7 a , unless all the same sub-circuits are used. A sub-circuit 7 b consists of 3 AND circuits 11 to 13 , each with 2 inputs and 3 negation circuits 14 to 16, and 2 OR circuits 17 and 18 , each with 2 inputs. The sub-circuit 7 a consists only of the negation circuit 14 and the AND circuit 12 . If the binary-coded comparison number applied to the N inputs is greater than the binary-coded reference number applied to the M inputs, the output G has L potential. If the binary-coded reference number applied to the N inputs is equal to or less than the binary-coded reference number applied to the M inputs, the output has G potential. The numbers to be compared must be binary coded in the same code.
Die Vergleich-Schaltung Type A 2 (Fig. 2) weist im Vergleich mit der Vergleich-Schaltung Type A 1 (Fig. 1) den Unterschied auf, daß an Stelle der Negier-Schaltung 10 eine Ausgang-Schaltung 20 angeordnet ist, welche aus der Negier- Schaltung 21 und 2 Und-Schaltungen 22 und 23 mit je 2 Eingängen und einer Oder-Schaltung 24 mit 2 Eingängen und einer Negier-Schaltung 25 und den Dioden 26 besteht. Falls die an den N-Eingängen binär codiert anliegende Vergleichs- Zahl größer ist, als die an den M-Eingängen binär codiert anliegende Bezugszahl, hat der Ausgang I H-Potential. Falls die an den N-Eingängen binär codiert anliegende Vergleichszahl kleiner ist, als die an den M-Eingängen binär codiert anliegende Bezugs-Zahl, hat der Ausgang K H-Potential. Falls beide Zahlen gleich groß sind, hat der Ausgang S H-Potential.The comparison circuit type A 2 ( FIG. 2) has the difference in comparison with the comparison circuit type A 1 ( FIG. 1) that instead of the negation circuit 10 an output circuit 20 is arranged, which consists of the negation circuit 21 and 2 AND circuits 22 and 23 with 2 inputs each and an OR circuit 24 with 2 inputs and a negation circuit 25 and the diodes 26 . If the comparison number present in binary code at the N inputs is greater than the reference number applied in binary code at the M inputs, the output has I potential. If the comparison number present in binary code at the N inputs is smaller than the reference number applied in binary code at the M inputs, the output has K potential. If both numbers are equal, the output S has H potential.
Die Vergleich-Schaltung Type B 1 (Fig. 3 und 4) besteht aus einer beliebig großen Anzahl Zweig-Schaltungen 1 bis 3 oder 1 bis n und der Sammel-Schaltung 30, welche pro Zweig- Schaltung eine Teil-Schaltung 8 b hat. Die Zweig-Schaltungen 1 bis 3 oder 1 bis n sind mit Zusatz-Schaltungen 40 versehen, deren Negier-Schaltung 42 dann an ihrem Ausgang H- Potential hat, wenn die an dieser Zweig-Schaltung anliegenden Zahlen gleich groß sind. Bei der ersten Zweig-Schaltung 1 ist diese Zusatz-Schaltung 40 nicht erforderlich, welche bei einer Vergleichschaltung für Vierfeld-codierte Dezimal- Ziffern aus 4 Dioden 41 und einer Negier-Schaltung 42 besteht. Eine Teil-Schaltung 7 b besteht ohne Diode 41 auch aus 3 Und-Schaltungen 11 bis 13 mit je 2 Eingängen und 3 Negier- Schaltungen 14 bis 16 und 2 Oder-Schaltungen 17 und 18 mit je 2 Eingängen. Eine Teilschaltung 7 a besteht ohne Diode 41 aus 2 Und-Schaltungen 11 und 12 mit je 2 Eingängen und 2 Negier-Schaltungen 14 und 15 und einer Oder-Schaltung 17 mit 2 Eingängen. Eine Teil-Schaltung 8 b der Sammel- Schaltung 30 besteht aus einer Und-Schaltung 51 mit 2 Eingängen und einer Oder-Schaltung 52 mit 2 Eingängen. Sofern an Stelle der Zweig-Schaltung 1 eine vereinfachte Zweig- Schaltung zur Verwendung kommt, welche nicht mit einer Zusatz- Schaltung 40 kombiniert ist, ist für die erste Zweig- Schaltung 1 keine Teil-Schaltung 8 b erforderlich, weil in diesem Fall der Ausgang der Oder-Schaltung 61 direkt den oberen Eingang der Und-Schaltung 51 der nächsten Teil- Schaltung 8 b ansteuert.The comparison circuit Type B 1 ( Fig. 3 and 4) consists of any number of branch circuits 1 to 3 or 1 to n and the collector circuit 30 , which has a sub-circuit 8 b per branch circuit. The branch circuits 1 to 3 or 1 to n are provided with additional circuits 40 , the negation circuit 42 of which has high potential at its output if the numbers applied to this branch circuit are of the same size. In the first branch circuit 1 , this additional circuit 40 is not required, which consists of 4 diodes 41 and a negation circuit 42 in a comparison circuit for four-field coded decimal digits. A partial circuit 7 b without diode 41 also consists of 3 AND circuits 11 to 13 with 2 inputs each and 3 negation circuits 14 to 16 and 2 OR circuits 17 and 18 with 2 inputs each. A subcircuit 7 a without diode 41 consists of 2 AND circuits 11 and 12 , each with 2 inputs and 2 negation circuits 14 and 15, and an OR circuit 17 with 2 inputs. A sub-circuit 8 b of the collector circuit 30 consists of an AND circuit 51 with 2 inputs and an OR circuit 52 with 2 inputs. If a simplified branch circuit is used instead of the branch circuit 1 , which is not combined with an additional circuit 40 , no sub-circuit 8 b is required for the first branch circuit 1 , because in this case the output the OR circuit 61 directly controls the upper input of the AND circuit 51 of the next sub-circuit 8 b .
Die Vergleich-Schaltung Type B 2 (Fig. 5 und 4) weist im Vergleich mit der Vergleich-Schaltung Type B 1 (Fig. 3 und 4) den Unterschied auf, daß sie wie die Vergleich-Schaltung Type A 2 (Fig. 2) nicht nur einen Ausgang G, sondern 3 Ausgänge (I und S und K) hat. Die Sammel-Schaltung 30 ist somit mit der Zusatz-Schaltung 20 versehen, welche aus der Negier-Schaltung 21 und den Und-Schaltungen 22 und 23 mit je 2 Eingängen und der Oder-Schaltung 24 mit 2 Eingängen und der Negier-Schaltung 25 und den Dioden 55 besteht. Die erste Teil-Schaltung 8 b der Sammel-Schaltung 30 ist nicht erforderlich, weil der Übertrag-Eingang r nicht erforderlich ist. Die Leitung c ist in diesem Fall direkt mit der Leitung d verbunden und die Leitung e direkt mit der Leitung f verbunden. The comparison circuit type B 2 ( FIGS. 5 and 4) has the difference in comparison with the comparison circuit type B 1 ( FIGS. 3 and 4) that it, like the comparison circuit type A 2 ( FIG. 2 ) has not only one output G , but 3 outputs (I and S and K) . The collector circuit 30 is thus provided with the additional circuit 20 , which consists of the negation circuit 21 and the AND circuits 22 and 23 with 2 inputs each and the OR circuit 24 with 2 inputs and the negation circuit 25 and the diodes 55 . The first sub-circuit 8 b of the collecting circuit 30 is not necessary because the carry input r is not required. In this case the line c is connected directly to the line d and the line e is connected directly to the line f .
Die Vergleichschaltungen Type C 1 und C 2 haben Zweig- Schaltungen 1 bis 3 oder 1 bis n, welche aus je 4 Teil- Schaltungen 7 b und einer Teil-Schaltung 7 a bestehen oder aus 5 Teil-Schaltungen 7 b bestehen. Mit diesen Vergleich- Schaltungen können somit Fünffeld-codierte Dezimalzahlen miteinander Verglichen werden.The comparison circuits Type C 1 and C 2 have branch circuits 1 to 3 or 1 to n , which each consist of 4 sub-circuits 7 b and a sub-circuit 7 a or consist of 5 sub-circuits 7 b . With these comparison circuits, five-field-coded decimal numbers can thus be compared with one another.
Die Vergleich-Schaltung Type C 1 weist somit im Vergleich mit der Vergleich-Schaltung Type B 1 (Fig. 3 und 4) den Unterschied auf, daß die Zweig-Schaltungen 1 bis 3 oder 1 bis n aus je einer Teil-Schaltung 7 a und 4 Teil-Schaltungen 7 b bestehen oder aus je 5 Teil-Schaltungen 7 b bestehen.The comparison circuit Type C 1 thus, in comparison with the comparison circuit Type B 1 (Fig. 3 and 4) the difference in that the branch circuits 1 to 3 or 1 to n of a respective sub-circuit 7a and 4 sub-circuits 7 b or consist of 5 sub-circuits 7 b each.
Die Vergleich-Schaltung Type C 2 weist somit im Vergleich mit der Vergleich-Schaltung Type B 2 (Fig. 5 und 4) den Unterschied auf, daß die Zweig-Schaltungen 1 bis 3 oder 1 bis n aus je einer Teil-Schaltung 7 a und 4 Teil-Schaltungen 7 b bestehen oder aus je 5 Teil-Schaltungen 7 b bestehen.The comparison circuit Type C 2 thus has the difference in comparison with the comparison circuit Type B 2 ( Fig. 5 and 4) that the branch circuits 1 to 3 or 1 to n each from a sub-circuit 7 a and 4 sub-circuits 7 b or consist of 5 sub-circuits 7 b each.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883819989 DE3819989A1 (en) | 1988-05-23 | 1988-06-11 | Comparison circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19883817427 DE3817427A1 (en) | 1988-05-23 | 1988-05-23 | Comparison circuit |
DE19883819989 DE3819989A1 (en) | 1988-05-23 | 1988-06-11 | Comparison circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3819989A1 true DE3819989A1 (en) | 1989-12-28 |
Family
ID=25868347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19883819989 Withdrawn DE3819989A1 (en) | 1988-05-23 | 1988-06-11 | Comparison circuit |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3819989A1 (en) |
-
1988
- 1988-06-11 DE DE19883819989 patent/DE3819989A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3819989A1 (en) | Comparison circuit | |
DE3825388A1 (en) | Comparison circuit | |
DE3403119A1 (en) | Serial electronic adder in decimal code | |
DE3826838A1 (en) | Comparison circuit | |
DE3825175A1 (en) | Comparison circuit | |
DE3820721A1 (en) | Comparison circuit | |
DE3822505A1 (en) | Comparison circuit | |
DE3817427A1 (en) | Comparison circuit | |
DE3720538A1 (en) | Adder circuit in 5211 code | |
DE3825903A1 (en) | Comparison circuit | |
DE4021137A1 (en) | Electronic carry adder circuit - uses AND=circuits with five inputs andswitches very quickly even for addition of 9 and 1 | |
DE3817562A1 (en) | Comparison circuit | |
DE3615709A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3819313A1 (en) | Comparison circuit | |
DE3642815A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3819174A1 (en) | Comparison circuit | |
DE3818228A1 (en) | Comparison circuit | |
DE3526875A1 (en) | Addition fixed circuit in decimal code | |
DE3618710A1 (en) | Dual full adder | |
DE3716551A1 (en) | Adder circuit in decimal 1-out-of-10 code | |
DE3834202A1 (en) | Adder circuit using 1-out-of-10 code | |
DE3642011A1 (en) | Adder circuit using decimal 1-out-of-10 code | |
DE3721555A1 (en) | Adder circuit in 51111 code | |
DE3621865A1 (en) | Adder circuit in 54321 code | |
DE3723584A1 (en) | Special circuit for the possible exchange of the output potentials |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3817427 Format of ref document f/p: P |
|
8141 | Disposal/no request for examination |