DE3810476A1 - Verfahren zur seriellen uebertragung von schaltzustaenden - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur seriellen, drahtgebundenen Übertragung der Schaltzustände mehrerer Schalter, insbesondere der Schalter eines Steuergriffs eines Fahrzeuges, auf eine Auswerteschaltung, wobei die Schalter in einer Matrix einer Übertragungsschaltung liegen.

Für die Übertragung der Schaltzustände von Schaltern eines Steuergriffs eines Luftfahrzeugs auf eine Auswerteschaltung ist eine serielle Daten­ übertragung erwünscht, da eine parallele Datenübertragung eine Vielzahl von Verbindungsleitungen zwischen den Schaltern und der Auswerteschaltung erfordern würde.

Für eine asynchrone, serielle Datenübertragung wäre in der Auswerteschal­ tung und in der Übertragungsschaltung ein eigener Taktoszillator nötig. Wegen der beengten Platzverhältnisse im Steuergriff läßt sich in diesem jedoch kein Taktoszillator vorsehen, der eine hinreichende Stabilität oder Funktionssicherheit hat.

Eine bekannte synchrone, serielle Datenübertragung vorzusehen, ist un­ günstig, da sie, wenn sie hinreichend sicher sein soll, vergleichsweise langsam arbeitet.

Aufgabe der Erfindung ist es, ein Verfahren der eingangs genannten Art vorzuschlagen, die wenig Verbindungsleitungen und schalterseitig wenig Platz bei hoher Übertragungssicherheit benötigt.

Erfindungsgemäß ist obige Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß von der Auswerteschaltung über eine Taktleitung Clockimpulszyklen an die Übertragungsschaltung geleitet werden, daß die Clockimpulse zyklisch nacheinander die Schaltzustände der Schalter abfragen und über eine einzige Daten­ leitung an die Auswerteschaltung legen, daß bei nur einem bestimmten Clockimpuls jedes Clockimpulszyklusses in der Übertragungsschaltung ein Tristate-Zustand auf die Datenleitung gelegt wird und daß die Auswerteschaltung mit einer Prüfschaltung erfaßt, ob der Tristate- Zustand nur bei dem bestimmten Clockimpuls auftritt, und dann, wenn der Tristate-Zustand zu einem anderen Zeitpunkt auftritt, die in diesem Zyklus empfangenen Daten unterdrückt.

Zwischen der schalternah angeordneten Übertragungsschaltung und der von dieser entfernten Auswerteschaltung sind zur Übertragung der Schaltzustände nur eine Taktleitung und eine Datenleitung nötig. Die Schaltzustände der Schalter werden nacheinander im Takt der Clockimpulse abgetastet. Während eines einzigen Clockimpulses jedes Clockimpulszyklusses wird von der Übertragungsschaltung ein Tristate- Zustand an die Auswerteschaltung übertragen. Dieser stellt im Gegen­ satz zu dem H- oder L-Pegel der Datenleitung einen hochohmigen Wider­ stand dar, welcher von der Auswerteschaltung erkannt wird. Durch auf die Taktleitung gelangende Störimpulse kann es zu einer Verschie­ bung der Zuordnung zwischen dem betreffenden Schalter und dem ihn abtastenden Clockimpuls kommen, was einer Verwechslung der Schalter entspräche. Da jedoch in diesem Fall auch der Tristate-Zustand mitver­ schoben wird, also nicht bei dem bestimmten Clockimpuls auftritt, kann die Auswerteschaltung diese Verschiebung erkennen und die Aus­ wertung der in einem solchen gestörten Zyklus übertragenen Daten unterdrücken.

Auch Kurzschlüsse und Brüche der Taktleitung und der Datenleitung sind von der Auswerteschaltung erfaßbar.

Da die Übertragungsschaltung keinen eigenen Oszillator aufweist, läßt sie sich platzsparend im Steuergriff unterbringen.

Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen und der folgenden Beschreibung.

In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild einer Gesamtschaltung mit Übertragungsschaltung, Übertragungsstrecke und Auswerteschaltung;

Fig. 2 ein Blockschaltbild einer Baugruppe der Über­ tragungsschaltung;

Fig. 3 eine Matrix der Übertragungsschaltung, ange­ schlossen an die Baugruppe nach Fig. 2;

Fig. 4 ein Schaltdiagramm.

An einem nicht näher dargestellten Steuergriff sind im Beispielsfalle bis zu 24 Schalter S 1 bis S 24 vorgesehen, die jedoch beliebig erweiterbar sind. Jeder Schalter weist einen manuell betätigbaren Schaltkontakt 1 auf, der einen Transistor TR schaltet. Die Tran­ sistoren TR sind in eine Matrix 2 geschaltet (vgl. Fig. 1 und 3). Diese weist sechs Zeilenleitungen QA bis QF und vier Spaltenlei­ tungen IA bis ID auf. An den Spaltenleitungen IA bis ID liegen Widerstände R 1 bis R 4 .

Die Matrix 2 ist Teil einer im Steuergriff angeordneten Übertragungs­ schaltung 3, welche eine Baugruppe 4 und Filter 5, 6 umfaßt.

Über eine Taktleitung 7, an der das Filter 5 liegt, und eine Daten­ leitung 8 ist die Übertragungsschaltung 3 mit einer Auswerteschal­ tung 9 verbunden. Die Taktleitung 7 und die Datenleitung 8 bilden die Übertragungsstrecke.

Außerdem verläuft zwischen der Übertragungsschaltung 3 und der Aus­ werteschaltung 9 eine Erdungsleitung 10 und eine Spannungsversor­ gungsleitung 11, in der das Filter 6 liegt.

Die Auswerteschaltung 9 weist einen Auswerterechner 12 auf, dessen Clock-Ausgang über einen Pegeltreiber 13, der zur Verbesserung der Störfestigkeit der Taktleitung 7 einen niederohmigen Ausgang aufweist, an die Taktleitung 7 angeschlossen ist. Die Datenleitung 8 ist über ein Filter 14 und einen Schmitt-Trigger 15 einer Prüfschaltung 16 an einen Dateneingang des Auswerterechners 12 angeschlossen. Am Eingang des Schmitt-Triggers 15 liegt außerdem über einen Wider­ stand R 5 und einen Treiber 17 ein Ausgang 18 des Auswerterechners 12. Der Ausgang 18 liegt im Normalfall auf low. R 5 wirkt als "pull-down"- Widerstand. Bei einem Pegelwechsel von high auf low am Dateneingang schaltet der Ausgang 18 von low auf high. Der Widerstand R 5 arbeitet jetzt als "pull-up"-Widerstand.

Zur parallelen Ausgabe der Daten ist an den Auswerterechner 12 eine Ausgabeeinheit 19 angeschlossen.

Eine Clockimpulsfolge, die vom Auswerterechner 12 auf die Taktleitung 7 gelegt wird, umfaßt 32 Bit. Die Baugruppe 4 der Übertragungsschal­ tung 3 weist einen 5-Bit-Vorwärtszähler 20 auf, so daß 32 verschiedene Zählerstände möglich sind. Da im Beispielsfalle höchstens 24 Schalter vorgesehen sind, lassen sich die übrigen Zählerstände für andere Zwecke auswerten.

Der Zähler 20 wird durch eine Flanke der Clockimpulse getriggert. Seine fünf Ausgänge A bis E sind mit einem 6-fach-Demultiplexer 21 verbunden, an dem die sechs Zeilenleitungen QA bis QF liegen. Der Demultiplexer 21 hat die Eigenschaft, daß sich immer nur einer seiner Ausgänge auf "1" schalten läßt, während die anderen Ausgänge auf "0" verbleiben (vgl. Fig. 4). Die fünf Ausgänge des Zählers 20 sind auch an einen 4-fach-Multiplexer 22 gelegt, an dessen Eingänge die vier Spaltenleitungen IA bis ID angeschlossen sind.

Der Multiplexer 22 hat die Eigenschaft, daß er nur einen seiner vier Eingänge auf die Datenleitung 8 schaltet.

An den Ausgang des Multiplexers 22 ist eine steuerbare Tristate- Ausgangsstufe 23 angeschlossen, die von einem Synchronmarkendeko­ der 24 gesteuert ist. An diesem liegen ebenfalls die Ausgänge des Zählers 20. Der Synchronmarkendekoder 24 schaltet bei den Bits 1 bis 24 (vgl. Fig. 4), die den Zählerständen des Zählers 20 0 bis 23 entsprechen, die Tristate-Ausgangsstufe 23 so, daß das Ausgangssignal des Multiplexers 22 invertiert auf die Datenleitung 8 gegeben wird. Es wird also entsprechend des über den Demultiplexer 21 und den Multiplexer 22 angesprochenen Schalters S 1 bis S 24 und dessen Schaltzustands ein high- oder low-Pegel auf die Datenleitung 8 gelegt. Beim 32. Bit schaltet der Dekoder 24 die Tristate-Ausgangsstufe 23 in ihren Tristate-Zustand, wobei sie im Gegensatz zu dem high- oder low-Zustand für die Datenleitung 8 einen hochohmigen Widerstand darstellt. In Fig. 4 ist dieser Zustand mit zzz dargestellt.

Die Funktionsweise der beschriebenen Schaltung ist im wesentlichen folgende:

Die Zeilenleitung QA wird vom 1. bis 5. Clockimpuls in jedem Clock­ impulszyklus über den Zähler 20 und den Demultiplexer 21 auf high geschaltet. Entsprechend wird vom 5. bis 9. Clockimpuls die Zeilen­ leitung QB auf high geschaltet. Dies setzt sich fort, bis auch die Zeilenleitung QF vom 21. bis zum 25. Clockimpuls auf high schaltet (vgl. Fig. 4).

Ist bspw. beim 3. Clockimpuls der Schalter S 3 geschlossen, der zwischen der Zeilenleitung QA und der Spaltenleitung IC liegt, dann der Multi­ plexer 22 vom Zähler 20 auf die Spaltenleitung IC geschaltet, dann wird über den Widerstand R 3 und die Tristate-Ausgangsstufe 23 ein low-Signal an die Datenleitung 8 gelegt (vgl. Fig. 4). Bei dem in Fig. 4 dargestellten Fall ist außer dem Schalter S 3 der Schalter S 24 betätigt.

Sind während des Anstehens des high-Signals an der Leitung QA außer dem Schalter S 3 auch einer oder mehrere der Schalter S 1, S 2 oder S 4 geschlossen, dann hat dies keine Wirkung auf das Signal auf der Datenleitung 8. Bei nicht abgetasteten und nicht betätigten Schaltern steht an der Datenleitung 8 Highpotential.

Diese Abtastung der Schalterzustände hat im Vergleich zu einer Ab­ tastung mittels Schieberegistern den wesentlichen Vorteil, daß die Baugruppe 4 nicht für jeden Schalter S 1 bis S 24 eines eigenen An­ schlusses bedarf.

Der serielle Datenstrom der Datenleitung 8 gelangt zum Schmitt-Trigger 15. Der Auswerterechner 12 erkennt durch die high-low-high-Sprünge bei seinem 3. und 24. Clockimpuls, daß die Schalter S 3 bis S 24 geschlossen, d.h. betätigt sind, und gibt im störungsfreien Fall entsprechende Signale an die Ausgabeeinheit 19.

Bei jedem 32. Clockimpuls tritt auf der Datenleitung 8 der von der Tristate-Ausgangsstufe 23 geschaltete Tristate-Zustand auf. Dadurch wird infolge des am Widerstand R 5 vom Ausgang 18 anliegenden Low- Potentials der Eingang des Schmitt-Triggers 15 auf Low-Potential gezogen.

Der Auswerterechner 12 erkennt, daß dann, wenn dies beim 32. Clock­ impuls eintritt, die Synchronisation und damit die Zuordnung zwischen dem jeweils abgetasteten Schalter und dessen empfangenen Schaltzu­ stand übereinstimmt.

Nach jedem Pegelwechsel von high auf low schaltet der Auswerterech­ ner 12 seinen Ausgang 18 von low auf high. Dies beeinflußt den Eingang des Schmitt-Triggers 15 nicht, solange ein High- oder Low-Potential der Datenleitung 8 anliegt. Am Ende eines Tristate-Zustands jedoch zieht der Widerstand R 5 den Eingang des Schmitt-Triggers 15 auf High-Potential ("pull-up"-Eigenschaft). Dies erfaßt der Auswerte­ rechner 12 als vorliegende Synchronisation.

Danach wird der Ausgang 18 erneut auf low geschaltet.

Tritt ein Leitungsbruch auf, dann entspricht dieser einem Tristate- Zustand, der jedoch nicht mehr während des 32. Clockimpulses, sondern dauerhaft besteht. Dies erfaßt der Auswerterechner 12. Tritt ein Kurzschluß gegen das eine oder andere Potential auf, dann kann sich der Tristate-Zustand nicht einstellen. Auch dies kann der Auswerte­ rechner 12 erfassen.

Zwischen dem letzten, 24. Clockimpuls, der für die Schalterabtastung vorgesehen ist und dem 32. Clockimpuls, der für den Tristate-Zustand vorgesehen ist, liegen weitere Clockimpulse. Diese können zu weiteren Testinformationen ausgenutzt werden. Beispielsweise ist es möglich, einen dieser Clockimpulse als Test für einen Kurzschluß- oder Leitungs­ bruch-Zustand zu verwenden und diesen auf den Schmitt-Trigger 15 durchzuschalten. Liegt ein Leitungsbruch vor, dann kann das High- Potential dieses Clockimpulses nicht durchgeschaltet werden. Liegt ein Kurzschluß gegen das High-Potential vor, dann kann das Low-Poten­ tial des Clockimpulses nicht durchgeschaltet werden. Liegt ein Kurz­ schluß zum Low-Potential vor, dann kann das High-Potential dieses Clockimpulses am Schmitt-Trigger 15 nicht auftreten.

Claims (6)

1. Verfahren zur seriellen, drahtgebundenen Übertragung der Schaltzu­ stände mehrerer Schalter, insbesondere der Schalter eines Steuer­ griffs eines Luftfahrzeuges, auf eine Auswerteschaltung, wobei die Schalter in einer Matrix einer Übertragungsschaltung liegen, dadurch gekennzeichnet, daß von der Auswerteschaltung (9) über eine Taktleitung (7) Clockim­ pulszyklen an die Übertragungsschaltung (3) geleitet werden, daß die Clockimpulse zyklisch nacheinander die Schaltzustände der Schal­ ter (S 1 bis S 24) abfragen und über eine einzige Datenleitung (8) an die Auswerteschaltung (9) legen, daß bei einem bestimmten Clock­ impuls (32) jedes Clockimpulszyklusses in der Übertragungsschaltung (3) ein Tristate-Zustand auf die Datenleitung (8) gelegt wird und daß die Auswerteschaltung (9) mit einer Prüfschaltung (16) erfaßt, ob der Tristate-Zustand nur bei dem bestimmten Clockimpuls (32) auf­ tritt, und dann, wenn der Tristate-Zustand zu einem anderen Zeitpunkt auftritt, die in diesem Zyklus empfangenen Daten unterdrückt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Clockimpulse an einen Zähler (20) der Übertragungsleitung (3) gelegt sind.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß an den Spaltenleitungen (IA bis ID) der Matrix (2) ein Multiplexer (22) liegt, an den die Datenleitung (8) angeschlossen ist und daß an den Zeilenleitungen (QA bis QF) der Matrix (2) ein Demultiplexer (21) liegt und der Multiplexer (22) sowie der Demultiplexer (21) über den Zähler (20) von den Clockimpulsen geschaltet sind.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der Übertragungsschaltung (3) vor die Datenleitung (8) eine steuerbare Tristate-Ausgangsstufe (23) geschaltet ist, welche bei dem bestimmten Clockimpuls in den Tristate-Zustand geschaltet wird.

5. Verfahren nach den vorhergehenden Ansprüchen 2 bis 4, dadurch gekennzeichnet, daß die Tristate-Ausgangsstufe (23) von dem Zähler (20) gesteuert ist.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in der Prüfschaltung (16) der Tristate-Zustand der Daten­ leitung (8) über einen Widerstand (R 5) ausgewertet wird, der an das High- bzw. Low-Potential der Taktleitung gelegt ist.