DE3784827T2 - Leistungstransistor mit selbstschutz gegen sekundaerdurchschlag. - Google Patents

Description

• Die Erfindung betrifft einen Leistungstransistor mit Selbstschutz gegen direkten Sekundärdurchbruch.
• Wie allgemein bekannt ist, ist der direkte Sekundärdurchbruch die Hauptursache für eine Fehlfunktion bei Leistungstransistoren. Er tritt aufgrund einer Stromkonzentration in einem bestimmten Bereich auf, so daß der örtliche Temperaturanstieg einen regenerativen Effekt auf die Ansammlung von Strom in dem Bereich ausübt und eine positive Rückkopplungserscheinung darstellt.
• Es ist weiterhin bekannt, daß ein Haupthindernis bei der Erzielung einer verbesserten Widerstandsfähigkeit gegen die Erscheinung des direkten Sekundärdurchbruchs bei Leistungstransistoren in der elektrothermischen Wechselwirkung der verschiedenen, Verlustleistung erzeugenden Bereiche des Transistors liegt.
• Zur Verbesserung der Fähigkeiten von Transistoren, solchen Beanspruchungen zu widerstehen, sind schon verschiedene Lösungen vorgeschlagen worden. Im einzelnen umfaßt eine Lösung die Verwendung von Widerständen (sogenannten Ballastwiderständen) in Serie zu dem Emitter jedes Elementartransistors, die den vollständigen Leistungstransistor bilden. Eine andere Lösung wird in der GB-PS 1,467,612 vorgeschlagen, bei der jeder Elementartransistor durch ein Transistorpaar ersetzt wird, welches geometrisch so angeordnet ist, daß eine Kompensation thermischer Ungleichgewichte erzielt wird. Eine weitere Lösung ist aus der italienischen Patentanmeldung No. 21028 A/84 und der deutschen Patentanmeldung DE-A-35 18 077 bekannt, gemäß der jeder Elementartransistor mittels seiner eigenen Stromquelle gesteuert wird, so daß elektrothermische Regenerationserscheinungen reduziert werden.
• Diese Lösungen erlauben jedoch nur eine teilweise Reduzierung des Auftretens eines direkten Sekundärdurchbruches und sind nicht immer frei von Nachteilen.
• Eine wesentliche Verbesserung im Hinblick auf dieses Problem wird jedoch gemäß einer in der US-PS 4,682,197 beschriebenen Lösung erzielt. Gemäß der in diesem Patent beschriebenen Lösung ist es möglich, eine integrierte Halbleitereinrichtung zu erhalten, deren Ausgangsleistung gleich der Summe der durch jeden Elementartransistor (gebildet durch eine Mehrzahl von Zellen und auch als "Finger" bezeichnet, der eine Gruppe von Zellen umfaßt) erzeugten Leistungen ist, und zwar im Falle eines bipolaren Leistungstransistors. Im einzelnen besteht die Einrichtung aus einer Mehrzahl von Elementartransistoren, die elektrisch verbunden, physikalisch jedoch mit einem Abstand von 0,4 mm (17 mils) (d.h. näherungsweise der Breite eines einzelnen Fingers) voneinander getrennt sind.
• Da jedoch in den meisten Fällen die maximale Anzahl der den Leistungstransistor bildenden Finger durch die Sättigungsspannung bestimmt ist, stellt die in dem letztgenannten Patent beschriebene Lösung im Hinblick auf die Größe des Leistungstransistors noch kein Optimum dar. Darüber hinaus sind die beschriebenen Lösungen im Hinblick auf eine Minimierung der Größe der Einrichtung nur begrenzt brauchbar, und zwar insbesondere dann, wenn die Doppel- Metallebene nicht verwendet werden kann. Diese Lösungen bestehen z.B. in der Einfügung der als Stromquellen arbeitenden Treibertransistoren oder der Elementartransistoren der komplementären Stufe zwischen zwei benachbarten Elementartransistoren, im letzteren Fall wenn die Einrichtung eine Klasse B-Ausgangsstufe bildet, bei der die zwei Ausgangstransistoren alternativ arbeiten.
• Ausgehend von dieser Situation besteht das Ziel der Erfindung darin, einen bipolaren Leistungstransistor zu schaffen, bei dem die Nachteile der bekannten Lösungen vermieden werden und der insbesondere verbesserte Eigenschaften sowie einen Selbstschutz gegen direkten Sekundärdurchbruch aufweist.
• Vor diesem Hintergrund besteht eine besondere Aufgabe darin, eine bipolare Leistungseinrichtung zu schaffen, deren Elementartransistoren benachbart zueinander ohne Zwischenraum liegen, und die trotzdem die gleichen Leistungspegel zur Verfügung stellt, die mit den in dem zuletzt erwähnten Patent beschriebenen beabstandeten Strukturen erzielbar sind.
• Eine weitere Aufgabe besteht darin, einen bipolaren Leistungstransistor anzugeben, der aufgrund der Tatsache, daß während seines Betriebes in der Sättigung alle Elementartransistoren oder Finger aktiv sind, geringe Sättigungswerte aufweist.
• Eine weitere Aufgabe der Erfindung besteht darin, einen bipolaren Leistungstransistor zu schaffen, dessen Größe im wesentlichen gleich der Größe einer Standardstruktur ist.
• Nicht zuletzt liegt der Erfindung auch die Aufgabe zugrunde, einen Leistungstransistor zu schaffen, der unter Verwendung der in der Elektronikindustrie üblichen Technologie und Apparaturen leicht zu integrieren ist, so daß die Produktionskosten mit denen von bekannten Einrichtungen vergleichbar sind.
• Das beschriebene Ziel, die Aufgaben und weitere Merkmale, die im folgenden noch beschrieben werden, werden durch einen Leistungstransistor mit Selbstschutz gegen direkten Sekundärdurchbruch gemäß Anspruch 1 gelöst bzw. erreicht.
• Erfindungsgemäß arbeiten in der niedrigen Stromsättigung, bei der nicht die Gefahr eines direkten Sekundärdurchbruches besteht, alle Elementartransistoren zusammen, um die Siliciumfläche möglichst vollständig auszunutzen, während demgegenüber in der Nähe des Bereiches, in dem ein direkter Sekundärdurchbruch auftreten kann, einige Transistoren, vorzugsweise die alternierend mit den übrigen Elementartransistoren angeordneten, plötzlich oder schrittweise abgeschaltet werden, so daß die nicht durch die Schalter gesteuerten Elementartransistoren voneinander ähnlich wie bei der in der US-PS 4,682,197 beschriebenen Lösung beabstandet sind, wenn sie im Bereich eines Hochspannungsbetriebes arbeiten.
• In diesem Fall, der den gefährlichen Betriebsbereich darstellt, wird die durch einen einzelnen Elementartransistor abgebbare Leistung mit der Anzahl der Elementartransistoren, die nicht durch den zugeordneten Schalter abgeschaltet sind, multipliziert.
• Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung von zwei beispielhaften bevorzugten Ausführungsformen in Verbindung mit den Zeichnungen. Es zeigt:
• Fig. 1 das äquivalente Schaltbild einer ersten Ausführungsform eines erfindungsgemäßen Leistungstransistors;
• Fig. 2 das äquivalente Schaltbild einer zweiten Ausführungsform eines erfindungsgemäßen Leistungstransistors; und
• Fig. 3 den Verlauf der in den einzelnen Elementartransistoren der Ausführungsform gemäß Fig. 2 fließenden Ströme in Abhängigkeit von der Kollektor/Emitter-Spannung.
• Bei der in Fig. 1 gezeigten ersten Ausführungsform eines Leistungstransistors werden einige der einzelnen Elementartransistoren, die den vollständigen Leistungstransistor bilden, schlagartig abgeschaltet, wenn eine bestimmte Schwellwertspannung überschritten wird.
• Der in Fig. 1 gezeigte Leistungstransistor weist eine Mehrzahl von Transistorstrukturen auf, die voneinander durch gestrichelte Linien getrennt und mit der Bezugsziffer 1 bezeichnet sind, wenn sie nicht mit Schalteinrichtungen versehen sind bzw. die Bezugsziffer 2 tragen, wenn sie zum Abschalten des zugeordneten Elementartransistors bei Überschreiten einer Schwellwertspannung einen Steuerschalter aufweisen. Im Detail enthält jede Transistorstruktur 1, 2 einen Elementartransistor 3 (hier vom NPN- Typ), wobei die Elementartransistoren 3 miteinander verbundene Emitteranschlüsse aufweisen, die den gemeinsamen Emitteranschluß der Einrichtung bilden (bezeichnet mit E). Weiterhin weist jede Transistorstruktur Kollektoranschlüsse auf, die ebenfalls miteinander verbunden sind und einen gemeinsamen Kollektoranschluß C des Leistungstransistors bilden, sowie Basisanschlüsse, die jeweils mit einem entsprechenden Widerstand 4 verbunden sind. Bei der dargestellten Ausführungsform werden die Elementartransistoren durch eine gemeinsame Stromquelle getrieben, die hier durch einen PNP-Transistor 5 gebildet ist, dessen Basisanschluß den Basisanschluß B des gesamten Leistungstransistors darstellt, dessen Kollektoranschluß mit dem Widerstand 4 verbunden ist und dessen Emitteranschluß an dem gemeinsamen Kollektoranschluß C der Einrichtung anliegt.
• Die Struktur besteht folglich abwechselnd aus den Transistorstrukturen 1 und 2, die die oben beschriebene Basisstruktur aufweisen und sich dadurch voneinander unterscheiden, daß die Transistorstrukturen 2 Schalteinrichtungen aufweisen, die ihr Abschalten bewirken, wenn eine vorbestimmte Schwellwertspannung erreicht wird. Im einzelnen besteht in diesem Fall die Schalteinrichtung aus der Kombination eines Transistors 6, der mit der Basis des Transistors 3 verbunden ist, und einer Zener-Diode 7, die in geeigneter Weise zwischen die Basis des Transistors 6 und den gemeinsamen Kollektoranschluß C geschaltet ist. Der Transistor 6 ist dabei ein NPN-Transistor, dessen Kollektoranschluß mit der Basis des Transistors 3 verbunden ist, dessen Emitteranschluß zu dem gemeinsamen Emitteranschluß E geführt ist und dessen Basisanschluß mit der Anode der Zener-Diode 7 verbunden ist, deren Kathode an dem gemeinsamen Kollektor C anliegt.
• Wie ohne weiteres ersichtlich wird, arbeiten während des Niedrig-Spannungsbetriebes alle Elementartransistoren 3, da über den Zener-Dioden eine Umkehrspannung liegt, deren Wert nicht ausreicht, um sie zum Leiten zu bringen. Wenn jedoch die Durchbruchsspannung der Zener-Dioden 7 überschritten wird, beginnen diese Dioden zu leiten und schalten die entsprechenden Transistoren 6 ein, die wiederum die Emitter- und Basisanschlüsse der zugeordneten Transistoren 3 kurzschließen und ihr Abschalten bewirken. Wenn demgemäß der Leistungstransistor in dem gefährlichen Bereich arbeitet, in dem direkte Sekundärdurchbrüche auftreten können, hat der in Fig. 1 gezeigte Leistungstransistor alternierend ein- und ausgeschaltete Elementartransistoren, so daß in diesem gefährlichen Bereich die arbeitenden Elementartransistoren voneinander durch den Zwischenraum getrennt sind, der durch die ausgeschalteten Transistoren der Strukturen 2 eingenommen wird. Auf diese Weise ist es möglich, in diesem Bereich mit einer Struktur ähnlich der in dem obengenannten US-Patent vorgeschlagenen zu arbeiten, mit der eine Erhöhung der durch den Leistungstransistor abgeführten Leistung mit einem Faktor gleich der Anzahl der arbeitenden Elementartransistoren möglich ist.
• Die in Fig. 1 gezeigte Lösung ist besonders einfach und erlaubt die unmittelbare Abschaltung der mit dem Abschaltsystem verbundenen Transistoren, wenn die durch die Zener-Diode 7 bestimmte Schwellwertspannung erreicht wird. Wenn jedoch der Leistungstransistor in einem linearen Bereich arbeitet, ist ein solches schlagartiges Abschalten unerwünscht, da es Verzerrungen des Ausgangssignals nach sich ziehen würde, die z.B. dann nachteilig sind, wenn die Leistungseinrichtung in Audiogeräten oder anderen Systemen verwendet wird, bei denen ein Schaltbetrieb gewünscht wird. In diesem Fall ist es möglich, die in Fig. 2 dargestellte Lösung zu verwenden, bei der die Schalteinrichtungen nicht so arbeiten, daß die zugeordneten Elementartransistoren schlagartig abgeschaltet werden, sondern beim Überschreiten der vorbestimmten Schwellwertspannung schrittweise abschalten. Im einzelnen besteht der in Fig. 2 gezeigte Leistungstransistor auch abwechselnd aus Transistorstrukturen 10 und 11, und zwar in Abhängigkeit davon, ob der zugeordnete Elementartransistor im Hochspannungsbetrieb aktiv ist oder in diesem Bereich abgeschaltet wird. Jede Transistorstruktur 10, 11 besteht im wesentlichen aus einem Elementartransistor 16 (hier vom NPN-Typ) und einem zugeordneten Treibertransistor 15 (hier vom PNP- Typ). Im einzelnen sind die Kollektoranschlüsse der Transistoren 16 miteinander verbunden und bilden einen gemeinsamen Kollektoranschluß C der Einrichtung. Weiterhin bilden miteinander verbundene erste Leistungsemitter- Anschlüsse 17 einen gemeinsamen Emitteranschluß E der Einrichtung. Schließlich sind die Basisanschlüsse mit den Kollektoranschlüssen der Treibertransistoren 15 verbunden. Die Treibertransistoren 15 haben wiederum Emitteranschlüsse, die miteinander und mit dem gemeinsamen Kollektoranschluß C der Einrichtung verbunden sind, sowie Basisanschlüsse, die ebenfalls miteinander verbunden sind und einen gemeinsamen Basisanschluß B der Einrichtung bilden. Gemäß der dargestellten Ausführungsform ist jeder Elementartransistor mit einem Strom-Steuersystem versehen, welches einen zweiten Emitter 18 mit einem geeigneten Bereich aufweist und von dem Leistungsemitter 17 isoliert ist, sowie einem weiteren Transistor 19 bzw. 19', der zu der Transistorstruktur 10 bzw. 11 gehört. Wie aus der Figur hervorgeht, sind die Transistoren 19, 19' mit ihren Kollektoranschlüssen mit der Basis des Transistors 16 verbunden, wobei ihre Basisanschlüsse an dem zweiten Emitter 18 des Transistors 16 anliegen. Der Emitteranschluß des Transistors 19 und der Hauptemitter-Anschluß 21 des Transistors 19' sind mit dem gemeinsamen Emitteranschluß des vollständigen Leistungstransistors verbunden, während die Transistoren 19' der Transistorstrukturen 11, die mit dem Abschaltsystem versehen sind, einen zweiten Emitter 22 aufweisen, der über einen zugeordneten Widerstand 23 mit dem gemeinsamen Kollektor-Anschluß C verbunden ist. Die Strombegrenzungsstruktur wird durch einen Widerstand 20 vervollständigt, der zwischen dem zweiten Emitter 18 des Transistors 16 und dem gemeinsamen Emitteranschluß E liegt und eine Anti-Leck-Funktion erfüllt, so daß die vorhandenen Strompegel besser definiert werden können.
• Bei der in Fig. 2 dargestellten Struktur verlaufen die durch die einzelnen Transistoren 16 zugeführten Ströme gemäß der Darstellung in Fig. 3, in der die Bezugsziffer 30 den durch die Transistorstrukturen 10 zugeführten Strom und die Bezugsziffer 31 den durch die Transistorstrukturen 11 zugeführten Strom bezeichnet. Im praktischen Betrieb wird durch das Vorhandensein des zweiten Emitters 18, der eine geeignete Fläche aufweist, die kleiner ist als die des Haupt- oder Leistungsemitters 17 und von diesem isoliert ist und die vorzugsweise in seinem Zentrum, jedoch auch seitlich davon angeordnet ist, ein System geschaffen, welches einen Basis-Emitter-Spannungsabfall und die Temperatur des Leistungstransistors erfaßt, und mit welchem zusammen mit dem Transistor 19 der Abfall auf die Summe des Basis-Emitter-Abfalls des Transistors 19 und des Basis-Emitters 18 von Transistor 16 in dem vorwärts-aktiven Bereich begrenzt werden kann. Ferner ist es mit dem zweiten Emitter 18 und dem Transistor 19 auch möglich, den in dem Leistungstransistor fließenden Gesamtstrom zu begrenzen. Die Emitter 18 und 22 sind in Wirklichkeit so dimensioniert, daß die gewünschten Stromverhältnisse erhalten werden, so daß eine Begrenzung des Gesamtstroms der Transistorstruktur und somit die mit der Bezugsziffer 30 in Fig. 3 bezeichnete Ausgangscharakteristik erzielt wird.
• Da der zweite Emitter 22 des Transistors 19' wie eine Zener-Diode arbeitet, arbeitet die Transistorstruktur 11 in dem Niedrigspannungs-Betriebsbereich bei abgeschalteter Zener-Diode genauso, wie die entsprechende Struktur in Fig. 10, wobei die Strom-Ausgangscharakteristik 31 mit dem ersten Teil der in Fig. 3 gezeigten Kurve 30 zusammenfällt. Wenn jedoch die Spannung zwischen dem Kollektor und dem Emitter des Leistungstransistors so weit ansteigt, daß ein Durchbruch der durch die Verbindung der Basis mit dem zweiten Emitter 22 gebildeten Zener-Diode verursacht wird, beginnt die Zener-Diode zu leiten und zieht Strom durch den Widerstand 23. Der Beginn der Leitung des Transistors, der den zweiten Emitterbereich 22 aufweist, verursacht eine Entfernung des Stromes von der Basis des Transistors 16, der somit beginnt, schrittweise abzuschalten. In dem Maße, in dem die Spannung zwischen dem gemeinsamen Kollektor C und dem Emitter E ansteigt, schaltet der Transistor 16 progressiv ab, und zwar entlang der abfallenden Linie 31 in Fig. 3. Insbesondere hängt die Stelle, an der die Kurve 31 den Wert Null erreicht, von dem Verhältnis zwischen den Widerständen 20 und 23 ab.
• Durch die in Fig. 2 gezeigte Struktur wird eine Einrichtung geschaffen, mit der die dargestellte Strombegrenzung aufgrund des zweiten Emitters 18 und des Transistors 19 erzielt wird und die ein System zum Abschalten der Elementartransistoren aufweist, welches stufenweise arbeitet und folglich für linearen Betrieb geeignet ist. Wie bei der vorhergehenden Ausführungsform werden die Transistorstrukturen 11 mit zugeordnetem Abschaltsystem vorzugsweise alternierend zu den Transistorstrukturen 10 angeordnet, die auch im Hochspannungsbereich aktiv bleiben, so daß sich nach dem Abschalten der Transistorstrukturen 11 ein System mit aktiven Elementartransistoren ergibt, die voneinander einen Abstand aufweisen, der gleich der Breite eines Elementartransistors ist, so daß eine Verbesserung der Widerstandsfähigkeit gegen direkten Sekundärdurchbruch aufgrund der Verbesserung des Is/b (d.h. des Kollektorstromes, bei dem bei einer bestimmten Kollektor-Emitter- Spannung der Elementartransistor ausfällt) um einen Faktor gleich der Anzahl der aktiven Elementartransistoren erzielt wird.
• Wie aus der vorhergehenden Beschreibung deutlich wird, erreicht die Erfindung voll das gesteckte Ziel und löst die Aufgaben. Dazu ist ein Leistungstransistor vorgesehen, bei dem eine optimale Bereichsbesetzung bei geringen Sättigungswerten auftritt, da in dem Betriebsbereich alle Elementartransistoren aktiv sind, wobei jedoch eine Verbesserung der Widerstandsfähigkeit gegen direkten Sekundärdurchbruch durch Abschaltung einiger Elementartransistoren im Falle des Betriebes in der gefährlichen Zone (Möglichkeit des Auftretens von direkten Sekundärdurchbrüchen) erzielt wird.
• Darüber hinaus erfordert die beschriebene Lösung keine hochkomplexen Schaltungen. Die Schaltungsauslegung ist insbesondere im Falle der Verwendung einer doppelten Metallisierungsebene besonders einfach. Die Erfindung kann jedoch auch mit einer einfachen Metallschichtebene implementiert werden.
• Weiterhin wird im Falle der Verwendung der in Fig. 2 gezeigten Struktur die Begrenzung des maximalen Stromes auch für die Elementartransistoren erzielt, die nicht mit dem automatischen Abschaltsystem versehen sind, so daß die Charakteristiken der Einrichtung verbessert werden.
• Es sind zahlreiche Modifikationen und Abwandlungen möglich, die alle unter das erfindungsgemäße Prinzip fallen. Insbesondere ist bei den dargestellten Ausführungsformen zwar eine alternierende Anordnung von immer aktiven Elementartransistoren und solchen Elementartransistoren vorgesehen, die mit dem Abschaltsystem versehen sind, so daß sich zwischen zwei immer aktiven Transistoren stets ein zum Abschalten bei Hochspannungsbetrieb vorgesehener Transistor befindet. Diese alternierende Reihenfolge kann jedoch auch anders vorgesehen sein. Es kann z.B. jeder dritte Elementartransistor mit einer Abschalteinrichtung versehen werden, wobei dieses Verhältnis auch umgekehrt gelten kann. Da es ferner vorteilhaft ist, Leistungstransistoren mit einer ungeraden Anzahl von Fingern (Elementartransistoren) zu bauen, wobei am Anfang und am Ende immer aktive Elementartransistoren vorgesehen sind, ist die Erfindung nicht auf die beschriebene Lösung begrenzt.
• Weiterhin sind auch die schlagartigen oder schrittweisen Abschaltsysteme nicht auf die dargestellten Lösungen begrenzt. Die Erfindung umfaßt vielmehr alle Lösungen, die ein Abschalten einiger Elementartransistoren erlauben, wenn der Leistungstransistor im Hinblick auf einen direkten Sekundärdurchbruch einen gefährlichen Bereich erreicht.
• Die in den Ausführungsformen beschriebenen Details können schließlich auch durch äquivalente technische Einrichtungen ersetzt werden.

Claims (9)

1. Leistungstransistor mit Selbstschutz gegen direkten Sekundärdurchbruch mit einer ersten und einer zweiten Anzahl (2, 11; 1, 10) von Elementartransistoren (3, 16), deren Emitteranschlüsse miteinander verbunden sind und einen gemeinsamen Emitteranschluß (E) bilden, deren Kollektoranschlüsse miteinander verbunden sind und einen gemeinsamen Kollektoranschluß (C) bilden, und deren Basisanschlüsse mit mindestens einer Stromquelle (5, 15) verbunden sind, dadurch gekennzeichnet, daß Schalteinrichtungen (6, 7; 18, 19', 22, 23) vorgesehen sind, die selektiv mit der ersten Anzahl (2; 11) von Elementartransistoren (3, 16) verbunden sind, um einen Betrieb der ersten Anzahl von Elementartransistoren in einem gesättigten Betriebsbereich zu erlauben und ein Abschalten der ersten Anzahl von Elementartransistoren (3, 16) in einem Hochspannungs-Betriebsbereich zu ermöglichen, während die zweite Anzahl (1, 10) von Elementartransistoren (3, 16) sowohl im Sättigungs- als auch im Hochspannungs-Betriebsbereich aktiv sind.

2. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Schalteinrichtungen (6, 7) die erste Anzahl (2) von Elementartransistoren (3) schlagartig abschalten, wenn eine voreingestellte Schwellwertspannung erreicht wird.

3. Leistungstransistor nach Anspruch 2, dadurch gekennzeichnet, daß die Schalteinrichtungen Abschalttransistoren (6) mit Emitter- und Kollektoranschlüssen aufweisen, die mit den Basis- bzw. Emitteranschlüssen der ersten Anzahl (2) von Elementartransistoren (3) verbunden sind, sowie Basisanschlüsse enthalten, die mit dem gemeinsamen Kollektoranschluß (C) über entsprechende Zener-Dioden 7 verbunden sind.

4. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Schalteinrichtungen (18,19', 22,23) die erste Anzahl (11) von Elementartransistoren stufenweise abschalten, wenn eine vorgegebene Schwellwertspannung erreicht wird.

5. Leistungstransistor nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß die Schalteinrichtungen sekundäre Emitterbereiche (18), die in der ersten Anzahl (11) von Elementartransistoren (16) ausgebildet sind, und Abschalttransistoren (19') aufweisen, deren Basisanschlüsse mit den sekundären Emitterbereichen (18) und deren Kollektor- und Emitteranschlüsse mit den Basis- bzw. Emitteranschlüssen der ersten Anzahl von Elementartransistoren verbunden sind, wobei die Abschalttransistoren (19') weiterhin sekundäre Emitterbereiche (22) aufweisen, die über entsprechende Widerstände (23) mit dem gemeinsamen Kollektoranschluß (C) verbunden sind.

6. Leistungstransistor nach Anspruch 5, dadurch gekennzeichnet, daß Widerstände (20) zwischen den sekundären Emitterbereichen (18) der ersten Anzahl (11) von Elementartransistoren (16) und dem gemeinsamen Emitteranschluß (E) vorgesehen sind.

7. Leistungstransistor nach Anspruch 5 oder 6, gekennzeichnet durch Strombegrenzungseinrichtungen für die Elementartransistoren einschließlich der sekundären Emitterbereiche (18) und der Abschalttransistoren (19') in der ersten Anzahl (11) von Elementartransistoren (16), sowie ähnliche sekundäre Emitterbereiche (18), die in der zweiten Anzahl (10) von Elementartransistoren (16), ebenso wie weitere Steuertransistoren (19) ausgebildet sind, die Basisanschlüsse aufweisen, die mit den ähnlichen sekundären Emitterbereichen (18) verbunden sind und Kollektor- und Emitteranschlüsse enthalten, die mit den Basis- bzw. Emitteranschlüssen der zweiten Anzahl von Elementartransistoren verbunden sind.

8. Leistungstransistor nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schalteinrichtungen (6,7; 18,19',22,23) nach jeweils zwei Elementartransistoren (3; 16) vorgesehen sind.

9. Leistungstransistor nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine ungerade Anzahl von Elementartransistoren (3; 16) vorgesehen ist, die in Folge Seite an Seite angeordnet sind, und daß die erste Anzahl (2, 11) der Elementartransistoren (3; 16) mit den Schalteinrichtungen (6,7; 18,19',22,23) an gerade numerierten Positionen in der Folge der Elementartransistoren vorgesehen ist.