DE3779528T2 - Plasma-aetzverfahren unter verwendung eines zweischichtigen musters. - Google Patents

Plasma-aetzverfahren unter verwendung eines zweischichtigen musters.

Info

Publication number
DE3779528T2
DE3779528T2 DE8787402028T DE3779528T DE3779528T2 DE 3779528 T2 DE3779528 T2 DE 3779528T2 DE 8787402028 T DE8787402028 T DE 8787402028T DE 3779528 T DE3779528 T DE 3779528T DE 3779528 T2 DE3779528 T2 DE 3779528T2
Authority
DE
Germany
Prior art keywords
layer
resist
mask
chromium
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8787402028T
Other languages
English (en)
Other versions
DE3779528D1 (de
Inventor
James M Cleeves
James G Heard
Zoilo C H Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Application granted granted Critical
Publication of DE3779528D1 publication Critical patent/DE3779528D1/de
Publication of DE3779528T2 publication Critical patent/DE3779528T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/73Etching of wafers, substrates or parts of devices using masks for insulating materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/60Wet etching
    • H10P50/66Wet etching of conductive or resistive materials
    • H10P50/663Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667Wet etching of conductive or resistive materials by chemical means only by liquid etching only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2045Electron beam lithography processes

Landscapes

  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

  • Die vorliegende Erfindung bezieht sich generell auf das Gebiet der Halbleiterherstellung und insbesondere auf ein Verfahren für das Plasma-Ätzen unter Verwendung einer Doppelschichtmaske, um sehr kleine Geometrien auf einem Halbleitersubstrat zu begrenzen.
  • Mit dem zunehmenden Drang, die Komponentendichte zu vergrößern, wird es immer mehr nötig, in der Lage zu sein, sehr kleine Geometrien auf der Oberfläche eines Halbleitersubstrats zu definieren. Um solche kleinen Geometrien zu bilden, ist es höchst wünschenswert, sehr dünne Photolackschichten zu verwenden, die für eine präzise Reproduktion des projektierten Maskenmusters sorgen. Die Bildauflösung und Definition gehen verloren, wenn die Dicke der Photolackschicht zunimmt.
  • Die Möglichkeit, sehr dünne Photolackschichten zu verwenden, ist jedoch begrenzt durch die Notwendigkeit, eine Photolackschicht vorzusehen, die hinreichend dick ist, dem Ätzen der darunterliegenden Schicht zu widerstehen, welche durch die Photolackmaske bemustert wird. Insbesondere erfordert das Plasma-Ätzen oft eine relativ dicke Photolackschicht, da es sich um einen relativ langwierigen Prozeß handelt und viele Ätzgase das Photolackmaterial direkt angreifen. Aus diesem Grunde sind die Photolackschichten, die als Masken bei Plasma-Ätzprozessen eingesetzt werden, oft zu dick, um Submikrongeometrien zu ermöglichen, wie dies häufig erwünscht ist.
  • Aus den obigen Gründen wäre es wünschenswert, Verfahren zu schaffen, welche die Vorteile einer dünnen Photolackschicht, d.h. hohe Bildauflösung, Definition und Kontrolle, mit der Möglichkeit kombinieren, den relativ harten Bedingungen standzuhalten, die beim Plasma-Ätzen herrschen.
  • Gemäß der vorliegenden Erfindung wird dieses Problem durch die in Patentanspruch 1 bzw. 7 angegebenen Merkmale angesprochen.
  • Es ist festzuhalten, daß EP-A-2 185 ein Verfahren für das Plasma-Ätzen einer primären Schicht, bestehend aus einer Al-Cu-Si-Legierung, gebildet auf einem Halbleitersubstrat, offenbart. Das bekannte Verfahren umfaßt die Schritte der Bildung einer Chrom-Metall-Bildschicht über der Primärschicht, wobei die Chromschicht eine Dicke aufweist, die hinreicht, dem nachfolgenden Plasma-Ätzen der Primärschicht zu widerstehen, Bilden einer Photolackschicht über der Chromschicht, photolitographischem Bemustern der Photolackschicht zur Bildung einer ersten Maske, Ätzen der Chromschicht durch die erste Maske zur Bildung einer zweiten Maske und Plasma-Ätzen der primären Schicht durch die zweite Maske hindurch unter Bedingungen, welche die primäre Schicht vorzugsweise gegenüber der Chromschicht ätzen.
  • Die vorliegende Erfindung wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen erläutert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 zeigt ein konventionelles Halbleitersubstrat mit einer primären Schicht, einer Metallbildschicht und einer Photolackschicht, die nacheinander über seiner Oberfläche gebildet werden,
  • Fig. 2 illustriert die Struktur nach Fig. 1, wobei die Photolack- oder Photoresistschicht bemustert worden ist,
  • Fig. 3 zeigt die Struktur nach Fig. 2, wobei die Metallbildschicht unter Verwendung der Photoresistschicht als Maske bemustert worden ist,
  • Fig. 4 zeigt die Struktur nach Fig. 3, wobei die Primärschicht bemustert worden ist unter Verwendung der metallischen Bildschicht als eine Maske.
  • Unter genereller Bezugnahme auf Fig. 1 bis 4 werden spezifische Verfahren beschrieben für die Herstellung von Halbleiterkomponenten gemäß dem Verfahren der vorliegenden Erfindung.
  • Halbleiterkomponenten werden auf Silicium-Wafer-Substraten 10 (ein Abschnitt davon ist in Fig. 1 bis 4 dargestellt) hergestellt. Gewöhnlich weist der Wafer eine Vielzahl von Merkmalen (nicht illustriert) auf, die auf seiner oberen Oberfläche gebildet worden sind, einschließlich Transistoren, Widerständen, Kondensatoren und dergleichen.
  • Gemäß der vorliegenden Erfindung wird eine primäre Schicht 12, bei der es sich um eine Aluminiumschicht handelt, über dem Substrat 10 unter Verwendung konventioneller Techniken gebildet. Die Primärschicht 12 wird bemustert unter Verwendung einer Doppelschichtmaske einschließlich einer metallischen bildgebenden Schicht 14 und einer Photoresist- oder Photolackschicht 16, die spezifisch der Absicht dient, für eine hohe Auflösung des Plasma-Ätzens der Primärschicht zu sorgen. Die Primärschicht 12 ist eine Aluminiumschicht, gebildet durch konventionelle Techniken, etwa Aufspottern oder Bedampfen. Üblicherweise wird die Aluminiumschicht eine Metallisierungsschicht sein, bestimmt für die Verdrahtung der verschiedenen Komponenten, die auf dem Substrat 10 gebildet sind.
  • Während die primäre Schicht 12 Aluminium ist, wird die bildgebende Schicht Chrom sein, typischerweise aufgebracht durch Aufspottern oder Bedampfen. Die Chromschicht 14 muß hinreichend dick sein, dem nachfolgenden Plasma-Ätzen der primären Schicht 12 standzuhalten, wie nachstehend erläutert. Dicken im Bereich von 0,01 bis 0,2 um (100 bis 2000 Å) und noch üblicher im Bereich von 0,05 bis 0,1 um (500 bis 1000 Å) sind geeignet.
  • Die Natur der Photolackschicht 16 hängt nicht ab von der Natur der primären Schicht 12, doch muß sie in der Lage sein, die darunterliegende bildgebende Metallschicht 14 zu schützen. Geeignete Photoresistmaterialien umfassen Photoresists, Elektronenstrahlresists und Röntgenstrahlenresists. Die Dicke dieser Resistschicht wird abhängen sowohl von der gewünschten Bildauflösung als auch von der Notwendigkeit, unregelmäßige Oberflächentopographien abzudecken. Bei planarisierten Oberflächen können Resistschichten von nicht mehr als 0,2 um verwendet werden, was geätzte Geometrien von 0,5 um und darunter ermöglicht. Im Falle von irregulären Oberflächentopographien finden Resistschichten mit einer Dicke im Bereich von etwa 1 bis 2 um Anwendung. Die Resistschichten werden aufgebracht mittels konventioneller Aufschleudertechniken bis zur gewünschten Dicke und nachfolgendem Aushärten.
  • Gemäß Fig. 2 wird die Resistschicht 16 bemustert mittels konventioneller Techniken, etwa Belichtung bei Photoresist, Elektronenstrahlbelichtung für Elektronenstrahlresists und Röntgenbelichtung für Röntgenstrahlenresists. Nach dem Belichten werden die Resists entwickelt, um die gewünschte Maske für das nachfolgende Ätzen der darunterliegenden bildgebenden Metallschicht 14 zu schaffen.
  • Nach der Bemusterung der Resistschicht 16 wird sie verwendet als eine Maske für das Ätzen der bildgebenden Metallschicht 14, wie in Fig. 3 dargestellt. Die bildgebende Chrom-Metall-Schicht 14 kann geätzt werden unter Verwendung konventioneller Naßätzmittel, wie einem cerinsauren ammoniumsulfatbasierten Ätzmittel, bei Raumtemperatur.
  • Nach dem Bemustern wird die bildgebende Metallschicht 14 verwendet als Maske für das Plasma-Ätzen der primären Schicht 12. Im Falle einer primären Aluminiumschicht 12 wird ein Chlorplasma, wie oben beschrieben, verwendet.
  • Nach dem Ätzen ergibt sich das Substrat, wie in Fig. 4 dargestellt, wobei die Resistschicht 16 während des Plasma-Ätzens der primären Schicht abgetragen worden ist. Falls erwünscht, kann die bildgebende Metallschicht 14 mittels konventioneller Techniken abgetragen werden. Die bildgebende Chromschicht kann abgetragen werden durch Naßätzen mit cerinsaurem ammoniumsulfatbasiertem Ätzmittel oder mit einem Sauerstoff.
  • Die Anwendung der vorliegenden Erfindung liefert ein hochauflösendes Plasma-Ätzen von Aluminium-Metallisierungsschichten.
  • Durch Verwenden einer Doppelschichtmaske einschließlich einer bildgebenden Metallschicht und einer Resistschicht können sehr dünne Resistschichten verwendet werden, um hohe Auflösung und Definition zu erreichen. Indem man dann das Photoresist verwendet zum Bemustern der bildgebenden Metallschicht wird eine Maske erreicht, die die hohe Auflösung eines dünnen Photoresists und die Dauerhaftigkeit eines Metalls kombiniert.

Claims (9)

1. Ein Verfahren für das Plasma-Ätzen einer auf einem Halbleitersubstrat ausgebildeten primären Aluminiumschicht, welches Verfahren umfaßt:
Bilden einer Chrom-Metall-Bildschicht über der primären Aluminiumschicht, welche Chromschicht eine Dicke im Bereich von 0,01-0,2 um aufweist,
Bilden einer dünnen Resistschicht mit einer Dicke in der Größenordnung von 0,2 bis 2 um über der dünnen Metallschicht;
photolithographisches Mustern des Resists zur Ausbildung einer ersten Maske;
Ätzen der Chrom-Metallschicht durch die erste Maske zur Bildung einer zweiten Maske; und
Plasma-Ätzen der primären Schicht durch die zweite Maske unter Bedingungen, bei denen die Aluminiumschicht vorzugsweise gegenüber der Chromschicht geätzt wird.
2. Ein Verfahren nach Anspruch 1, bei dem das Resist ein Elektronenstrahlresist ist.
3. Ein Verfahren nach Anspruch 1, bei dem das Resist ein Röntgenstrahlresist ist.
4. Ein Verfahren nach Anspruch 1, bei dem die Chromschicht naßgeätzt wird mit einem cerinsauren Ammonium-Sulfat-basierten Ätzmittel bei Zimmertemperatur geätzt wird.
5. Ein Verfahren nach Anspruch 1, bei dem die Aluminiumschicht mit einem chlorierten Plasma geätzt wird.
6. Ein Verfahren für das Ätzen einer Aluminiumschicht auf ein Halbleitersubstrat, welches Verfahren umfaßt:
Bilden einer Schicht von Chrom mit einer Dicke im Bereich von 0,05 - 0,1 um über der Aluminiumschicht;
Bilden einer dünnen Resistschicht mit einer Dicke im Bereich von 0,2 - 2 um über der Chromschicht;
photolithographisches Mustern der Resistschicht zur Bildung einer ersten Maske;
Ätzen der Chromschicht mit einem cerinsauren Ammoniumsulfat-basierten Ätzmittel durch die erste Maske zur Bildung einer zweiten Maske;
und Plasma-Ätzen der Aluminiumschicht durch die zweite Maske mit einem chlorierten Plasma-Ätzmittel.
7. Ein Verfahren nach Anspruch 6, bei dem das Resist ein Elektronenstrahlresist ist.
8. Ein Verfahren nach Anspruch 6, bei dem das Resist ein Röntgenstrahlenresist ist.
9. Ein Verfahren nach Anspruch 6, bei dem die Chromschicht durch Sputtern oder Aufdampfen gebildet wird.
DE8787402028T 1986-09-11 1987-09-11 Plasma-aetzverfahren unter verwendung eines zweischichtigen musters. Expired - Fee Related DE3779528T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US90634686A 1986-09-11 1986-09-11

Publications (2)

Publication Number Publication Date
DE3779528D1 DE3779528D1 (de) 1992-07-09
DE3779528T2 true DE3779528T2 (de) 1993-01-21

Family

ID=25422293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787402028T Expired - Fee Related DE3779528T2 (de) 1986-09-11 1987-09-11 Plasma-aetzverfahren unter verwendung eines zweischichtigen musters.

Country Status (3)

Country Link
EP (1) EP0260201B1 (de)
JP (1) JPS63114214A (de)
DE (1) DE3779528T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4919748A (en) * 1989-06-30 1990-04-24 At&T Bell Laboratories Method for tapered etching
KR920015482A (ko) * 1991-01-30 1992-08-27 김광호 광리소그라피의 한계해상도 이하의 미세패턴 형성방법
JPH06291090A (ja) * 1993-04-02 1994-10-18 Nec Corp 酸化シリコン膜のドライ・エッチング方法
US6165375A (en) * 1997-09-23 2000-12-26 Cypress Semiconductor Corporation Plasma etching method
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
CN102590924B (zh) * 2011-01-07 2014-08-20 志圣工业股份有限公司 导光板制造方法、导光板及罩板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971684A (en) * 1973-12-03 1976-07-27 Hewlett-Packard Company Etching thin film circuits and semiconductor chips
US4165395A (en) * 1977-06-30 1979-08-21 International Business Machines Corporation Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation
FR2399486A1 (fr) * 1977-08-04 1979-03-02 Comp Generale Electricite Procede de gravure d'une couche metallique par attaque ionique
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US4484978A (en) * 1983-09-23 1984-11-27 Fairchild Camera & Instrument Corp. Etching method

Also Published As

Publication number Publication date
EP0260201A3 (en) 1988-10-26
EP0260201A2 (de) 1988-03-16
EP0260201B1 (de) 1992-06-03
JPS63114214A (ja) 1988-05-19
DE3779528D1 (de) 1992-07-09

Similar Documents

Publication Publication Date Title
DE69328220T2 (de) Verfahren zur Herstellung einer Phasenschiebermaske oder eines Phasenschiebermasken-Rohlings
DE2754396C2 (de)
DE60104766T2 (de) Halbton-Phasenschiebermaske sowie Maskenrohling
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE60104765T2 (de) Photomaskenrohling und Photomaske
DE2617914C2 (de) Verfahren zum Herstellen von Mustern eines dünnen Films auf einem Substrat bei der Herstellung von integrierten Schaltungen
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE69717356T2 (de) Verfahren zur Herstellung von Heteroübergang-Bipolartransistoren mit hoher Verstärkung
DE69225452T2 (de) Planarisierungsverfahren für einen Halbleiter
EP0012859B1 (de) Verfahren zum Aufbringen eines Dünnfilmmusters auf ein Substrat
EP0001429A1 (de) Verfahren zur Herstellung von Dünnfilmmustern unter Anwendung der Abhebetechnologie
DE69512833T2 (de) Bedämpfte Phasenschiebemaske und Verfahren zu ihrer Herstellung
EP0002669B1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE2424338A1 (de) Verfahren zum aufbringen von mustern duenner filme auf einem substrat
DE2448535A1 (de) Verfahren zum niederschlagen eines duennen filmes unter verwendung einer abloesbaren maske
DE10307518A1 (de) Halbtonphasenschiebermaskenrohling, Halbtonphasenschiebermaske und Verfahren zu deren Herstellung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE1597756A1 (de) Maske zum Herstellen einer Maskierung durch Belichten und Herstellungsverfahren
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE102008046985B4 (de) Verfahren zur Herstellung einer Maske
DE3779528T2 (de) Plasma-aetzverfahren unter verwendung eines zweischichtigen musters.
DE69724980T2 (de) Leitende schicht mit antireflexionsoberfläche
DE60014842T2 (de) Rohling für gedämpfte Phasenschiebermaske sowie entsprechende Maske

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee