DE3736671C1 - Method for producing semiconductor components - Google Patents

Method for producing semiconductor components

Info

Publication number
DE3736671C1
DE3736671C1 DE3736671A DE3736671A DE3736671C1 DE 3736671 C1 DE3736671 C1 DE 3736671C1 DE 3736671 A DE3736671 A DE 3736671A DE 3736671 A DE3736671 A DE 3736671A DE 3736671 C1 DE3736671 C1 DE 3736671C1
Authority
DE
Germany
Prior art keywords
contact
soft
soldering
solder metal
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3736671A
Other languages
English (en)
Inventor
Burte Edmund Paul
Wolfram Hable
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE3736671A priority Critical patent/DE3736671C1/de
Application granted granted Critical
Publication of DE3736671C1 publication Critical patent/DE3736671C1/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren mit den Merkmalen nach dem Oberbegriff des Anspruchs 1.
Es ist bekannt, den üblicherweise scheibenfömigen Halbleiterkörper von Leistungs- Halbleiterbauelementen durch Löten, durch Legieren oder durch Druck mittels Federkraft mit weiteren Bauteilen zu verbinden.
Das Löten beschränkt sich auf Weichlötprozesse; die bei Verwendung von Hartloten erforderlichen Verfahrens­ temperaturen können die Eigenschaften des Halbleiter­ materials unerwünscht beeinträchtigen. Für Weichlot­ verbindungen des Halbleitermaterials sind sogenannte Halbleiterweichlote auf der Basis Zinn bzw. Blei bekannt. Löten und Legieren erfordert wohl einen geringen Materialeinsatz, jedoch einen hohen Verfahrens­ aufwand. Kontaktieren durch Druck mittels Federkraft bedingt dagegen hohe Materialkosten.
In der DE-OS 34 21 672 ist ein wechsellastbeständiges, schaltbares Halbleiterbauelement bekannt, das eine hohe Strombelast­ barkeit für Wechselbelastung, eine behandlungsunabhängige Langzeitstabilität und druck­ kontaktierten Aufbau mit niedrigem Wärmewiderstand aufweist, wobei der Halbleiter­ körper zwischen zwei ringförmigen Isolierkörpern angeordnet ist und durch eine beiderseitige Lötverbindung mit je einem Kontaktstück aus Molybdän verbunden ist. Die freie Oberfläche der Kontakt­ stücke weist eine für Druckkontaktierung geeignete Metallisierung auf.
Solche Lötkontakte sind aufgrund der starren, stoffschlüssigen Verbindung aneinandergrenzender Materialien mit unter­ schiedlichen thermischen Ausdehnungskoeffizienten bei den im Fertigungs- bzw. Betriebsablauf auftretenden Temperaturen erheblichen Schub- und Scherkräften unter­ worfen. Diese führen bei - für Halbleiterbauelemente großen - Verbindungsflächen etwa ab 7 cm2 häufig zur Verwölbung des Bauteileaufbaus. Weiter kann eine unvollständige Benetzung der Kontaktflächen mit dem Lotmetall Ausfälle zur Folge haben.
Die aufgezeigten Nachteile standen bisher einer Herstellung von Lötverbindungen bei Leistungs- Halbleiterbauelementen mit einer aktiven Fläche von etwa 10 cm2 und darüber generell entgegen.
Andererseits sind Lötkontakte im Vergleich zu Druck­ kontakten thermisch höher belastbar, insbesondere bei Stoßstrombelastung, sowie kostengünstiger.
Die Fortschritte in der Herstellung von Halbleiter­ bauelementen der Leistungselektronik betreffen unter anderem die Erzeugung und Bearbeitung von Halbleiter­ ausgangsscheiben mit immer größerer Flächenausdehnung und damit auch die Fertigung von Hochleistungs­ bauelementen mit großer aktiver Fläche. Gerade bezüglich solcher Bauelemente besteht unverändert ein Bedürfnis nach Bauformen mit optimalem thermischen Betriebs­ verhalten, das heißt aber nach Anordnungen mit einer Lötverbindung großer Kontaktflächen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Leistungs- Halbleiterbauelement zu schaffen, bei dem der eine große Flächenausdehnung aufweisende Halbleiter­ körper wenigstens einseitig über eine großflächige Lötverbindung mit einem Kontaktbauteil verbunden wird ohne daß mechanische Spannungen als Folge einer Wärmebehandlung zu unerwünschter Veränderung des Aufbaus führen.
Die Lösung dieser Aufgabe besteht bei einem Verfahren der eingangs genannten Art in den kennzeichnenden Maßnahmen des Anspruchs 1. Vorteilhafte Ausgestaltungen des Verfahrens sind in den Ansprüchen 2 bis 12 angegeben.
Der zu kontaktierende Halbleiterkörper weist eine Schichtenfolge mit wenigstens einem pn-Übergang auf. Zu seiner Verbindung mit einem Kontaktbauteil an wenigstens einer seiner Hauptflächen wird die Kontaktplatte, z. B. aus Molybdän oder Wolfram, in mehrere Kontakstücke zerteilt. Aus diesen wird vor dem Herstellen der Lötverbindung durch entsprechendes Zusammenfügen die Kontaktplatte gebildet. Die Kontaktstücke können demnach jede beliebige Form aufweisen mit der Maßgabe, daß die mit ihnen zu verbindende Hauptfläche des Halbleiterkörpers von ihnen im wesentlichen bedeckt wird.
Der Halbleiterkörper ist an der jeweiligen, zur Kontaktierung bestimmten Hauptfläche mit einer weich­ lötfähigen Metallisierung, z. B. aus Aluminium, Chrom, Nickel und Silber, versehen.
Bei Hochstrombauelementen sind bevorzugt kreisscheiben­ förmige Halbleiterkörper vorgesehen, so daß vorteilhaft Kreissegmente oder Kreissektoren als Kontaktstücke verwendet werden. Die Dicke der Kontaktstücke kann etwa 0,5 bis 3 mm betragen. Die Kontaktstücke weisen an ihrer Lötfläche einen lötfähigen Überzug auf, der aus Nickel und/oder Silber bestehen kann.
Besonders wirtschaftlich sind vorbearbeitete Kontakt­ stücke aus großflächigem, durch Plattieren metallisierten Ausgangsmaterial. Diese sind an ihrer Mantelfläche blank, so daß sie beim Herstellen der Lötverbindung nicht benetzt werden. Unerwünschte Lotmetallbrücken werden dadurch vermieden.
Die Kontaktstücke werden gemäß dem Verfahren als Abschnitte des untersten Bauteils eines Stapels in möglichst geringem gegenseitigen Abstand in einer Vorrichtung angeordnet. Sie bilden in der Form der Konaktplatte die ganzflächige Unterlage für den Halbleiterkörper. An der Gegenseite der Lötkontakt­ fläche werden die Kontaktstücke nach Fertigstellung des Bauelements durch Druck mittels Federkraft kontaktiert und sind daher an diese Seite entsprechend plan ausgebildet. Mit der Gegenseite liegen die Kontaktstücke zur Bildung des Bauteilestapels auf der Auflagefläche der Lötvorrichtung auf.
Auf die zur Kontaktplatte zusammengefügten Kontakt­ stücke wird eine ganzflächige Lotmetallfolie aufgelegt. Als Lotmetall wird ein Weichlot mit die mechanische Festigkeit erhöhenden und/oder die Benetzung fördernden Zusätze verwendet. Es können Weichlote auf der Basis von Zinn oder auf der Basis von Blei vorgesehen sein. Als Zusatz zur Erhöhung der mechanischen Festigkeit werden bei Zinn als Basismetall Kupfer und/oder Silber mit einem Anteil von 1 bis 4 Gewichtsprozent und bei Blei als Basismetall Zinn mit einem Anteil von 1 bis 5 Gewichtsprozent verwendet. Weiter haben sich als benetzungsfördernde Zusätze Indium und/oder Antimon mit einem Anteil von 0,1 bis 1 Gewichtsprozent bei Zinn als Weichlotmetall sowie Silber mit einem Anteil von 1 bis 5 Gewichtsprozent bei Blei als Weichlot­ metall als vorteilhaft erwiesen. Beispielsweise wird als Lotmetall eine eutektische Zinn-Kupfer-Verbindung mit 1 Gewichtsprozent Kupfer, Rest Zinn verwendet. Sie kann eine Dicke von etwa 70 µm aufweisen.
Auf die Lotronde wird nun der Halbleiterkörper mit seiner Kathodenseite aufgelegt. Die abschließende Schicht der lötfähigen Metallisierung des Halbleiter­ körpers besteht vorzugsweise aus Silber. Damit ist aus den Teilen Kontaktstücke, Lotronde und Halbleiter­ körper ein Stapel gebildet, welcher in der Lötvorrichtung auch zentriert und noch mit einem entsprechenden Gewicht belastet wird.
Die vorteilhaft für gleichzeitige Bearbeitung mehrerer Bauteilestapel ausgebildete und damit bestückte Löt­ vorrichtung wird in einen Ofen eingebracht, welcher für Betrieb mit Temperaturprogramm, mit Inertgas­ atmosphäre sowie mit Unterdruck vorgesehen ist und gasdicht verschließbar ausgebildet ist. Die Stapel werden zunächst bei Raumtemperatur unter Vakuum von einigen mbar gesetzt, um den Luftsauerstoff im Ofen zu entfernen. Danach wird der Ofen mit Formiergas (z. B. 8% Wasserstoff, Rest Stickstoff) gespült zur Reduktion der Bauteiloberflächen. Anschließend werden die Stapel auf eine Temperatur von etwa 30°C bis 50°C über der Liquidustemperatur des Lotmetalls erhitzt, um eine einwandfreie Schmelzphase zu gewährleisten. Während der Schmelzphase wird wieder Vakuum von einigen mbar erzeugt, um Gaseinschlüsse aus dem flüssigen Lot zu entfernen und eine einwandfreie Benetzung der Kontaktflächen sicherzustellen. Dann wird, noch bei Prozeßtemperatur, wieder Formiergasatmosphäre hergestellt, in welcher schließlich die gelöteten Stapel bis zum Erreichen der Raumtemperatur abkühlen.
Bei einem typischen Verfahrensverlauf werden kreis­ sektorförmige Kontaktstücke mit 45° oder 90° und mit einer Kantenlänge von 20 mm sowie mit einer Dicke von 2 mm verwendet. Die lötfähige Beschichtung der Kontakt­ stücke besteht aus Nickel und Silber. Sie werden mit einem gegenseitigen Abstand von 0,5 mm in eine Löt­ vorrichtung eingelegt. Über eine ganzflächige Lötfolie aus einer Zinn-Kupfer-Legierung mit der oben angegebenen Dicke wird der scheibenförmige Halbleiterkörper mit seiner metallisierten Kathodenseite aufgelegt. Die Kontaktfläche weist einen Durchmesser von 42 mm auf. Mit den vorbeschriebenen Prozeßbedingungen, insbesondere mit Evakuierung des Ofenraumes und Spülen mit Formiergas, wird eine einwandfreie Benetzung sämtlicher Kontakt­ flächenabschnitte erreicht.

Claims (13)

1. Verfahren zum Herstellen von Halbleiterbauelementen mit großflächigem Halbleiterkörper, bei dem wenigstens eine der zur galvanischen Verbindung mit Kontakt­ bauteilen vorgesehenen, eine Metallisierung aufweisenden Hauptflächen des Halbleiterkörpers durch Weichlöten mit einer Kontaktplatte aus einem Material mit einem demjenigen des Halbleitermaterials angepaßten, thermischen Ausdehnungskoeffizienten fest verbunden wird, dadurch gekennzeichnet, daß
  • - eine in wenigstens zwei Kontaktstücke zerteilte Kontaktplatte verwendet wird,
  • - die zur Verbindung durch Löten vorgesehenen Bauteile im Stapel auf den in Form der Kontakt­ platte angeordneten Kontaktstücken angebracht werden,
  • - das Weichlöten mit Vakuumphase und unter Schutz­ gas durchgeführt wird, und
  • - ein Weichlotmetall mit die mechanische Festigkeit erhöhenden oder/und die Benetzung fördernden Zusätzen verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Weichlotmetall Zinn verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Weichlotmetall Blei verwendet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Weichlotmetall Zinn als die mechanische Festigkeit erhöhende Zusätze Kupfer und/oder Silber mit einem jeweiligen Anteil von 1 bis 4 Gewichtsprozent verwendet werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Weichlotmetall Zinn als benetzungsfördernde Zusätze Indium und/oder Antimon mit einem jeweiligen Anteil von 0,1 bis 1 Gewichtsprozent verwendet werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Weichlotmetall Blei als die mechanische Festigkeit erhöhender Zusatz Zinn mit einem Anteil von 1 bis 5 Gewichtsprozent verwendet wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zum Weichlotmetall Blei als benetzungsfördernder Zusatz Silber mit einem Anteil von 1 bis 5 Gewichtsprozent verwendet wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Kontaktstücke verwendet werden, die an jeder ihrer zum Löten vorgesehenen Flächen einen die Kontaktierung begünstigenden Überzug, beispielsweise aus Nickel und/ oder Silber, aufweisen.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an den Kontaktflächen metallisierte und an den Mantel­ flächen blanke Kontaktstücke verwendet werden.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein kreisscheibenförmiger Halbleiterkörper durch Weichlöten mit kreissektorförmigen Kontaktstücken verbunden wird.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die im Stapel angeordneten Bauteile der Prozeßschrittfolge
  • - Vakuum von einigen mbar bei Raumtemperatur,
  • - Spülen mit Schutzgas bei Raumtemperatur,
  • - Wärmebehandlung bis etwa 30°C bis 50°C über der Liquidustemperatur des Lotmetalls,
  • - Vakuum von einigen mbar bei Prozeßtemperatur und
  • - Schutzgasströmung bei Prozeßtemperatur bis zum Abkühlen
unterworfen wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Schutzgas Formiergas verwendet wird.
DE3736671A 1987-10-29 1987-10-29 Method for producing semiconductor components Expired DE3736671C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3736671A DE3736671C1 (en) 1987-10-29 1987-10-29 Method for producing semiconductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3736671A DE3736671C1 (en) 1987-10-29 1987-10-29 Method for producing semiconductor components

Publications (1)

Publication Number Publication Date
DE3736671C1 true DE3736671C1 (en) 1989-06-08

Family

ID=6339353

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3736671A Expired DE3736671C1 (en) 1987-10-29 1987-10-29 Method for producing semiconductor components

Country Status (1)

Country Link
DE (1) DE3736671C1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2514922C2 (de) * 1975-04-05 1983-01-27 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
DE3421672A1 (de) * 1984-06-09 1985-12-12 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Wechsellastbestaendiges, schaltbares halbleiterbauelement
DE3622979A1 (de) * 1985-07-11 1987-01-22 Nat Semiconductor Corp Verfahren zum befestigen eines halbleiterplaettchens auf einem metallenen tragrahmen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2514922C2 (de) * 1975-04-05 1983-01-27 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
DE3421672A1 (de) * 1984-06-09 1985-12-12 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Wechsellastbestaendiges, schaltbares halbleiterbauelement
DE3622979A1 (de) * 1985-07-11 1987-01-22 Nat Semiconductor Corp Verfahren zum befestigen eines halbleiterplaettchens auf einem metallenen tragrahmen

Similar Documents

Publication Publication Date Title
DE69018846T2 (de) Keramische Packung vom Halbleiteranordnungstyp und Verfahren zum Zusammensetzen derselben.
DE2514922C2 (de) Gegen thermische Wechselbelastung beständiges Halbleiterbauelement
EP3609647B1 (de) Lötmaterial zum aktivlöten und verfahren zum aktivlöten
DE102006002452B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112007000962B4 (de) Keramikheizelement und Verfahren zum Befestigen eines Anschlusses an einem Keramikheizelement
CH652533A5 (de) Halbleiterbaustein.
DE4110373A1 (de) Elektronische schaltungseinrichtung und verfahren zum herstellen derselben
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE102013208350A1 (de) Herstellungsverfahren für einen kühler
DE112008001023T5 (de) Leistungs-Halbleitermodul
DE102005001713A1 (de) Verfahren zum Herstellen eines Verbindungsaufbaus
DE1292260B (de) Silicium-Halbleiteranordnung mit Legierungselektroden und Verfahren zu ihrer Herstellung
DE2518305C2 (de) Verfahren zum Anbringen mindestens eines Anschlußleiters an eine Halbleiteranordnung
DE102008011265B4 (de) Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht
DE1514643A1 (de) Halbleiteranordnung
EP0163163A2 (de) Verfahren zur Herstellung von Leistungshalbleitermodulen mit isoliertem Aufbau
DE3044514A1 (de) Halbleiteranordnung
DE3736671C1 (en) Method for producing semiconductor components
DE1113519B (de) Siliziumgleichrichter fuer hohe Stromstaerken
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE3040867A1 (de) Halbleiteranodnung und verfahren zu ihrer herstellung
EP2320486A2 (de) Verbindung zwischen einem thermoelektrischen Element und einem Wärmetauscher
DE1614653C3 (de) Halbleiteranordnung hoher Strombelastbarkeit
DE3523808A1 (de) Verfahren zum loeten von teilen aus unterschiedlichen werkstoffen
DE1489647A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee