DE3726277C2 - - Google Patents
Info
- Publication number
- DE3726277C2 DE3726277C2 DE19873726277 DE3726277A DE3726277C2 DE 3726277 C2 DE3726277 C2 DE 3726277C2 DE 19873726277 DE19873726277 DE 19873726277 DE 3726277 A DE3726277 A DE 3726277A DE 3726277 C2 DE3726277 C2 DE 3726277C2
- Authority
- DE
- Germany
- Prior art keywords
- control signal
- period
- signal
- switching unit
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Electric Clocks (AREA)
Description
Die Erfindung betrifft ein elektronisches Zeitnormal gemäß dem Oberbegriff
des Patentanspruches 1.
Eine solche Schaltung ist aus der DE-OS 26 33 471 bekannt, wonach zur
Frequenzerhöhung bzw. Frequenzerniedrigung in die vom Oszillator abgeleiteten
Pulsfolgen entweder mittels einer Additionsschaltung einzelne
Impulse zusätzlich eingefügt oder einzelne Impulse mittels einer
Subtraktionsschaltung unterdrückt werden. Die Steuerung der Additionsschaltung
und der Subtraktionsschaltung erfolgt über elektronische
Rückkopplungselemente, die zwischen den Ausgängen bestimmter Teilerstufen
der Teilerschaltung und den Eingängen der Additions- und der
Subtraktionsschaltung angeordnet sind und die mittels besonderer
Frequenzeinsteller in Betrieb gesetzt werden können. Diese Frequenzeinsteller
lassen jedoch nur eine beschränkte Anzahl von Abgleichzuständen
zu, wodurch nur innerhalb eines bestimmten Frequenzbereiches
die Ausgangsfrequenz der Teilerschaltung nach oben oder unten veränderbar
ist.
Ferner ist aus der DE-OS 24 15 735 eine Oszillatorschaltung mit einem
Frequenzumsetzer bekannt, der eine programmierbare Anordnung von
Schaltelementen enthält, die durch anzuschaltende Steuersignale eine
deren Parametern entsprechende bleibende Schaltungsveränderung des
Frequenzumsetzers erzeugen. Diese Druckschrift offenbart jedoch lediglich
die Möglichkeit, mit einem Transmissionsgatter die Pegelwechsel
zweier Pulsfolgen zu summieren. Eine vollständige Lehre zur Erzeugung
der Steuersignale für positive und negative Frequenzänderungen wird nicht gegeben.
Der Erfindung liegt daher die Aufgabe zugrunde, ein elektronisches
Zeitnormal der eingangs genannten Art anzugeben, das die oben genannten
Nachteile vermeidet. Außerdem soll das erfindungsgemäße elektronische
Zeitnormal einen möglichst geringen Energieaufwand benötigen.
Diese Aufgabe wird bei einem elektronischen Zeitnormal der eingangs
genannten Art gemäß den kennzeichnenden Merkmalen des Patentanspruches
1 gelöst.
Bei einer ersten bevorzugten Ausführungsform der Erfindung beträgt
die Periode des ersten Steuersignales ein Vielfaches der halben Oszillatorperiode,
wobei innerhalb einer Periode eine festgelegte Anzahl
von Pegelwechseln stattfindet und mit der Abgleichsschaltung die Anzahl
der Pegelwechsel innerhalb einer Periode des ersten Steuersignales
programmierbar ist.
Bei einer weiteren zweiten Ausführungsform der Erfindung beträgt die
Periode des ersten Steuersignales ebenfalls ein Vielfaches der halben
Oszillatorperiode, wobei innerhalb der Periode des ersten Steuersignales
ebenso eine festgelegte Anzahl von Pegelwechseln stattfindet,
jedoch mit der Abgleichschaltung die Periode des ersten Steuersignales
selbst sowie die Anzahl der während einer Periode durchgeführten
Pegelwechsel programmierbar ist.
Das erfindungsgemäße Zeitnormal hat den Vorteil, daß für den Abgleich
sehr kleine Abgleichschritte gewählt werden können, wobei der kleinstmögliche
Abgleichschritt nur eine halbe Oszillatorperiode beträgt.
Das erfindungsgemäße elektronische Zeitnormal läßt sich ferner mit
einer einfachen und betriebssicheren Schaltung realisieren, mit der
Folge, daß der zusätzliche Bedarf an Energie für die den Abgleich
ermöglichenden Schaltungsteile sehr gering ist.
Darüberhinaus kann die Abgleichschaltung in einer sehr wesentlichen
Weiterbildung der Erfindung so ausgestaltet werden, daß diese Abgleichschaltung
einen sich selbsttätig bildenden Abgleichalgorithmus
erzeugt, wobei ein vorgegebenes Programm variable Größen, wie beispielsweise
Umgebungstemperaturen und Versorgungsspannung, fortlaufend
erfaßt und unter Berücksichtigung dieser variablen Größen die Perioden
des ersten Steuersignales selbst sowie die Anzahl der während einer
Periode durchgeführten Pegelwechsel festlegt.
Weitere vorteilhafte Ausgestaltungen des elektronischen Zeitnormals
nach der Erfindung, ergeben sich aus den Unteransprüchen.
Die Erfindung wird nachfolgend noch anhand eines Ausführungsbeispieles
näher erläutert.
Die Fig. 1 zeigt eine Schaltung für das elektronische Zeitnormal,
während in Fig. 2 die zeitlichen Verläufe der wesentlichen Impulsfolgen
dieser Schaltung dargestellt sind.
Die Gesamtschaltung wird vorzugsweise in der energiesparenden CMOS-Technologie
mit monolithischer Integration der meisten Komponenten
ausgeführt. Das Schaltungsdiagramm der Fig. 1 bezieht sich auf eine
Realisierung in p-Wannen-Technik. Die angegebenen Spannungspegel VSS
und VDD sind daher im wesentlichen identisch mit den logischen Pegeln
"L" bzw. "H".
Bei dem elektronischen Zeitnormal nach Fig. 1 wird das Oszillatorsignal
Fosc von einer Quarzoszillatorschaltung
10 mit einem Quarzschwingkreis erzeugt, dem zwei Inverterstufen
9a und 9b nachgeschaltet sind. Durch diese
Inverterstufen wird das Oszillatorsignal Fosc bereits in
Form von annähernden Rechteckimpulsen abgegeben, was der
digitalen Weiterverarbeitung und dem energiesparenden
Betrieb der Teilerstufen entgegenkommt. Dieses Signal
Fosc ist in der Fig. 2 im obersten Zeitdiagramm dargestellt.
Für Anwendungszwecke in der Uhrentechnik wird in
der Regel eine Oszillatorfrequenz von 32 768 Hz oder
4 194 304 Hz benutzt.
Weiter enthält die Schaltung nach der Fig. 1 hintereinander
geschaltete Teilerstufen 13 und 14, wobei es sich
bei der Teilerstufe 13 im allgemeinen um einen dynamischen
Vorteiler handelt, während die nachgeschaltete
Teilerkette 14 aus Kippstufen aufgebaut ist. In der Fig. 1
ist nur der für die Erfindung wesentliche Teil der
Teilerkette dargestellt. Für den Betrieb der Uhr sind in
der Regel weitere nachgeschaltete Teilerstufen erforderlich.
Der Vorteiler 13 wandelt bei der oben angeführten
Oszillatorfrequenz das Oszillatorsignal in eine Impulsfolge
mit 8192 Hz um. Der dynamische Vorteiler 13
ist in der Regel so aufgebaut, daß für ein ordnungsgemäßes
Funktionieren eine rasche Schaltfolge erforderlich
ist, längere Unterbrechungen führen zu Fehlfunktionen.
Die Aufbereitung der elektrischen Signale für die Ansteuerung
der eigentlichen Zeitanzeige-Einrichtung, etwa
eines schrittmotorgetriebenen Zeigerwerks oder einer
Flüssigkristallanzeige, ist in Fig. 1 nicht dargestellt
und erfolgt nach dem Stand der Technik durch einen gesonderten
Schaltungsteil, der das Ausgangssignal der
Teilerkette 14 und je nach Bedarf auch die Signale von
Zwischenabgriffen zwischen einzelnen Stufen der Kette
verarbeitet.
Bei sehr einfachen Ausführungsformen von Zeitnormalen
nach dem Stand der Technik wird das Oszillatorsignal
Fosc direkt auf den Vorteiler 13 geleitet. Ein Abgleich
ist dann nur direkt am Oszillator möglich.
Nach der Erfindung werden zwischen die Inverter 9a und
9b, die der Oszillatorschaltung 10 nachgeschaltet
sind, und den Eingang des Vorteilers 13 zwei Schalteinheiten
eingefügt. Die erste Schalteinheit 7 sorgt dafür,
daß in Abhängigkeit von einem Steuersignal Q₁ das Oszillatorsignal
Fosc oder ein dazu inverses Signal auf seinen
Ausgang durchgeschaltet wird. Dieses Ausgangssignal
der ersten Schalteinheit 7 ist mit Fclk bezeichnet. Die
Schalteinheit 7 ist bei der Schaltung nach Fig. 1 ein
Exklusiv-Oder-Gatter, dessen Eingänge einmal das erste
Steuersignal Q₁ und zum anderen das Oszillatorausgangssignal
Fosc zugeführt wird. Ein Beispiel für das erste
Steuersignal Q₁ zeigt das dritte Diagramm der Fig. 2.
Beispielsweise wird nach der "H"-Phase eines ersten Fosc-Impulses
der Pegel des Steuersignals von "L" nach "H"
geändert. In der "H"-Phase des vierten Oszillatorimpulses
Fosc geht das Steuersignal Q₁ von "H" wieder auf "L"
zurück. Da das Exklusiv-Oder-Gatter 7 bei gleichartigen
Eingangssignalen ein "L"-Signal und bei ungleichartigen
Eingangssignalen ein "H"-Signal abgibt, ergibt sich am
Ausgang des Exklusiv-Oder-Gatters 7 eine Impulsfolge
gemäß dem vierten Diagramm der Fig. 2. Dieses Signal
Fclk weist mehr Pegelwechsel auf als das Signal Fosc,
und zwar ist die Zahl der zusätzlichen Pegelwechsel des
Signals Fclk identisch mit der Zahl der Pegelwechsel des
Steuersignals Q₁. Aus den vier Oszillatorimpulsen sind
somit unter der Annahme eines Steuersignals Q₁ in der in
Fig. 2 dargestellten Weise fünf Impulse des Signals
Fclk am Ausgang des Exklusiv-Oder-Gatters 7 geworden.
Dieser impulszahlvergrößernde Effekt durch das Exklusiv-Oder-Gatter
7 ergibt sich unabhängig davon, zu welchem
Zeitpunkt der Pegelwechsel des Steuersignals Q₁ stattfindet.
Es muß jedoch darauf geachtet werden, daß der
Schaltzeitpunkt des Steuersignals Q₁ einen genügend großen
Abstand t₁ zu den Schaltzeitpunkten des Oszillatorsignals
Fosc aufweist, da sonst sehr kurze Impulse im
Signal Fclk auftreten können, die eventuell vom Vorteiler
13 nicht richtig weiterverarbeitet werden. Durch
eine entsprechende Ausgestaltung des Steuersignals und
eine entsprechende Anzahl von Pegelwechseln innerhalb
einer Periode dieses Steuersignals kann somit die Anzahl
der auf den Vorteiler 13 gelangenden Impulse gegenüber
der Impulszahl des Oszillatorsignals Fosc vergrößert
werden.
Unter Hinzufügen der zweiten Schalteinheit 8 gemäß Fig. 1,
können nun sowohl negative als auch positive Abweichungen
von der Sollfrequenz ausgeglichen werden. Diese
Schalteinheit 8 enthält ein Transmissionsgatter 11, das
zwischen den Ausgang des Exklusiv-Oder-Gatters 7 und den
Eingang der Vorteilerstufe 13 geschaltet ist. Das Transmissionsgatter
11 ist vorzugsweise mit komplementären
Feldeffekttransistoren aufgebaut. Hierbei wird der eine
Feldeffekttransistor vom Ausgangssignal eines Gatters 3
direkt angesteuert, während das invertierte Signal am
Ausgang des Inverters 11a zur Ansteuerung des parallel
geschalteten Komplementärtransistors im Transmissionsgatter
verwendet wird. Das Transmissionsgatter 11 ist
beispielsweise so aufgebaut, daß bei einem "H"-Ausgangssignal
des Gatters 3 das Transmissionsgatter 11 gesperrt
wird und zugleich der an den Eingang des Vorteilers 13
angeschlossene Feldeffekttransistor 12 durchgeschaltet
wird. Dadurch wird das Eingangspotential der Vorteilerstufe
13 bei Sperrung des Transmissionsgatters 11 auf
definiertes Potential, beispielsweise auf das Potential
Vss festgelegt.
Die Schalteinheit 8 enthält ferner das NAND-Gatter 6 mit
dem nachgeschalteten Inverter 5, dessen Ausgang dem Eingang
I einer Kippstufe 2 zugeführt wird. Am NAND-Gatter
6 wird das Ausgangssignal Fclk der ersten Schalteinheit
7 mit einem Fenstersignal B verknüpft, wobei dieses Fenstersignal
B von einer Abgleicheinheit 15 bezogen wird
und zum Zwecke der Energieeinsparung sicherstellt, daß
die Schalteinheit 8 nur während der Korrekturphasen aktiviert
wird. Wenn diese Energieeinsparung nicht erforderlich
ist, könnte das Ausgangssignal Fclk des Exklusiv-Oder-Gatters
7 auch direkt auf den Eingang I der
Kippstufe 2 durchgeschaltet werden. Das bereits erwähnte
NOR-Gatter 3 verknüpft das am Ausgang Q₂ der Kippstufe 2
anstehende Signal mit einem zweiten Steuersignal A,
durch das festgelegt wird, ob dem Oszillatorsignal Fosc
Impulse zugefügt oder abgezogen werden. Erwähnt sei noch
der Inverter 4, der zwischen den Eingang I und dem invertierenden
Eingang dieser Kippstufe 2 geschaltet ist.
Wenn dem Oszillatorsignal Fosc infolge der notwendigen
Korrekturmaßnahme Impulse hinzugefügt werden sollen,
liegt das Eingangssignal A des NOR-Gatters 3 auf logischem
"H"-Pegel. Dadurch liegt am Ausgang des NOR-Gatters
3 der "L"-Pegel, durch den das Transmissionsgatter
11 durchgeschaltet und der n-Kanal-Feldeffekttransistor
12 gesperrt wird. Das Signal Fclk gelangt somit direkt
auf den Eingang des Vorteilers 13.
Der Ausgang Q₂ der Kippstufe 2 liegt dauernd auf dem
Pegel "H", der von dem Augenblick an, wo das Fenstersignal
B aktiviert ist, mit jedem Impuls des Oszillatorsignals
Fclk neu eingelesen wird, da der Dateneingang
der Kippstufe 2 fest mit VDD (= "H") verbunden ist. Ein
Pegelwechsel des Eingangssignals A des NOR-Gatters 3 von
"H" auf "L"-Pegel, um die Impulszahl am Eingang des Vorteilers
13 gegenüber dem Oszillatorsignal Fosc zu reduzieren,
hat daher zunächst keine Auswirkung auf die Funktion
der Schaltung, da das Gatter 3 am Ausgang weiterhin
aufgrund des Eingangssignals über Q₂ der Kippstufe 2 auf
"L"-Pegel liegt. Wird jedoch gleichzeitig mit einem Pegelwechsel
des Steuersignals Q₁ ein kurzer Reset-Impuls
Skorr auf die Kippstufe 2 gegeben, geht der Pegel von Q₂
gemäß dem Diagramm in Fig. 2 von "H" auf "L" und wird
erst mit der nächsten negativen Flanke des Signals Fclk
wieder leitend geschaltet. Es werden also zwei Pegelwechsel
des Signals Fclk nicht an die Vorteilerstufe 13
weitergegeben. Das Ergebnis ist das Signal CV gemäß dem
Zeitdiagramm in Fig. 2. Da das Signal Fclk gegenüber dem
Oszillatorsignal Fosc einen zusätzlichen Pegelwechsel
aufweist, fehlt nun dem Signal CV ein Pegelwechsel relativ
zu dem Oszillatorsignal Fosc. Gemäß Fig. 2 gehen
somit dem Signal bei zwei Pegelwechseln des Steuersignals
Q₁ zwei Impulse verloren, so daß aus fünf Impulsen
des Signals Fosc vier Impulse des Signals CV werden.
Aus den Zeitdiagrammen der Fig. 2 ist deutlich ersichtlich,
daß durch entsprechende Pegelwechsel des Steuersignals
Q₁ und entsprechenden Vorgabe durch das Steuersignal
A relativ zum Oszillatorsignal Fosc Frequenzerhöhungen
bzw. Frequenzreduzierungen möglich sind.
Um eine sichere Funktion der Schaltung zu gewährleisten,
ist es empfehlenswert, während der Sperrung des Transmissionsgatters
11 das Signal CV auf ein definiertes
Potential festzulegen. Dies geschieht mit Hilfe des Feldeffekttransistors
12. Dieser ist in dem Ausführungsbeispiel
an VSS angeschlossen (= Pegel "L"). Das durch Durchschalten
des Feldeffekttransistors den Pegel am Eingang
der Teilerstufe stabilisieren soll, nicht aber ihn ändern,
ist selbstverständlich Voraussetzung für diese
einfache Lösung, daß Pegelwechsel des Steuersignals Q₁
nur dann durchgeführt werden, wenn das Signal CV auf
"L"-Pegel liegt. Die Abgleichschaltung 15 ist entsprechend
auszulegen. Sie wird weiter unten näher beschrieben.
In einer anderen Ausgestaltung ist der Transistor
12 an den Pegel "H" angeschlossen. Dem Fachmann ist ohne
weiteres geläufig, wie dazu die Ansteuerschaltung modifiziert
werden muß. Daher wird auf weitere Erläuterungen
hier verzichtet. Der Pegelwechsel des Steuersignals muß
in diesem Fall erfolgen während das Signal CV auf "H"-Pegel
liegt.
Reset-Impulse, die im Additionsbetrieb auf die Kippstufe
2 gelangen, haben keinen Einfluß, da aufgrund des "H"-Pegels
am Eingangssignal A der "L"-Pegel am Ausgang des
NOR-Gatters 3 erhalten bleibt. Wenn der Abstand zwischen
zwei Pegelwechseln des Steuersignals Q₁ mindestens dem
Eineinhalbfachen der Oszillatorperiode Fosc entspricht,
kann die Schaltung nach Fig. 1 mit einem energiesparenden
dynamischen Vorteiler betrieben werden. Dies liegt
daran, daß bei diesen energiesparenden dynamischen Vorteilern
bei längerem Ausbleiben von Fortschaltimpulsen
die ordnungsgemäße Funktion beeinträchtigt wird.
Zur Erzeugung des Steuersignals Q₁ und des auslösenden
Korrektursignals Skorr dient die Abgleichschaltung 15.
Diese Abgleichschaltung gibt entsprechend einem vorgegebene
Programm fest oder variabel definierte Korrektursignale
Skorr ab, die einmal das Reset-Signal für die
Kippstufe 2 und zum anderen das Eingangssignal für die
Kippstufe 1 bilden. Am Ausgang Q₁ dieser Kippstufe 1
wird das Steuersignal Q₁ abgegriffen. Zwischen den Eingang I
und dem invertierenden Eingang Iinv ist wieder
der erforderliche Inverter 16 geschaltet. Die Abgleichschaltung
15 gibt ferner das Signal B ab, das das Zeitfenster
definiert, währenddem die Schalteinheit 8 aktiviert
ist. Die Abgleichschaltung 15 kann so ausgelegt
werden, daß abhängig vom eingegebenen Code bei einer
festen Periode des Steuersignals Q₁ während jeder Periode
eine unterschiedliche Anzahl von Pegelwechseln vorgenommen
wird. Eine andere Möglichkeit besteht darin, die
Periodendauer des Steuersignals Q₁ selbst programmierbar
zu gestalten.
Die Abgleichschaltung 15 besteht im einfachsten Fall aus
einer Impulsformerstufe, die im Rhythmus der Ausgangssignale
der Teilerkette 14 jeweils einen Korrekturimpuls
Skorr abgibt. Die Impulsformerstufe ist so auszuführen,
daß der Korrekturimpuls gegenüber der Umschaltflanke des
Oszillatorsignals Fosc um die Zeit t₁ verzögert ist,
wobei t₁ so zu wählen ist, daß eine sichere Trennung der
Umschaltflanken des Signals Fclk gewährleistet bleibt.
Wie bereits erwähnt, kann der Korrekturimpuls als Reset-Signal
für die Kippstufe 2 verwendet werden, wobei zu
beachten ist, daß der Korrekturimpuls kurz genug ist, um
sicherzustellen, daß der Reset vor Eintreffen des nächsten
Impulses des Fclk-Signals wieder aufgehoben wird.
Zur Programmierung der Umschaltperiode für das Steuersignal
Q₁ können beispielsweise eine Reihe unterschiedlicher
Abgriffe der Teilerkette 14 in die Abgleichschaltung
15 geführt werden. Dies ist in Fig. 1 symbolisch
durch das Signal E dargestellt. Die abgegriffenen Signale
werden nach einem vorgegebenen Code derart logisch
miteinander verknüpft, daß die Korrekturimpulse die gewünschte
bzw. erforderliche Periodizität aufweisen. Eine
andere Möglichkeit besteht darin, einen Zähler in die
Abgleichschaltung 15 einzubeziehen. Dieser kann z. B. als
Rückwärtszähler ausgelegt sein, wobei jeweils mit Erreichen
des Wertes 0 ein Korrekturimpuls ausgegeben wird
und der Zähler anschließend auf einen vorprogrammierten
Wert größer 0 wieder hochgesetzt wird. Ferner sei erwähnt,
daß die Programmierung der Abgleichschaltung durch
Einschreiben eines Datenwortes auf in der Abgleichschaltung
enthaltene Speicherzellen oder durch externe Beschaltung
besonderer Dateneingänge erfolgen kann.
Ferner kann es vorteilhaft sein, die Anzahl der Pegelwechsel
des Steuersignals Q₁ pro Periode programmierbar
zu gestalten. So kann beispielsweise die Abgleichschaltung
15 wiederum mit einem Rückwärtszähler realisiert
werden, der zu Beginn jeder Periode auf den programmierten
Wert gesetzt wird. Er wird anschließend mit einem
Signal aus der Zählerkette 14 zurückgezählt, das eine
höhere Frequenz aufweist als das die Periode des Steuersignals
bestimmende Signal. Solange der Zähler nicht den
Wert 0 erreicht hat, wird mit jedem Zählimpuls ein Korrekturimpuls
Skorr abgegeben.
Ferner besteht die Möglichkeit, die innerhalb einer Periode
des Steuersignals Q₁ stattfindenden Pegelwechsel
zeitlich gleichmäßig über die ganze Periode zu verteilen.
Dies wird dann von Bedeutung sein, wenn hohe Anforderungen
an die Präzision des Zeitnormals auch innerhalb
von Zeiten gestellt werden, die kürzer sind als die Periode
des Steuersignals. Dies ist beispielsweise bei
extrem genauen Zeitmessungen erforderlich. So muß beispielsweise
bei einer Ganggenauigkeit von 1 ppm die Abgleichperiode
mindestens etwa 16 sek dauern, da in 16 sek
gerade etwa 1 Millionen mal der kleinste Abgleichschritt
einer halben Oszillatorperiode bei der üblichen Oszillatorfrequenz
enthalten ist. Wenn der verwendete Quarz
nur eine Grundgenauigkeit von 64 ppm hat, müssen im Extremfall
mindestens 64 Pegelwechsel des Steuersignals
innerhalb dieser 16 sek erfolgen. Diese Pegelwechsel
können auf einen Zeitraum von eintausendstel Sekunde
komprimiert werden oder aber in langsamer Folge mit bis
zu einviertel Sekunde Abstand über die verfügbaren
16 sek verteilt werden. Im ersten Fall ergibt sich nach
der ersten tausendstel Sekunde eine Abweichung der Uhrenanzeige
von eintausendstel Sekunde, die dann über
den Rest der Abgleichperiode wieder kompensiert wird. Im
zweiten Fall wird nach jedem Korrekturimpuls zunächst
die entstandene Abweichung wieder über die Zeit von
0,25 sek kompensiert, bevor der nächste Korrekturimpuls
ausgelöst wird. Die auftretende Maximalabweichung ist
auf ein Vierundsechzigstel des ersten Falls beschränkt.
Es sind auch Lösungen denkbar, die zwar die Periodizität
der Signalpegelwechsel innerhalb der Abgleichperiode
nicht voll realisieren, aber dennoch wesentlich geringere
Maximalabweichungen als im ersten Beispielfall ergeben.
Ein Beispiel ist die Verwendung einer sog. Multiplikatorschaltung,
bei der einer Reihe von aufeinanderfolgenden
Teilergliedern einer Teilerkette je eine
monostabile Kippstufe zugeordnet ist. Diese Kippstufen
werden so verschaltet, daß sie jeweils einen Impuls ausgeben,
wenn die zugehörige Kippstufe auf H-Pegel schaltet.
Man kann eine Folge von Impulsen wählbarer Anzahl
während einer Zählerdurchlaufperiode dadurch erzeugen,
daß man eine Oderverknüpfung zwischen den Ausgängen einer
bestimmten Kombination der monostabilen Kippstufen
herstellt. Die so erzeugten Impulse haben die Eigenschaft,
daß sie innerhalb des vorgegebenen Raster bestmöglich
über die Zählerdurchlaufperiode verteilt sind.
Es kommen nur zwei verschiedene Impulsabstände vor, wobei
der eine Abstand doppelt so groß ist wie der
andere. Im oben genannten Beispiel ist mit dieser Lösung
eine 32 mal höhere Kurzzeitgenauigkeit erreichbar gegenüber
dem erstgeschilderten Fall.
Erwähnt sei noch, daß die Programmierung der Abgleichschaltung
15 nicht nur auf die einmalige Festlegung eines
entsprechenden Codes erfolgen kann, sondern daß die
Programmierung auch indirekt durch Festlegung eines Abgleichalgorithmus
durchgeführt werden kann. Dieser Abgleichalgorithmus
ist beispielsweise in einem auf dem
integrierten Schaltkreis enthaltenen Mikrocomputer
einprogrammiert. In Abhängigkeit von festen Parametern,
wie etwa der Grundabweichung des Oszillators sowie von
Umgebungsvariablen wie Temperatur oder Versorgungsspannung,
wird daraus das aktuell angepaßte Korrekturcodewort
für die Durchführung eines optimalen Abgleichs errechnet.
Claims (13)
1. Elektronisches Zeitnormal aus einem Oszillator (10), einer dem
Oszillator (10) nachgeschalteten ersten Schalteinheit (7), die abhängig
von einem ihr zugeführten ersten Steuersignal (Q₁) entweder
das vom Oszillator (10) kommende Signal (Fosc) oder ein dazu inverses
Signal auf seinen Ausgang durchschaltet, einer der ersten Schalteinheit
(7) nachgeschalteten zweiten Schalteinheit (8), die in Abhängigkeit
von einem zweiten Steuersignal (A) die Ausgangssignale (Fclk)
der ersten Schalteinheit (7) auf an die zweite Schalteinheit (8) angeschlossene
Teilerstufe (13, 14) durchschaltet oder einzelne vom Ausgang
der ersten Schalteinheit (7) kommende Impulse unterdückt, wobei
das erste Steuersignal (Q₁) periodisch seinen Pegel ändert, dadurch
gekennzeichnet, daß eine Abgleichschaltung (15) vorgesehen ist, die
kurze Korrekturimpulse (Skorr) abgibt, die jeweils einen Pegelwechsel
am Ausgang einer nachgeschalteten, das erste Steuersignal (Q₁) abgebenden
Kippstufe (1) auslösen, daß bei Unterdrückung einzelner, vom
Ausgang der ersten Schalteinheit (7) kommenden Impulse (Fclk) durch
die zweite Schalteinheit (8) die Zahl der unterdrückten Impulse der
Anzahl der Pegelwechsel des ersten Steuersignals (Q₁) entspricht,
wobei die Unterdrückung einzelner Impulse durch die zweite Schalteinheit
(8) synchron mit dem durch das erste Steuersignal (Q₁) vorgegebenen
Pegelwechsel erfolgt, daß die zweite Schalteinheit (8) eine
Umschaltvorrichtung (11) zwischen dem Ausgang der ersten Schalteinheit
(7) und dem Eingang der Teilerstufen (13) enthält und daß diese
Umschaltvorrichtung (11) in Abhängigkeit vom zweiten Steuersignal (A)
gesperrt wird oder die Ausgangsimpulse (Fclk) der ersten Schalteinheit
(7) auf den Eingang der Teilerstufen (13) durchläßt.
2. Elektronisches Zeitnormal nach Anspruch 1, dadurch gekennzeichnet,
daß die Periode des ersten Steuersignales (Q₁) ein Vielfaches der halben
Oszillatorperiode ist, daß innerhalb der Periode des ersten
Steuersignales (Q₁) eine festgelegte Anzahl von Pegelwechseln stattfindet
und daß mit der Abgleichschaltung (15) die Anzahl der Pegelwechsel
innerhalb einer Periode des ersten Steuersignales (Q₁) programmierbar
ist.
3. Elektronisches Zeitnormal nach Anspruch 1, dadurch gekennzeichnet,
daß die Periode des ersten Steuersignales (Q₁) ein Vielfaches der halben
Oszillatorperiode ist, daß innerhalb der Periode des ersten
Steuersignales (Q₁) eine festgelegte Anzahl von Pegelwechseln stattfindet
und daß mit der Abgleichschaltung (15) die Periode des ersten
Steuersignales (Q₁) selbst sowie die Anzahl der während einer Periode
durchgeführten Pegelwechsel programmierbar ist.
4. Elektronisches Zeitnormal nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß der Abstand zwischen den Pegelwechseln
des ersten Steuersignales (Q₁) ein ungerades Vielfaches der halben
Oszillatorperiode ist.
5. Elektronisches Zeitnormal nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß die Umschaltvorrichtung (11) aus einem
mit komplementären Feldeffekttransistoren aufgebauten Transmissionsgatter
besteht.
6. Elektronisches Zeitnormal nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß Mittel (12) vorgesehen sind, durch die
bei einer Sperrung des Transmissionsgatters (11) am Eingang der Teilerstufen
(13) das Potential aufrechterhalten wird, das vor der
Sperrung des Transmissionsgatters an diesem Eingang bestand.
7. Elektronisches Zeitnormal nach Anspruch 6,dadurch gekennzeichnet,
daß das Mittel (12) ein Feldeffekttransistor ist, der bei Sperrung
des Transmissionsgatters (11) das Eingangspotential an den Teilerstufen
auf ein Referenzpotential festlegt.
8. Elektronisches Zeitnormal nach Anspruch 7, dadurch gekennzeichnet,
daß das Referenzsignal mit dem "L"-Potential oder dem "H"-Potential
des Oszillatorsignals (Fosc) übereinstimmt und daß die Sperrung des
Transmissionsgatters (11) nur während der Halbperiode des Oszillatorsignals
(Fosc) durchgeführt wird, die den gleichen Pegel wie das
Referenzsignal aufweist.
9. Elektronisches Zeitnormal nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß eine Logik (4, 5, 6, 2, 3) das Ausgangssignal
(Fclk) der ersten Schalteinheit (7) mit dem zweiten Steuersignal
(A) derart verknüpft, daß bei einer durch das zweite Steuersignal
vorgegebenen erwünschten Vergrößerung der Impulszahl am Eingang der
Teilerstufen (13) während des Auftretens des ersten Steuersignals
(Q₁) das Transmissionsgatter (11) durchlässig und der Feldeffekttransistor
(12) gesperrt ist, während bei einer erwünschten Reduzierung
der Impulszahl am Eingang der Teilerstufen (13) das Transmissionsgatter
(11) gesperrt und der Feldeffekttransistor (12) derart durchgeschaltet
wird, daß der Eingang der Teilerstufen auf einem definierten
Referenzpotential liegt.
10. Elektronisches Zeitnormal nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß die innerhalb einer Periode des ersten
Steuersignals (Q₁) stattfindenden Pegelwechsel zeitlich über die
ganze Periode verteilt sind.
11. Elektronisches Zeitnormal nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß der Abstand zwischen zwei Pegelwechseln
des Steuersignals (Q₁) mindestens dem Eineinhalbfachen der Oszillatorperiode
entspricht.
12. Elektronisches Zeitnormal nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß die Steuersignale (Q₁, A) durch eine einmalig
vorgegebene und im weiteren unveränderliche Programmierung der
Abgleichschaltung (5) festgelegt sind.
13. Elektronisches Zeitnormal nach einem der Ansprüche 1 bis 11, dadurch
gekennzeichnet, daß die Steuersignale (Q₁, A) durch einen sich
in der Abgleichschaltung (15) aufgrund eines Programms selbsttätig
bildenden Abgleichalgorithmus variabel sind, wobei das vorgegebene
Programm variable Größen, wie Umgebungstemperatur und Versorgungsspannung,
berücksichtigt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873726277 DE3726277A1 (de) | 1987-08-07 | 1987-08-07 | Elektronisches zeitnormal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873726277 DE3726277A1 (de) | 1987-08-07 | 1987-08-07 | Elektronisches zeitnormal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3726277A1 DE3726277A1 (de) | 1989-02-16 |
DE3726277C2 true DE3726277C2 (de) | 1991-05-02 |
Family
ID=6333270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873726277 Granted DE3726277A1 (de) | 1987-08-07 | 1987-08-07 | Elektronisches zeitnormal |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3726277A1 (de) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1349023A (en) * | 1971-07-16 | 1974-03-27 | Omega Brandt & Freres Sa Louis | Adjustable frequency pulse generator |
NL7316593A (nl) * | 1973-07-16 | 1975-01-20 | Intersil Inc | Oscillator. |
JPS6024433B2 (ja) * | 1975-08-01 | 1985-06-12 | シチズン時計株式会社 | 時計用回路 |
-
1987
- 1987-08-07 DE DE19873726277 patent/DE3726277A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3726277A1 (de) | 1989-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4342266C2 (de) | Taktgenerator sowie Phasenkomparator zur Verwendung in einem solchen Taktgenerator | |
DE3224838A1 (de) | Elektronische uhr mit einer quarzkristall-oszillatorschaltung | |
DE68916682T2 (de) | Elektronisch korrigierte elektronische Uhr. | |
DE2809256C3 (de) | Batteriegetriebene elektronische Uhr | |
DE2528812B2 (de) | Antiprellschaltkreis | |
DE2250389B2 (de) | Zeitnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteiler steuernden Zeitbasis | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE1945420B2 (de) | Digitales Integrations-Synchronisations-Schaltnetzwerk | |
DE2807214C3 (de) | Zeitmeßeinrichtung | |
DE2621532A1 (de) | Verfahren zur frequenzsteuerung von elektrischen schwingungssignalen und frequenznormal-schaltungen fuer elektrische uhren | |
DE2749006A1 (de) | Pendeluhr mit mechanischem werk und elektronischer korrektureinrichtung | |
DE3003745C2 (de) | Belichtungszeit-Steuerschaltung für eine Kamera | |
DE2845154C2 (de) | Elektronische Uhr | |
DE2633471C2 (de) | Einstellbare Schaltungsanordnung für eine elektronische Uhr | |
DE3726277C2 (de) | ||
DE3104674C2 (de) | ||
DE3304386C1 (de) | Netzbetriebene elektronische Uhr,vorzugsweise Schaltuhr mit einer Gangreserve | |
DE3135228C2 (de) | Schaltungsanordnung zum Abgleich einer Pulsfrequenz einer quarzgesteuerten Uhr | |
DE2716387C3 (de) | Elektronische Uhr | |
DE2830647B2 (de) | Elektronisches Zeitmeßgerät | |
DE2700359C3 (de) | Elektronische Uhr | |
DE2704317A1 (de) | Gangmessgeraet fuer uhren | |
DE2657025C3 (de) | Elektronische Uhr | |
DE2552359B2 (de) | Belichtungswertanzeigeeinrichtung mit einer Digitalanzeige für einen gemessenen oder eingestellten Belichtungswert | |
DE2536216C3 (de) | Elektronische Zeitschalteinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licenses declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
8339 | Ceased/non-payment of the annual fee |