DE3634209A1 - Rechnersystem - Google Patents

Description

Die Erfindung betrifft ein Rechnersystem mit einem ersten Rechner und einem zweiten Rechner, die über einen Multi­ plexer mit einem gemeinsamen Speicher verbindbar sind.

In einem solchen Rechnersystem muß festgestellt werden, wann welcher Rechner auf den gemeinsamen Speicher zu­ greifen darf.

Wenn der gemeinsame Speicher in Form eines Zweitor-Spei­ chers ausgebildet ist, haben der erste Rechner und der zweite Rechner wahlfreien Zugriff auf den gemeinsamen Speicher, wobei aber keiner der bei­ den Rechner ohne Verzögerung auf den gemeinsamen Speicher zugreifen kann, da eine spezielle Anforderungs- und Frei­ gabeprozedur auszuführen ist. Will also ein Rechner auf den gemeinsamen Speicher zugreifen, während der andere Rechner gerade zugreift, so muß der eine Rechner solange intern Wartezyklen ausführen, bis der andere Rechner den Zugriff auf den gemeinsamen Speicher freigibt.

Verwendet man sogenannte Wechselpuffer, so ist jedem Rechner ein bestimmter Speicherbereich zugeordnet, auf den jeder unverzögert zugreifen kann. Sollen nun aber Daten zwischen den beiden Rechnern ausgetauscht werden, so muß der sendende Rechner zuerst die Daten in den ihm zugeordneten Speicherbereich einschreiben. Sodann er­ folgt ein "Umschalten" der Speicherbereiche, wonach dem empfangenden Rechner der Speicherbereich des ersten Rechners (und umgekehrt) zugeordnet ist, so daß der erste Rechner die Daten auslesen kann. Es kann also keiner der beiden Rechner wahlfrei auf den gesamten Wechselpuffer zugreifen.

Die technische Aufgabe gemäß der Erfindung besteht darin, einem ersten Rechner und einem zweiten Rechner eines Rechnersystems einen wahlfreien Zugriff auf einen ge­ meinsamen Speicher zu ermöglichen, wobei ein Rechner jederzeit unverzögert zugreifen können muß.

Ein erfindungsgemäßes Rechnersystem der eingangs ge­ nannten Art ist dadurch gekennzeichnet, daß der erste Rechner, der jederzeit unverzögert und wahlfrei auf den gemeinsamen Speicher zugreifen kann, mit einer Vordekodierlogik verbunden ist, wobei die Vordekodierlogik jeden Befehls­ abruf des ersten Rechners überprüft, um eine Zugriffs­ anforderung zum Zugreifen auf den gemeinsamen Speicher zu dekodieren, daß die Vordekodierlogik über eine Frei­ gabeleitung mit einem ersten Eingang einer Speicherfrei­ gabelogik verbunden ist, an die ein Freigabesignal ge­ sendet wird, falls keine Zugriffsanforderung des ersten Rechners dekodiert wurde, daß der zweite Rechner über eine Anforderungsleitung mit einem zweiten Eingang der Speicherfreigabelogik verbunden ist, und daß ein Ausgang der Speicherfreigabelogik an den Multiplexer angeschlos­ sen ist, so daß über den Multiplexer, gesteuert durch die Speicherfreigabelogik, der zweite Rechner und an­ derenfalls der erste Rechner mit dem gemeinsamen Spei­ cher verbunden wird.

Weitere vorteilhafte Ausgestaltungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.

Ein Ausführungsbeispiel wird im folgenden anhand der Zeichnungen ausführlich erläutert. Es zeigt

Fig. 1 ein Blockschaltbild des erfindungsgemäßen Rechnersystems und

Fig. 2 ein Blockschaltbild einer Vordekodierlogik des erfindungsgemäßen Rechnersystems nach Fig. 1.

Ein erfindungsgemäßes Rechnersystem, wie in Fig. 1 dar­ gestellt, weist einen ersten Rechner RE 1 und einen zwei­ ten Rechner RE 2 auf, die über einen Multiplexer MUX mit einem gemeinsamen Speicher M verbindbar sind.

Der erste Rechner RE 1 enthält im wesentlichen eine Zen­ traleinheit CPU und einen Programmspeicher PM, die über einen Adressenbus AB 1, einen Datenbus DB 1 und einen Steuerbus SB 1 untereinander und mit dem Multiplexer MUX verbunden sind. Ebenso ist der zweite Rechner RE 2 über einen Adressenbus AB 2, einen Datenbus DB 2 und einen Steuerbus SB 2 an den Multiplexer MUX angeschlossen. Der zweite Rechner RE 2 weist auch einen Programmspeicher und eine Zentraleinheit auf, jedoch sind in Fig. 1, aus Gründen der Übersichtlichkeit, nur die für die Erfindung wesentlichen Teile dargestellt.

Eine Vordekodierlogik VD ist mit dem Datenbus DB 1 des ersten Rechners RE 1 verbunden, wobei die Vordekodier­ logik VD jeden Befehlsabruf des ersten Rechners RE 1 überprüft, um eine Zugriffsanforderung zum Zugreifen auf den gemeinsamen Speicher M zu dekodieren. Die Vordeko­ dierlogik VD ist über eine Freigabeleitung FL mit einem ersten Eingang E 1 einer Speicherfreigabelogik SFL ver­ bunden, an die ein Freigabesignal gesendet wird (wird noch ausführlich erläutert), falls die Vordekodierlogik VD keine Zugriffsanforderung dekodiert hat.

Weiterhin ist der zweite Rechner RE 2 über eine Anforde­ rungsleitung AL mit einem zweiten Eingang E 2 der Spei­ cherfreigabelogik SFL verbunden, die wiederum über einen Ausgang A an den Multiplexer MUX angeschlossen ist. So­ mit kann, nach Freigabe durch die Vordekodierlogik VD, der zweite Rechner RE 2, gesteuert durch die Speicherfrei­ gabelogik SFL, über den Multiplexer MUX mit dem gemein­ samen Speicher M verbunden werden.

Eine Ausführungsform der Vordekodierlogik VD ist Fig. 2 zu entnehmen. Die Vordekodierlogik VD weist eine Ver­ gleichseinheit VE, einen Referenzmusterspeicher RM und ein bistabiles Kippglied FF auf. Ein erster Dateneingang D 1 der Vergleichseinheit VE ist mit dem Datenbus DB 1 des ersten Rechners RE 1 und ein zweiter Dateneingang D 2 ist mit dem Referenzmusterspeicher RM verbunden. Dabei ent­ hält der Referenzmusterspeicher RM ein der Zugriffsan­ forderung des ersten Rechners RE 1 zum Zugreifen auf den gemeinsamen Speicher M entsprechendes Referenzmuster. Ein Ausgang A 1 der Vergleichseinheit VE ist mit dem bistabilen Kippglied FF verbunden, das entsprechend der Zykluszeit des ersten Rechners RE 1 getaktet wird. Das bistabile Kippglied FF ist mit der Freigabeleitung FL verbunden.

Der erste Rechner RE 1 muß jederzeit unverzögert auf den gemeinsamen Speicher M zugreifen können, um z. B. zeit­ kritische Echtzeitprogramme ausführen zu können. Die Vor­ dekodierlogik VD hat nun die Funktion, immer dann dem zwei­ ten Rechner RE 2 ein wahlfreies, unverzögertes Zugreifen auf den gemeinsamen Speicher M zu ermöglichen, wenn der erste Rechner RE 1 gerade nicht zugreifen muß.

Dazu wird in der Vergleichseinheit VE der Vordekodierlogik VD jeder auf dem Datenbus DB 1 anliegende Befehlsabruf der Zentraleinheit CPU des ersten Rechners RE 1 mit Referenz­ mustern verglichen. Diese im Referenzmusterspeicher RM abgespeicherten Referenzmuster entsprechen dem für eine Zugriffsanforderung zum Zugreifen auf den gemeinsamen Speicher M notwendigen Daten. Stimmen nun die auf dem Datenbus DB 1 anliegenden Daten mit den abgespeicherten Referenzdaten überein, so will der erste Rechner RE 1 während seines nächsten Zyklus auf den gemeinsamen Spei­ cher M zugreifen. Das bistabile Kippglied FF, das syn­ chron zum Zyklus des ersten Rechners RE 2 getaktet wird, sendet nun über die Freigabeleitung FL kein Freigabesig­ nal (z. B.: Ausgang des bistabilen Kippgliedes FF ist im "low-Zustand") zur Speicherfreigabelogik SFL. Darauf­ hin steuert die Speicherfreigabelogik SLF den Multiplexer MUX so an, daß der gemeinsame Speicher M mit dem Steuer­ bus SB 1, dem Datenbus DB 1 und dem Adressenbus AB 1 des ersten Rechners RE 1 verbunden ist. Falls, während des Zugreifens des ersten Rechners RE 1 auf den gemeinsamen Speicher M, der zweite Rechner RE 2 ebenfalls zugreifen will, so muß der zweite Rechner RE 2 solange warten, bis der erste Rechner RE 1 seinen Zugriff beendet hat.

Da der erste Rechner RE 1 jederzeit unverzögert und wahlfrei auf den gemeinsamen Speicher M zugreifen können muß, ist im Normalfall der erste Rechner RE 1 immer mit dem gemeinsamen Speicher M verbunden und wird erst auf Anforderung des zweiten Rechners RE 2 (falls der erste Rechner RE 1 gerade nicht zugreifen muß) über den Multiplexer MUX umgeschal­ tet.

Falls der in der Vergleichseinheit VE der Vordekodier­ logik VD stattfindende Vergleich negativ ausfällt, d. h. daß keine Zugriffsanforderung dekodiert wird, so wird über das bistabile Kippglied FF ein Freigabesignal (z. B. Ausgang des bistabilen Kippgliedes FF ist im "High-Zu­ stand") zur Speicherfreigabelogik SFL gesendet.

Will nun der zweite Rechner RE 2 auf den gemeinsamen Speicher M zugreifen, sendet dieser eine Zugriffsan­ forderung über die Anforderungsleitung AL zur Speicher­ freigabelogik SFL. Die Speicherfreigabelogik SFL steuert den Multiplexer MUX jetzt so an, daß der Steuerbus SB 2, der Datenbus DB 2 und der Adressenbus AB 2 des zweiten Rech­ ners RE 2 mit dem gemeinsamen Speicher M verbunden werden.

Hat der zweite Rechner RE 2 seinen Zugriff auf den gemeinsamen Speicher M beendet, so wird, gemäß einer vorteilhaften Ausgestaltung der Erfindung, der gemeinsame Speicher M automatisch wieder mit dem ersten Rechner RE 1 verbunden.

Durch das "Vordekodieren" eines, mit dem nächsten Zyklus des ersten Rechners RE 1 stattfindenden Zugriffs auf den gemeinsamen Speicher M, durch die Vordekodierlogik VD, wird gewährleistet, daß die beiden Rechner RE 1, RE 2 wahlfreien Zugriff auf den gesamten, gemeinsamen Speicher M haben, wobei der erste Rechner RE 1 jederzeit unverzö­ gert zugreifen kann.

Claims (3)

1. Rechnersystem mit einem ersten Rechner (RE 1) und einem zweiten Rechner (RE 2), die über einen Multiplexer (MUX) mit einem gemeinsamen Speicher (M) verbindbar sind, dadurch gekennzeichnet, daß der erste Rechner (RE 1), der jederzeit unverzögert und wahlfrei auf den gemeinsamen Speicher (M) zugreifen kann, mit einer Vordekodierlogik (VD) verbunden ist, wobei die Vorde­ kodierlogik (VD) jeden Befehlsabruf des ersten Rechners (RE 1) überprüft, um eine Zugriffsanforderung zum Zugrei­ fen auf den gemeinsamen Speicher (M) zu dekodieren, daß die Vordekodierlogik (VD) über eine Freigabeleitung (FL) mit einem ersten Eingang (E 1) einer Speicherfreigabe­ logik (SFL) verbunden ist, an die ein Freigabesignal ge­ sendet wird, falls keine Zugriffsanforderung des ersten Rechners (RE 1) dekodiert wurde, daß der zweite Rechner (RE 2) über eine Anforderungsleitung (AL) mit einem zwei­ ten Eingang (E 2) der Speicherfreigabelogik (SFL) ver­ bunden ist, und daß ein Ausgang (A) der Speicherfreigabe­ logik (SFL) an den Multiplexer (MUX) angeschlossen ist, so daß über den Multiplexer (MUX)′, gesteuert durch die Speicherfreigabelogik (VD), der zweite Rechner (RE 2) und anderenfalls der erste Rechner (RE 1) mit dem gemeinsamen Speicher (M) verbunden wird.

2. Rechnersystem nach Anspruch 1, dadurch gekennzeich­ net, daß die Vordekodierlogik (VD) eine Vergleichsein­ heit (VE) aufweist, daß ein erster Dateneingang (D 1) der Vergleichseinheit (VE) an einen eine Zentraleinheit (CPU) und einen Programmspeicher (PM) des ersten Rechners (RE 1) verbindenden Datenbus (DB 1) angeschlossen ist, daß ein zweiter Dateneingang (D 2) der Vergleichseinheit (VE) mit einem Referenzmusterspeicher (RM) der Vordekodierlogik (VD) verbunden ist, in dem ein der Zugriffsanforderung des ersten Rechners (RE 1) zum Zugreifen auf den gemeinsamen Speicher (M) entsprechendes Referenzmuster abgespeichert ist, daß ein Ausgang (A 1) der Vergleichseinheit (VE) mit einem bistabilen Kipp­ glied (FF) verbunden ist, das entsprechend der Zyklus­ zeit des ersten Rechners (RE 1) getaktet wird, und daß das bistabile Kippglied (FF) über die Freigabeleitung (FL) mit der Speicherfreigabelogik (SFL) verbunden ist, so daß entsprechend dem Vergleichsergebnis in der Ver­ gleichseinheit (VE) durch die Speicherfreigabelogik (SFL) der gemeinsame Speicher (M) entweder dem ersten Rechner (RE 1) oder dem zweiten Rechner (RE 2) zugeordnet wird.

3. Rechnersystem nach Anspruch 2, dadurch gekennzeich­ net, daß nach einem abgeschlossenen Zugriff des zweiten Rechners (RE 2) auf den gemeinsamen Speicher (M), dieser automatisch, gesteuert durch die Speicherfreigabelogik (SFL), mit dem ersten Rechner (RE 1) verbunden wird.