DE3633769C2 - - Google Patents
Info
- Publication number
- DE3633769C2 DE3633769C2 DE3633769A DE3633769A DE3633769C2 DE 3633769 C2 DE3633769 C2 DE 3633769C2 DE 3633769 A DE3633769 A DE 3633769A DE 3633769 A DE3633769 A DE 3633769A DE 3633769 C2 DE3633769 C2 DE 3633769C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- counter
- sampling
- correlation
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/15—Correlation function computation including computation of convolution operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Radar Systems Or Details Thereof (AREA)
- Complex Calculations (AREA)
Description
Die Erfindung betrifft einen digitalen Korrelator gemäß dem
Oberbegriff des Patentanspruchs 1.
Korrelatoren dieser Art, die beispielsweise aus der
DE 29 52 812 A1 bekannt sind, werden maximumsuchende Korrelatoren
oder auch closed-loop- oder tracking-Korrelatoren
genannt, da sie die einstellbare Verzögerungszeit ständig
der zu messenden Totzeit nachregeln.
Bei diesen Korrelatoren sind die Verzögerungsschaltungen gewöhnlich
durch Schieberegister gebildet. Zur Einstellung der
Verzögerungszeit kann dann etweder die Schieberegister-
Taktfrequenz oder die Schieberegisterlänge bei konstanter
Taktfrequenz geändert werden.
Beide Möglichkeiten haben Vor- und Nachteile. Im ersten Fall
ist für die stufenlose verstellbare Taktfrequenz ein Spannungs-
Frequenz-Wandler erforderlich, der bei gewünschter
linearer Kennline relativ teuer ist. Ferner muß bei der
Regelkreisbeschreibung die implizite Totzeit des Schieberegisters
mitberücksichtigt werden. Es ist nicht möglich, die
eingestellte Verzögerungszeit sprunghaft zu verstellen, da
es bei einer sprunghaft geänderten Taktfrequenz des Schieberegisters
noch eine von der Schieberegisterlänge abhängige
Zeit dauert, bis die mit der alten Taktfrequenz abgetasteten
Werte aus dem Schieberegister herausgeschoben sind. Ein wesentlicher
Vorteil dieser Möglichkeit besteht jedoch darin,
daß bei Transportprozessen, wo Eingangssignalbandbreite und
Totzeit miteinander gekoppelt sind, über die Taktfrequenz
des Schieberegisters eine einfache Anpassung des gesamten
Systems an die Eingangssignalbandbreite erfolgt.
Der Vorteil dieser Erfindung der Schieberegisterlänge liegt
darin, daß der Spannungs-Frequenz-Wandler entfällt und die
eingestellte Verzögerungszeit sprunghaft geändert werden
kann. Diese zweite Möglichkeit bietet sich also insbesondere
für eine diskrete Realisierung des Regelkreises an. Nach der
Neueinstellung der Verzögerungszeit durch Veränderung der
Schieberegisterlänge steht das mit dieser neuen Verzögerungszeit
verzögerte Ausgangssignal sofort zur Verfügung. Nachteile
dieser zweiten Möglichkeit sind jedoch die begrenzte
Auflösung der Totzeit und die erforderliche Anpassung des
Systems an die Eingangssignale bei Totzeitänderungen, da allein
die Schieberegisterlänge als Maß für die Totzeit verwendet
wird.
Eine Besonderheit des in der DE 29 52 812 A1 beschriebenen
maximumsuchenden Korrelators besteht darin, daß sowohl die
Schieberegisterlänge als auch die Schieberegister-Taktfrequenz
geändert werden kann. Dabei dient die Änderung der
Schieberegisterlänge einer Grobeinstellung, während die
Feineinstellung zur Spitzenwertverfolgung durch die Änderung
der Taktfrequenz erfolgt.
Aus der DE 26 25 287 B2 ist einerseits eine Korrelations
einrichtung zur Bestimmung der Korrelationsfunktion von zwei
Eingangssignalen bekannt, bei welcher Schreib-Lese-Speicher
zur Erzeugung der für die Berechnung der Korrelationsfunktion
erforderlichen Relativverschiebungen verwendet werden.
In diesem Fall handelt es sich aber nicht um einen maximumsuchenden
Korrelator, sondern um einen Korrelator, der
die ganze Korrelationsfunktion in einem vorgegebenen Bereich
von Relativverschiebungen berechnet und dann die dem Korrelationsmaximum
entsprechende Relativverschiebung ermittelt,
die der gesuchten Totzeit entspricht. Zu diesem Zweck werden
zunächst die während einer vorgegebenen Abtastzeit erhaltenen
digitalisierten Abtastproben der beiden zu korrelierenden
Sigale in zwei Schreib-Lese-Speicher eingeschrieben.
Während dieser Einschreibzeit erfolgt kein Auslesen aus den
Speichern. Erst wenn die Speicherung am Ende der Abtastzeit
des Signals beendet ist, werden die gespeicherten Abtastproben
wiederholt mit fortschreitend geänderten Relativverschiebungen
gelesen. Für jeden Wert der Relativverschiebung,
mit welcher alle gespeicherten Abtastwerte ausgelesen werden,
wird ein Punkt der Korrelationsfunktion berechnet. Wenn
alle Punkte der Korrelationsfunktion berechnet sind, kann das Maxi
mum der Korrelationsfunktion und damit die gesuchte
Totzeit ermittelt werden.
Bei dieser bekannten Korrelationseinrichtung werden daher
die gleichen gespeicherten Abtastproben so oft gelesen, wie
Punkte der Korrelationsfunktion zu berechnen sind. Erst wenn
die vollständige Korrelationsfunktion berechnet ist, wird
eine neue Gruppe von Abtastproben gespeichert, die dann in
der gleichen Weise wiederholt ausgewertet wird. Die für die
Berechnung der Korrelationsfunktion und für die Bestimmung
des Korrelationsmaximums maßgeblichen Relativverschiebungen
stehen in keiner Beziehung zum Einschreibzeitpunkt; es handelt
sich hierbei um die gegenseitige Verschiebung, mit der
jeweils zwei Abtastproben aus den beiden Speichern ausgelesen
werden. Diese Art der Bestimmung des Korrelationsmaximums
eignet sich nicht für maiximumsuchende Korrelatoren, bei
denen jede Abweichung von dem zu verfolgenden Korrelationsmaximum
unverzüglich festgestellt werden muß.
Aufgabe der Erfindung ist demgegenüber die Schaffung eines
maximumsuchenden digitalen Korrelators, dessen Verzögerungsschaltung
bei sehr einfachem Aufbau sowohl eine Änderung der
Schieberegisterlänge in einem sehr großen Bereich als auch
eine Änderung der Abtastfrequenz in einem weiten Frequenzbereich
ermöglicht.
Diese Aufgabe wird nach der Erfindung durch die Merkmale des
Patentanspruchs 1 gelöst.
Die Besonderheit des erfindungsgemäßen digitalen Korrelators
besteht darin, daß der Schreib-Lese-Speicher so betrieben
wird, daß der ein Schieberegister simuliert, wobei sich die
scheinbare Schieberegisterlänge aus der Adressendifferenz
zwischen Einschreib-Speicheradresse und Lese-Speicheradresse
ergibt. Jede Speicherzelle des Schreib-Lese-Speichers ist
einer Schieberegisterstufe äquivalent, so daß sich die
scheinbare Schieberegisterlänge durch einfache Änderung der
Adressendifferenz über den ganzen Speicherbereich des
Schreib-Lese-Speichers ändern läßt. Entgegen der Arbeitsweise
eines normalen digitalen Schieberegisters, bei dem immer
dieselbe Speicherzelle mit den Bits des Binärsignals beschrieben
wird und die Bits bei jedem Abtasttakt weitergereicht
werden, bleibt hier der Inhalt einer gerade beschriebenen
Speicherzelle erhalten. Bei dem folgenden Abtasttakt
wird die benachbarte Speicherzelle beschrieben. In jeder Abtasttaktzeit
erfolgt im Anschluß an den Schreibvorgang auch
ein Lesevorgang, jedoch in einer Speicherzelle, deren Speicheradresse
sich um die einstellbare Adreßdifferenz von der
Speicheradresse der in der gleichen Abtasttaktzeit beschriebenen
Speicherzelle unterscheidet. Die eingestellte Verzögerungszeit
ergibt sich aus der Adressendifferenz zwischen
Einschub-Speicheradresse und Lese-Speicheradresse, multipliziert
mit der Abtastperiodendauer. Der zwischen den beiden
Speicheradressen liegende Abschnitt des Schreib-Lese-
Speichert übernimmt die Funktion des Schieberegisters. Wenn
beispielsweise der Schreib-Lese-Speicher durch ein 65 536 Bit-RAM
realisiert ist, läßt sich die scheinbare Schieberegisterlänge
von 0 bis 65 536 Schieberegisterstufen ändern. Außerdem
ist ohne weiteres eine Änderung der Abtastfrequenz und damit
des Taktes der Schreib- und Lesezyklen im Schreib-Lese-Speicher
möglich. Der digitale Korrelator kann dadurch für die
Korrelation von Eingangssignalen verwendet werden, deren
Frequenzen und Totzeiten sich in einem weiten Bereich ändern.
Eine weitere vorteilhafte Ausgestaltung des digitalen Korrelators
nach der Erfindung besteht darin, daß die bzw. jede
Korrelationseinheit eine Ansteuerlogik und eine Zählanordnung
enthält, daß die Ansteuerlogik ein verzögertes
Binärsignal, ein unverzögertes Binärsignal und ein der
Ableitung des unverzögerten Binärsignals entsprechendes
Ableitungs-Binärsignal empfängt und die Zählanordnung
in Abhängigkeit von einer durch Bildung des Produktes
aus dem Ableitungs-Binärsignal und der Differenz der beiden
anderen Signale berechneten Größe steuert, wobei den
beiden Signalwerten jedes Binärsignal ein positiver Zahlenwert
und ein negativer Zahlenwert zugeordnet sind und demzufolge
die berechnete Größe nur drei Zahlenwerte annehmen
kann, von denen ein Zahlenwert positiv, der andere Zahlenwert
negativ und der dritte Zahlenwert 0 ist, daß die
Steuerung der Zählanordnung durch die Ansteuerlogik derart
erfolgt, daß sie in einem vorgegebenen, einem Vielfachen
der Abtastperiode entsprechenden Mittelungs-Zeitinervall
zwei Zählerstände bildet, die von der Anzahl der Abtastperioden
abhängen, in dem die berechnete Größe den positiven
bzw. den negativen Zahlenwert hat, und daß die nach
Beendigung des Mittelungs-Zeitintervalls erreichten Zählerstände
der Rechen- und Steuerschaltung zugeführt werden,
die daraus Schätzwerte von Korrelationskoeffizienten und
deren Ableitungen berechent.
Die Ausbildung der Korrelationseinheit ermöglicht auf
sehr einfache Weise und in verhältnismäßig kurzen Mittelungs-
Zeitintervallen die unmittelbare Gewinnung von
Schätzwerten von Korrelationskeoffizienten, die es ermöglichen,
die einstellbare Verzögerungszeit der gesuchten
Totzeit nachzuregeln. Insbesondere läßt sich aus den
Zählerständen der Zähleranordnung unmittelbar
ein Schätzwert der Ableitung der Kreuzkorrelationsfunktion
gewinnen, die bekanntlich bei einem maximumsuchenden Korrelator
für die Nachregelung in erster Linie erforderlich
ist, da sie bei der Totzeit einen Nulldurchgang aufweist
und daher die Richtung einer Regelabweichung erkennen
läßt. Aus den gleichen Zählerständen kann aber auch ein
Schätzwert der Kreuzkorrelationsfunktion selbst gewonnen
werden, die für die Überwachung der Regelschleife vorteilhaft
ist.
Eine besonders vorteilhafte Weiterbildung dieser Ausgestaltung
besteht darin, daß die Verzögerungsschaltungen
und die Korrelationseinheiten doppelt vorhanden sind, wobei
an die beiden Korrelationseinheiten unterschiedliche
Binärsignale angelegt werden. Aus den Zählerständen der
zweiten Korrelationseineit können dann zusätzliche Schätzwerte
gewonnen werden, die Aufschlüsse über die Eigenschaften
des untersuchten Prozesses liefern oder weitere Verbesserungen
der Messungen ermöglichen.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen
des erfindungsgemäßen digitalen Korrelators sind in weiteren
Unteransprüchen gekennzeichnet.
Ein Ausführungsbeispiel der Erfindung wird anhand der
Zeichnung beschrieben. In der Zeichnung zeigt
Fig. 1 Diagramme zur Erläuterung der Totzeitmessung
durch Korrelation,
Fig. 2 ein Blockschaltbild des digitalen Korrelators
nach der Erfindung,
Fig. 3 ein Prinzipschema zur Erläuterung der Funktionsweise
einer Verzögerungsschaltung in dem
digitalen Korrelator von Fig. 2,
Fig. 4 das Blockschaltbild einer Ausführungsform der
Verzögerungsschaltung,
Fig. 5 das Blockschaltbild einer Korrelationseinheit
in dem digitalen Korrelator von Fig. 2 und
Fig. 6 Diagramme der in der Korrelationseinheit von
Fig. 5 erhaltenen Zählerstände.
Das Diagramm A von Fig. 1 zeigt ein zufälliges Analogsignal
x(t), und das Diagramm B zeigt ein zufälliges Analogsignal
y(t), das gewisse Ähnlichkeiten mit dem Analogsignal
x(t) aufweist, das aber um eine Zeit T₀ gegen das Analogsignal
x(t) versetzt ist. In verschiedenen Bereichen der
Meßtechnik besteht die Aufgabe, die Verzögerungszeit T₀
zwischen zwei derart gegeneinander versetzten ähnlichen
Zufallssignalen zu bestimmen. Beispielsweise können die
beiden Signale x(t) und y(t) von zwei Sensoren stammen,
die im Abstand voneinander an der Bewegungsbahn eines bewegten
Mediums angeordnet sind und auf zufällige Unstetigkeiten
einer physikalischen Größe des Mediums ansprechen.
In diesem Fall entspricht die Zeit T₀ der Laufzeit des
Mediums von dem ersten zum zweiten Sensor, und die Ähnlichkeit
der Signale stammt daher, daß die gleichen Unstetigkeiten
zunächst das Signal x(t) im ersten Sensor und
nach der Laufzeit T₀ das Signal y(t) im zweiten Sensor erzeugen.
Die beiden Signale x(t) und y(t) können aber auch
durch Wellen verursacht werden, die von der gleichen Quelle
stammen, aber auf verschieden langen Wegen zu zwei Sensoren
gelangen. In diesem Fall ist die Zeit T₀ gleich dem Lauf
zeitunterschied der Wellen. Zur Vereinfachung soll die Zeit
T₀, unabhängig von ihrer Ursache, gemäß einer üblichen Be
zeichnungsweise in der folgenden Beschreibung "Totzeit" genannt
werden.
Eine bekannte Maßnahme zur Messung der Totzeit T₀ besteht
darin, daß das Maximum der Kreuzkorrelationsfunktion zwischen
den beiden Signalen x(t) und y(t) bestimmt wird. Die
Kreuzkorrelationsfuktion ist bekanntlich durch die folgende
Formel gegeben:
Diese Formel bedeutet, daß die Werte des Signals y(t) in
einem Zeitabschnitt der Dauer T mit den um eine Verzögerungszeit
τ verzögerten Werten des Signals x(t) multipliziert
werden und durch Integration über die Zeit T der
Mittelwert der Produkte gebildet wird. Man erhält als Ergebnis
einen Stützwert der Kreuzkorrelationsfunktion für
die angewendete Verzögerungszeit τ. Wenn der gleiche Rechengang
für verschiedene Werte von τ wiederholt wird und
die erhaltenen Stützwerte als Funktion τ aufgetragen
werden, erhält man die im Diagramm C von Fig. 1 dargestellte
Kreuzkorrelationsfunktion R xy ( τ ). Sie hat ein Maximum
bei einer Verzögerungszeit τ m , die gleich der Totzeit T₀
ist.
Das Diagramm D von Fig. 1 zeigt die Ableitung der Kreuz
korrelationsfunktion R xy ( τ ) des Diagramms C. Sie wird
dadurch erhalten, daß die um die verschiedenen Verzögerungszeiten
τ verzögerten Werten des Signals x(t) nicht mit
den Werten des Signals y(t), sondern mit den Werten der
Ableitung (t) des Signals y(t) multipliziert werden. Die
so erhaltene Ableitung der Kreuzkorrelationsfunktion wird
deshalb mit R x ( τ ) bezeichnet. Die Ableitung R x ( t ) geht
bei der Verzögerungszeit τ m=T₀ durch Null. Sie hat zu
beiden Seiten des Nulldurchgangs verschiedene Vorzeichen,
wodurch die Richtung einer Abweichung erkennbar ist. Die
Ableitung R x ( τ ) eignet sich deshalb besonders vorteilhaft
für maximumsuchende Korrelatoren, die durch Regelung die
Verzögerungszeit τ im Punkt τ m=T₀ zu halten suchen.
Fig. 2 zeigt das Blockschaltbild eines digitalen Korrelators
zur Bestimmung der Totzeit T₀ zwischen zwei Signalen
x(t) und y(t) durch Auswertung der Kreuzkorrelationsfunktion
und ihrer Ableitung. Der Korrelator von Fig. 2 weist
die folgenden Besonderheiten auf:
- - Es werden nicht die vollständigen Analogsignale x(t) und y(t) korreliert, sondern Abtastwerte, die in gleichmäßigen Zeitabständen T A aus den Analogsignalen gewonnen werden.
- - Die Abtastwerte sind binarisiert, d. h. in digitale Signale mit einem einzigen Bit umgesetzt. Jeder Abtastwert enthält daher keine Information über die Amplitude des Analogsignals im Abtastzeitpunkt, sondern zeigt nur an, ob das Analogsignal im Abtastzeitpunkt positiv oder negativ war. Es handelt sich also um reine Vorzeichen- oder Polaritätssignale. Ein zur Verarbeitung solcher Signale ausgebildeter Korrelator heißt daher auch Polaritätskorrelator.
- - Obwohl der Korrelator von Fig. 2 im Prinzip auch eine vollständige Kreuzkorrelationsfunktion berechnen und dann das Maximum der Kreuzkorrelationsfunktion zur Ermittlung der Totzeit T₀ bestimmen könnte, wird bei der Beschreibung des Ausführungsbeispiels davon ausgegangen, daß er die Verzögerungszeit τ so regelt, daß sie ständig auf dem der Totzeit T₀ entsprechenden Wert τ m gehalten wird. Es handelt sich also um einen maximumsuchenden Korrelator oder 1 Punkt-Korrelator, der auch unter der Bezeichnung closed-loop-Korrelator oder tracking-Korrelator bekannt ist.
Der Korrelator von Fig. 2 besteht in der Hauptsache aus
einer Analogsignal-Verarbeitungsschaltung 10 und aus einer
digitalen Signalverarbeitungseinheit 20. Die Analogsignal-
Verarbeitungsanordnung 10 dient dem Zweck, aus den beiden
Analogsignalen x(t) und y(t) die die binarisierten Abtastwerte
darstellenden Binärsignale zu erzeugen. Das Binärsignal
x(t) wird einer Binarisierungs- und Abtastschaltung
11 zugeführt, an die außerdem ein den Abtasttakt bestimmendes
periodisches Taktsignal S A mit der Abtastperiode T A
und der Abtastfrequenz f A angelegt ist. Die Binarisierungs-
und Abtastschaltung 11 gibt am Ausgang ein Binärsignal
sx ab, das den Signalwert 1 annimmt, wenn das
Analogsignal x(t) im Abtastzeitpunkt positiv ist, während
es den Signalwert 0 annimmt, wenn das Analogsignal
x(t) im Abtastzeitpunkt negativ ist.
Das Analogsignal x(t) wird ferner einem Differenzierglied
12 zugeführt, das am Ausgang ein Analogsignal (t) abgibt,
das der Ableitung des Analogsignals x(t) entspricht. An
den Ausgang des Differenzierglieds 12 ist eine Binarisierungs-
und Abtastschaltung 13 angeschlossen, die in gleicher
Weise wie die Binarisierungs- und Abtastschaltung 11
ausgebildet ist und ebenfalls das Taktsignal S A empfängt.
Die Binarisierungs- und Abtastschaltung 13 gibt somit am
Ausgang ein Binärsignal s ab, das in jedem Abtastzeitpunkt
den Signalwert 1 oder 0 annimmt, der dem Vorzeichen
der Ableitung (t) entspricht.
In entsprechender Weise wird das Analogsignal y(t) einer
Binarisierungs- und Abtastschaltung 14 und einem Differenzierglied
15 zugeführt. Die Binarisierungs- und Abtastschaltung
14 liefert am Ausgang ein Binärsignal sy, das
in jedem Abtastzeitpunkt den Signalwert 1 oder 0 annimmt,
der dem Vorzeichen des Signals y(t) entspricht. Das Differenzierglied
15 liefert am Ausgang das analoge Ableitungssignal
(t), das einer Binarisierungs- und Abtastschaltung
16 zugefürt wird. Die Binarisierungs- und Abtastschaltung
16 liefert am Ausgang ein Binärsignal s, das in jedem
Abtastzeitpunkt den Signalwert 1 oder 0 annimmt, der dem
Vorzeichen des Ableitungssignals (t) entspricht.
Die von den Binarisierungs- und Abtastschaltungen 11, 13,
14 und 16 gelieferten Binärsignale sx, s, sy und s
werden von der Analogsignal-Verarbeitungsschaltung 10 zur
digitalen Signalvervarbeitungseinheit 20 übertragen.
Die digitale Signalverarbeitungseinheit 20 enthält eine
Betriebsart-Wählschaltung 21, die an einem ersten Eingang
das Binärsignal sx unmittelbar empfängt. Das Binärsignal
sx wird außerdem an ein Verzögerungsglied 22 angelegt,
das am Ausgang ein Binärsignal sx₁ abgibt, das um eine
Abtastperiode T A gegen das Binärsignal sx verzögert ist.
Der Ausgang des Verzögerungsglieds 22 ist mit einem zweiten
Eingang der Betriebsart-Wählschaltung 21 verbunden.
Schließlich wird das Binärsignal x(t) einer Verzögerungsschaltung
23 zugeführt, die am Ausgang ein Binärsignal sx t
abgibt, das gegenüber dem Eingangssignal x(t) um eine einstellbare
Verzögerungszeit τ verzögert ist, die ein ganzzahliges
Vielfaches K · T A der Abtastperiode T A ist. Die
Verzögerungszeit τ=K · T A durch die eine Rechen- und
Steuerschaltung 24 bestimmt, die über einen (durch eine
Doppellinie dargestellten) Datenbus 25 zur Verzögerungsschaltung
23 ein Datenwort schickt, das die einzustellende
Verzögerungszeit angibt. Der Aufbau und die Funktionsweise
der Verzögerungsschaltung 23 werden später noch im
einzelnen erläutert.
Das am Ausgang der Verzögerungsschaltung 23 abgegebene
verzögerte Binärsignal sx τ wird einem dritten Eingang der
Betriebsart-Wählschaltung 21 zugeführt. Außerdem ist an
den Ausgang der Verzögerungsschaltung 23 ein Verzögerungsglied
26 angeschlossen, das am Ausgang ein Binärsignal
sx τ +1 abgibt, das gegenüber dem Binärsignal sx τ um eine
weitere Abtastperiode T A verzögert ist. Der Ausgang des
Verzögerungsgliedes 26 ist mit einem vierten Eingang der
Betriebsart-Wählschaltung 21 verbunden.
Ein fünfter Eingang der Betriebsart-Wählschaltung 21
empfängt das Binärsignal s unmittelbar von der Analogsignal-
Verarbeitungsanordnung 10.
Eine völlig gleichartige Schaltungsgruppe ist für die vom
Analogsignal y(t) abgeleiteten Binärsignale vorgesehen.
Das Binärsignal sy wird einem sechsten Eingang der Betriebsart-
Wählschaltung 21 direkt zugeführt. Ein Verzögerungsglied
27 empfängt das Binärsignal sy und liefert
zu einem siebten Eingang der Betriebsart-Wählschaltung 21
ein Binärsignal sy₁, das gegenüber dem Binärsignal sy um
eine Abtastperiode T A verzögert ist. Eine Verzögerungsschaltung
28, die der Verzögerungsschaltung 23 völlig
gleich ist, empfängt ebenfalls das Binärsignal sy und
liefert zu einem achten Eingang der Betriebs-Wählschaltung
21 ein Binärsignal sy τ , das gegenüber dem Binärsignal
sy um die von der Rechen- und Steuerschaltung 24
bestimmte Verzögerungszeit τ=K · T A verzögert ist. Das
verzögerte Binärsignal sy τ wird durch ein Verzögerungsglied
29 um eine zusätzliche Abtastperiode T A verzögert,
wodurch ein Binärsignal sy τ +1 erhalten wird, das einem
neunten Eingang der Betriebsart-Wählschaltung 21 zugeführt
wird. Schließlich empfängt ein zehnter Eingang der Betriebsart-
Wählschaltung 21 unmittelbar das Binärsignal s.
Die digitale Singalverarbeitungseinheit 20 enthält ferner
zwei gleiche Korrelationseinheiten 30 und 31. Jede Korre
lationseinheit hat drei Signaleingänge, die an drei zugeordnete
Ausgänge der Betriebsart-Wählschaltung 21 angeschlossen
sind. Jede Korrelationseinheit 30, 31 empfängt
ferner über einen Datenbus 32 bzw. 33 von der Rechen- und
Steuerschaltung Daten zur Steuerung ihres Betriebs. Außerdem
ist an jede Korrelationseinheit 30 und 31 das Taktsignal
S A angelegt. Der Ausgang jeder Korrelationseinheit
30, 31 ist jeweils über einen Datenbus 34 bzw. 35 mit
einem zugeordneten Eingang der Rechen- und Steuerschaltung
24 verbunden.
Die Betriebsart-Wählschaltung 21 ist eine Schaltmatrix,
die je nach der eingestellten Betriebsart bestimmte Binärsignale
aus den an ihren zehn Eingängen anliegenden
Binärsignalen auswählt und an ihren sechs Ausgängen zu
den beiden Korrelationseinheiten 30 und 31 überträgt. Die
Betriebsart wird durch Steuersignale bestimmt, die von
der Rechen- und Steuerschaltung 24 über eine Steuerleistung
36 zur Betriebsart-Wählschaltung 21 geliefert werden.
Die drei Binärsignale, die der Korrelationseinheit 30 zugeführt
werden, sind mit su₁, sv₁ und s₁ bezeichnet, und
die drei der Korrelationseinheit 31 zugeführten Binärsignale
sind mit su₂, sv₂ und s₂ bezeichnet. In der am
Schluß der Beschreibung angefügten Tabelle I ist für fünf
verschiedene Betriebsarten angegeben, welche Eingangs-
Binärsignale als Binärsignale su₁, sv₁ und s₁ an die
Korrelationseinheit 30 und welche Eingangs-Binärsignale gleichzeitig
als Binärsignale su₂, sv₂ und s₂ an die Korrela
tionseinheit 31 angelegt werden. Wie aus dieser Tabelle
zu ersehen ist, ist in jeder dieser Betriebsarten das
Binärsignal su ein verzögertes Binärsignal, das Binärsignal
sv ein unverzögertes Binärsignal und das Binärsignal
s das dem unverzögerten Binärsignal entsprechende
Ableitungs-Binärsignal. Es können nach Bedarf weitere
Betriebsarten vorgesehen werden.
Die Rechen- und Steuerschaltung 24, die beispielsweise
durch einen entsprechend programmierten Mikrocomputer
gebildet sein kann, wertet die über die Datenbusse 34 und
35 zugeführten Ausgangssignale der Korrelationseinheiten
30 und 31 aus und stellt entsprechend dem Ergebnis dieser
Auswertung über den Datenbus 25 die Verzögerungszeit
τ=K · T A in den beiden Verzögerungsschaltungen 23 und 28
so ein, daß diese Verzögerungszeit dem Maximum der Kreuz
korrelationsfunktion entspricht. Die Verzögerungszeit τ ist
dann gleich der zu messenden Totzeit T₀. Wenn sich die
Totzeit T₀ ändert, wird die Verzögerungszeit τ ständig
der Totzeit T₀ nachgeregelt. Der durch die eingestellte
Verzögerungszeit τ=K · T A dargestellte Meßwert der Totzeit
T₀ wird über einen Datenbus 37 einem Anzeige- und
Auswertegerät 38 zugeführt, in welchem der Meßwert angezeigt
und auf andere Weise, beispielsweise für Regelungszwecke,
ausgewertet werden kann.
Schließlich enthält die digitale Signalverarbeitungseinheit
20 noch einen Taktgeber 40, der die für den synchronisierten
Betrieb der verschiedenen Schaltungen erforderlichen
Taktsignale erzeugt. Insbesondere erzeugt der Taktgeber
40 das Abtast-Taktsignal S A mit der Abtastperiode T A
und der Abtastfrequenz f A, das den Binarisierungs- und
Abtastschaltungen 11, 13, 14 und 16 in der Analogsignal-
Verarbeitungsanordnung 10 sowie den beiden Korrelationseinheiten
30 und 31 zugeführt wird. Das Abtast-Taktsignal
S A synchronisiert auch den Betrieb der Rechen- und Steuerschaltung
24. Außerdem erzeugt der Taktgeber 40 Taktsignale
S B, die den Betrieb der Verzögerungsschaltungen 23 und
28 steuern, wie noch erläutert wird. Zur Vereinfachung
sind in dem Blockschaltbild die Leitungen, über die die
Taktsignale übertragen werden, nicht dargestellt, sondern
an den Takteingängen der veschiedenen Schaltungen ist angegeben,
welches Taktsignal angelegt ist.
Die Frequenz des vom Taktgeber 40 angegebenen Abtast-Taktsignals
S A ist in einem weiten Bereich einstellbar. Die
Einstellung kann beispielsweise durch die Rechen- und
Steuerschaltung 24 über die Steuerleitung 41 erfolgen.
Soweit erforderlich, paßt der Taktgeber 40 auch die Frequenz
der Taktsignale S B an die Frequenz f A des Abtast-
Taktsignals S A an.
Eine Besonderheit der digitalen Signalverarbeitungseinheit
20 besteht in der Ausbildung der beiden Verzögerungsschaltungen
23 und 28. Jede Verzögerungsschaltung enthält einen
Schreib-Lese-Speicher, in der Literatur auch als RAM
("Random Access Memory") bekannt. Die Signalverzögerung
um die einstellbare Verzögerungszeit τ=K · T A wird durch
eine besondere zyklische Adressierung des Schreib-Lese-Speichers
erhalten.
Zum besseren Verständnis soll das Funktionsprinzip der
Verzögerungsschaltung 23 anhand der stark vereinfachten
Darstellung von Fig. 3 erläutert werden. Diese Erläuterung
gilt natürlich in gleicher Weise auch für die Verzögerungsschaltung
28.
Fig. 3 zeigt wieder die Verbindung, über die das Binärsignal
sx direkt zur Betriebsart-Wählschaltung 21 übertragen
wird und von der das gleiche Binärsignal sx auch
dem Eingang der Verzögerungsschaltung 23 zugeführt wird.
Ferner zeigt Fig. 3 die Verbindung vom Ausgang der
Verzögerungsschaltung 23, über die das verzögerte Signal sx t
zur Betriebsart-Wählschaltung 21 übertragen wird, und die
beiden Verzögerungsglieder 22 und 26, die dem Binärsignal
sx bzw. dem Binärsignal sx τ jeweils eine Verzögerung
um eine Abtastperiode T A erteilen. Wie dargestellt, kann
jedes dieser Verzögerungsglieder durch ein D-Flipflop
gebildet sein, das das zu verzögernde Binärsignal am D-Eingang
und das Abtast-Taktsignal S A am Takteingang
empfängt.
Die Verzögerungsschaltung 23 enthält einen zyklischen adressierten
Schreib-Lese-Speicher 50, dessen einzeln adressierbare
Bit-Speicherzellen symbolisch in einem Kreis angeordnet
wird, wobei zur Vereinfachung nur eine kleine Anzahl
von Speicherzellen dargestellt ist. In Wirklichkeit kann
der Schreib-Lese-Speicher beispielsweise eine Speicherkapazität
von 2¹⁶=65 536 Bits (64 K Bits) haben.
Ein Schreibzeiger 51 bezeichnet die Speicherzelle, in die
jeweils ein Bit des Binärsignals sx in einer Abtasttaktzeit
der Dauer T A eingeschrieben wird, und ein Lesezeiger
52 bezeichnet die Speicherzelle, aus der in der gleichen
Abtast-Taktzeit ein gespeichertes Bit ausgelesen wird.
Die Stellung des Schreibzeigers 51 wird durch den Zählerstand
eines Adreßzählers 53 bestimmt, der durch das Abtast-
Taktsignal S A zyklisch fortgeschaltet wird. Der Zählerstand
des Adreßzählers 53 gibt die Adresse der Speicherzelle
an, in die ein Bit eingeschrieben wird. Wenn die
Zählkapazität des Adreßzählers 53 gleich der Anzahl der
Speicherzellen ist (also 2¹⁶ bei dem angegebenen Beispiel),
wird die Zyklizität durch den Überlauf des Adreßzählers
erreicht. Andernfalls wird der Adreßzähler beim Erreichen
der letzten Speicheradresse wieder in den Anfangszustand
zurückgestellt.
Der Schreibzeiger 51 wird also in jeder Abtast-Taktzeit
um eine Speicherzelle verschoben, so daß die aufeinanderfolgenden
Bits des Binärsignals sx der Reihe nach in Speicherzellen
mit aufeinanderfolgenden Adressen eingeschrieben
werden. In Fig. 3 ist angenommen, daß der Schreibzeiger
51 gegen den Uhrzeigersinn umläuft.
Die Stellung des Lesezeigers 51 wird durch das Ausgangssignal
einer Addierschaltung 54 bestimmt, die den Inhalt
eines Adressendifferenz-Registers 55 zu dem Zählerstand
des Adreßzählers 53 addiert. Wenn die im Adressendifferenz-
Register 55 stehende Zahl den Wert K hat, bezeichnet
das Ausgangssignal der Addierschaltung 54 die K-te Speicherzelle,
die auf die durch den Schreibzeiger 51 bezeichnete
Speicherzelle folgt. Das Lesen erfolgt also in einer
Speicherzelle, die um K Abtast-Taktzeiten früher bechrieben
worden ist. Somit weist das ausgelesene Bit gegenüber
dem Zeitpunkt des Einschreibens eine Verzögerung um K · T A
auf.
Der Zahlenwert K wird von der Rechen- und Steuerschaltung
24 über den Datenbus 25 in das Adressendifferenz-Register
55 eingegeben. Solange wie diese Zahl K unverändert bleibt,
läuft der Lesezeiger 52 in gleichbleibendem Abstand hinter
dem Schreibzeiger 51 her. Wenn die Zahl K durch die Rechen-
und Steuerschaltung 24 geändert wird, ändert sich der Abstand
zwischen dem Schreibzeiger 51 und dem Lesezeiger 52
und dementsprechend die Verzögerungszeit K · T A, die das
aus dem Schreib-Lese-Speicher 23 ausgelesene Binärsignal
sx τ gegenüber dem Binärsignal sx aufweist.
Wenn der Adreßzähler 53 ein Vorwärtszähler ist, der seinen
Zählerstand bei jedem Taktimpuls des Abtast-Taktsignals S A
um eine Einheit erhöht, muß der Inhalt des Adressendifferenz-Registers
55 in der Addierschaltung 54 zum Zählerstand
des Adreßzählers 53 mit negativem Vorzeichen addiert werden,
damit die Leseadresse im K niedriger als die Schreibadresse
ist. Wenn dagegen der Adreßzähler 53 ein Rückwärtszähler
ist, wird der Inhalt des Adressendifferenz-Registers
55 in der Addierschaltung 54 mit positivem Vorzeichen
zu dem Zählerstand des Adreßzählers 53 addiert, so
daß die Leseadresse um K höher als die Schreibadresse ist.
Anhand von Fig. 3 lassen sich auch die Verhältnisse erklären,
die bei einer Änderung der Abtastfrequenz f A auftreten.
Am Lesezeiger 52 erscheinen erst dann die mit der
neuen Abtastfrequenz eingeschriebenen Bits, wenn er die
Speicheradresse erreicht, an der der Schreibzeiger 51 im
Zeitpunkt der Frequenzänderung stand. Erreicht z. B. die
Adressendifferenz in dem diskreten Regelkreis einen Wert,
der größer als 65 536 ist, so erzwingt die Rechen- und
Steuerschaltung eine Halbierung der Abtastfrequenz f A bei
gleichzeitiger Halbierung der Adressendifferenz. Es dauert
nun aber eine der halbierten Adressendifferenz entsprechende
Anzahl von Taktperioden der neuen Abtastfrequenz,
bis wieder der eingestellten Verzögerungzeit entsprechende
korrekte Abtastwerte des Eingangssignals ausgelesen
werden. Dies muß bei der Programmierung des Algorithmus
zur Abschätzung der Totzeit berücksichtigt werden.
Fig. 4 zeigt in sehr vereinfachter Form ein praktisches
Ausführungsbeispiel der Verzögerungsschaltung 23, deren
Prinzip anhand von Fig. 3 erläutert worden ist. Der
Schreib-Lese-Speicher 50 ist ein 64 K-RAM mit 2¹⁶=65 536
Speicherzellen, von denen jede ein Bit speichern kann.
Die Speicherzellen sind einzeln adressierbar, so daß jede
Speicheradresse durch ein 16 Bit-Binärwort darstellbar
ist. Die Speicherzellen können beispielsweise in 256 Zeilen
und 256 Spalten angeordnet werden, so daß sich jede
Speicheradresse aus einer Zeilenadresse von acht Bits und
einer Spaltenadresse von acht Bits zusammensetzt, doch
ist die Speicherorganisation für das Verständnis der Funktionsweise
nicht wesentlich.
Ein in den Taktsignalen S B enthaltenes Steuersignal, das
an einen Schreib-Lese-Steuereingang R angelegt wird,
bestimmt, ob an der durch die Adressensignale bestimmten
Speicheradresse das am Dateneingang DI angelegete Bit des
Binärsignals sx eingeschrieben wird, oder ob das an dieser
Speicheradresse gespeicherte Bit ausgelesen und am
Datenausgang DO als verzögertes Binärsignal sx τ ausgegeben
wird.
Der Adreßzähler 53 besteht aus einem 16 Bit-Rückwärtszähler
dessen Zählerstand durch das an an seinen Zähleingang
angelegte Abtast-Taktsignal S A in jeder Abtast-Taktzeit T A
um eine Einheit verringert wird. Die Ausgänge der 16 Zählerstufen
sind mit der ersten Eingangsgruppe der 16 Bit-
Addierschaltung 54 verbunden. Diese Verbindungen werden
durch ein an einen Steuereingang 53 a des Adreßzählers 53
angelegtes Steuersignal, das in den Taktsignalen S B enthalten
ist, entweder gesperrt oder freigegeben.
Das Adressendifferenz-Register 55 ist ein 16 Bit-Register,
in das die Adressendifferenzzahl K von 16 Bits über den
Datenbus 25 eingegeben wird. Die Ausgänge der 16 Registerstufen
sind mit der zweiten Eingangsgruppe der 16 Bit-Addierschaltung
54 verbunden. Diese Verbindungen werden
durch ein von einem Steuereingang 55 a des Adressendifferenz-
Registgers 55 angelegtes Steuersignal, das in den
Taktsignalen S B enthalten ist, entweder gesperrt oder frei
gegeben.
Die Ausgänge der Addierschaltung 54 sind mit den Adreßeingängen
A 0, A 1 ... A 15 des Schreib-Lese-Speichers 50
verbunden.
Durch die an die verschiedenen Steuereingänge angelegten
Steuersignale wird der Betrieb der Schaltung so gesteuert,
daß in jeder Abtastperiode T A der folgende Arbeitszyklus
abläuft:
- - Am Beginn der Abtastperiode wird der Zählerstand des 16 Bit-Zählers 53 durch einen Taktimpuls des Abtast- Taktsignals S A um eine Einheit verringert.
- - Nun folgt ein Schreibzyklus, der dadurch bestimmt ist, daß das Steuersignal am Eingang R des Schreib-Lese-Speichers 50 den das Schreiben bestimmenden Zustand annimmt. Das Steuersignal am Steuereingang 53 a des 16-Bit-Zählers 53 löst die Übertragung der in den Zählerstufen stehenden binären Signalwerte zur Addierschaltung 54 aus. Dagegen wird die Übertragung der binären Signalwerte vom 16-Bit-Register 55 zur Addierschaltung 54 gesperrt; die entsprechenden Eingänge der Addierschaltung liegen auf den Signalwert 0. Die Addierschaltung 54 legt daher an die Adreßeingänge A 0 ... A 15 des Schreib-Lese-Speichers 50 die im Adreßzähler 53 stehende Adresse unverändert an. Das am Dateneingang DI des Schreib-Lese-Speichers 50 anliegende Bit des Binärsignals sx wird daher in die Speicherzelle eingeschrieben, die durch die im Adreßzähler 53 stehende Speicheradresse bestimmt ist.
- - Schließlich folgt ein Lesezyklus, der dadurch bestimmt ist, daß das Steuersignal am Eingang R des Schreib- Lese-Speichers 50 den das Lesen bestimmenden Zustand annimmt. Das Steuersignal am Steuereingang 53 a des Adreßzählers 53 löst erneut die Übertragung der in den Zählerstufen stehenden Signalwerte zu den entsprechenden Eingängen der Addierschaltung 54 aus, doch bewirkt nun gleichzeitig auch das an den Steuereingang 55 a des Adressendifferenz-Registers 55 angelegte Steuersignal die Übertragung der in den Registerstufen stehenden Signalwerte zu den anderen Eingängen der Addierschaltung 54. Die Addierschaltung 54 legt daher an die Adreßeingänge A 0 ... A 15 des Schreib-Lese-Speichers 50 eine Binärzahl an, die der Summe der beiden an ihre Eingänge angelegten Binärzahlen entspricht. Diese Binärzahl bestimmt die Adresse der Speicherzelle, aus der das gespeicherte Bit ausgelesen wird, das am Dateneingang DO des Schreib-Lese-Speichers 50 ausgegeben wird.
Dieser Arbeitszyklus wird in jeder Abtastperiode wiederholt.
Er kann natürlich in einer jedem Fachmann bekannten
Weise je nach Art des verwendeten Schreib-Lese-Speichers
modifiziert werden. So ist bekannt, zur Einsparung
von Anschlußstiften nur acht Adreßeingänge vorzusehen,
so daß die Speicheradressen in zwei Gruppen von je
acht Bits im Zeitmultiplex nacheinander angelegt werden
müssen. Wenn der Schreib-Lese-Speicher ein dynamischer
Speicher ist, müssen ferner gegebenenfalls Auffrischungszyklen
eingeführt werden, damit der Speicherinhalt nicht
verlorengeht.
Fig. 5 zeigt das Blockschaltbild der Korrelationseinheit
30. Die beiden Korrelationseinheiten 30 und 31 haben den
gleichen Aufbau und die gleiche Funktionsweise; die folgende
Beschreibung gilt daher in gleicher Weise auch für
die Korrelationseinheit 31.
Die Korrelationseinheit 30 enthält eine Ansteuerlogik 60,
zwei Korrelationszähler 61, 62 und einen Mittelungszähler
63. Die Ansteuerlogik 60 hat drei Signaleingänge 60 a,
60 b, 60 c, an welche die von der Betriebsart-Wählschaltung
21 ausgewählten Binärsignale su₁, sv₁ und s₁ angelegt
werden. Ein erster Ausgang 60 d der Ansteuerlogik 60 ist
mit dem Freigabeeingang 61 a des Korrelationszählers 61
verbunden, an dessen Zählereingang 61 b das Abtast-Taktsignal
S A angelegt ist. Ein zweiter Ausgang 60 e der Ansteuerlogik
60 ist mit dem Freigabeeingang 62 a des Korrelationszählers
62 verbunden, an dessen Zähleingang 62 b ebenfalls
das Abtast-Taktsignal S A angelegt ist. Der Mittelungszähler
63 hat einen Voreinstell-Eingang 63 a, an dem
über den Datenbus 32 ein vorbestimmter Zählerstand einstellbar
ist. Sein Zähleingang 63 b empfängt das Abtast-Taktsignal
S A. Ein Ausgang 63 c des Mittelungszählers 63
ist einem Stuereingang 60 f der Ansteuerlogik 60 verbunden.
Die Funktion der Ansteuerlogik 60 beruht auf der
Berechnung einer Größe ε aus den binären Eingangssignalen
su₁, sv₁ und s₁ nach der folgenden Formel:
ε = (su₁ - sv₁) · s₁ (2)
Dabei werden den beiden Signalwerten jedes Binärsignals
nicht die Zahlenwerte 1 und 0, sondern die Zahlenwerte
+1 und -1 zugeordnet. Die Größe ε kann nur dann drei mögliche
Werte +2, 0 und -2 annehmen, wie die am Schluß der
Beschreibung angefügte Tabelle II zeigt.
Die Ansteuerlogik 60 gibt am Ausgang 60 d ein Binärsignal A
ab, das nur dann den Signalwert 1 hat, wenn die Größe ε
den Wert +2 hat, während es sonst den Signalwert 0 hat.
Am Ausgang 60 e gibt die Ansteuerlogik 60 ein Binärsignal B
ab, das nur dann den Signalwert 1 hat, wenn die Funktion ε
den Wert -2 hat, während es sonst den Signalwert 0 hat.
Die beiden Binärsignale A und B können in der Ansteuerlogik
60 unmittelbar durch digitale Verknüpfung der binären
Signale su₁, sv₁ und s₁ nach einer Wahrheitstabelle
gebildet werden, die am Schluß der Beschreibung als Tabelle III
angefügt ist. Jeder Fachmann kann aufgrund seines
Fachwissens ohne weiteres eine digitale Verkünpfungsschaltung
angeben, die diese Wahrheitstabelle erfüllt.
Das Signal A gibt die Zählung der Taktimpulse des Abtast-
Taktsignals S A im Korrelationszähler 61 nur dann frei,
wenn es den Signalwert 1 hat. In entsprechender Weise
gibt das Signal B die Zählung der Taktimpulse des Abtast-
Taktsignals S A im Korrelationszähler 62 nur dann frei,
wenn es den Signalwert 1 hat. Der Mittelungszähler 63
zählt fortlaufend die Taktimpulse des Abtast-Taktsignals
S A, bis der am Voreinstelleingang 63 a über den Datenbus
32 eingestellte Zählerstand m erreicht ist. Nach Zählung von
m Abtast-Taktimpulsen S A sperrt das am Ausgang 63 c
abgegebene Signal, das den Steuereingang 60 f der Ansteuerlogik
60 angelegt wird, die weitere Freigabe der Korrelationszähler
61 und 62 durch die Signale A und B. Der
Mittelungszähler 63 bestimmt somit ein Mittelungs-Zeitintervall
aus m Abtastperioden T A.
Nach Beendigung des Mittelungs-Zeitintervalls gibt der
Zählerstand z₁ des Korrelationszählers 61 die Anzahl der
im Mittelungs-Zeitintervall enthaltenen Abtastperioden
an, in denen die Größe ε den Wert +2 hatte, und der Zäherstand
z₂ des Korrelationszählers 62 gibt die Anzahl
der im Mittelungs-Zeitintervall enthaltenen Abtastperioden
an, in denen die Größe ε den Wert -2 hatte. Die beiden
Zählerstände z₁ und z₂ werden über den Datenbus 34
zur Rechen- und Steuerschaltung 24 übertragen.
Die Diagramme A und B von Fig. 6 zeigen den Verlauf der
Zählerstände z₁ bzw. z₂ als Funktion der in der Verzöge
rungsschaltung 23 eingestellten Verzögerungszeit τ=K · T A
für den Fall vollständig korrelierter Analogsignale x(t) und
y(t). Jede Zählerstandkurve hat an der Stelle τ m =T₀ den
Wert 0 und steigt von dieser Stelle nach beiden Seiten
verhältnismäßig steil auf den Wert m/4 an, der im wesentlichen
über den ganzen restlichen Bereich beibehalten
wird. Diese Kurven bedeuten: Die Wahrscheinlichkeit, daß
die Größe ε die Werte +2 und -2 annimmt, ist praktisch
Null, wenn die in der Verzögerungsschaltung 23 eingestellte
Verzögerungszeit τ=K · T A gleich der Totzeit T₀
ist. Wenn dagegen die eingestellte Verzögerungszeit
τ=K · T A über einen gewissen Bereich hinaus von der Totzeit
T₀ verchieden ist, nimmt die Größe ε sowohl den
Wert +2 als auch den Wert -2 mit der durchschnittlichen
Häufigkeit m/4 an. Diese Wahrscheinlichkeit geht auch
aus der Tabelle II hervor, wo jeder der zutreffenden Fälle
einem Viertel der möglichen Fälle entspricht. Wenn die
Analogsignale x(t) und y(t) nicht vollständig korreliert
sind, gehen die Zählerstandskurven an der Stelle τ m =T₀
nicht auf Null, aber sie haben an dieser Stelle ein Mimimum.
Es läßt sich zeigen, daß die Rechen- und Steuerschaltung
24 aus den beiden Zählerständen z₁ und z₂ sowohl einen
Schätzwert für den Korrelationskoeffizieten R uv(t ) als
auch einen Schätzwert für die Ableitung R u(τ ) bei der
eingestellten Verzögerungszeit τ nach den folgenden Fomeln
berechnen kann:
Die Bedeutung der so berechneten Schätzwerte hängt von
den durch die Betriebsart-Wählschaltung 21 ausgewählten
und an die Korrelationseinheit angelegten Binärsignalen
ab. In der am Schluß der Beschreibung angefügten Tabelle I
sind daher für jede Betriebsart auch die Meßergebnisse angegeben,
die aus den Zählerständen z₁ und z₂ jeder der
beiden Korrelationseinheiten 30 und 31 erhalten werden
können. Diese Angaben lasen auch die Vorteile erkennen,
die sich aus dem dopptelten Aufbau mit zwei Verzögerungsschaltungen
und mit zwei Korrelationseinheiten ergeben.
Zu den einzelnen Betriebsarten ist folgendes zu bemerken:
In der Betriebsart 1 kann die Kreuzkorrelationsfunktion
R xy(±τ ) und deren Ableitung xy(±τ ) in beiden Richtungen
erfaßt werden. Bei Prozessen, in denen die Strömungsrichtung
wechseln kann, wird die Richtung ohne zusätzlichen
Meß- und Rechenaufwand erkannt. Im closed-loop-Betrieb
wird diese Betriebsart während der Startwertsuche verwendet.
Sobald die Verzögerungszeit τ so nahe an die Totzeit
T₀ angenähert ist, daß die Korrelation der Signale für den
clossed-loop-Betrieb ausreichend ist, wird dann auf eine
der anderen Betriebsarten übergegangen.
Abhängig von der Strömungsrichtung wird im closed-loop-Betrieb
für den eigentlichen Trackingvorgang die Betriebsart 2
oder die Betriebsart 3 eingestellt. Dabei wird mittels
der einen Korrelationseinheit der Wert der Ableitung xy(τ )
der Kreuzkorrelationsfunktion gemessen, die zum Anpassen
der einstellbaren Verzögerungszeit in den Verzögerungsschaltungen
an die monentane Totzeit T₀ gebraucht wird.
Gleichzeitig wird zur Überwachung der Regelschleife der Wert der
Kreuzkorrelationsfunktion R xy(τ ) gemessen. Mittels der
anderen Korrelationseinheit wird die Autokorrelationsfunktion
R xx(TA) bzw. R yy(TA) und der Wert der Autokorrelations-
bzw. yy(TA) an der festen Stelle T A gemesen. T A
bedeuet eine Verschiebung um eine Abtastperiodendauer. Da für
die Ableitung der Autkorrelationsfunktion an der Stelle
τ=0 gilt
xx(0) = 0; yy(0) = 0 (5)
kann damit eine Abschätzung für die zweite Ableitung der
Autokorrelationsfunktion gewonnen werden, welche direkt
proportional zur momentanen Bandbreite B des Prozesses
ist. Da bei Tranportprozessen für die Laufzeit gilt
kann damit nach einmaligem Festlegen der Proportionali
tätskonstante k eine Plausibilitätskontrolle des momemtanen
Meßwertes erfolgen. Gleichzeitig gilt näherungsweise
xx(0) ≅ xy(T₀) (7)
so daß damit die Verstärkung für den Iterationsalgorithmus
angepaßt werden kann.
Die Wahl der Betriebsart 4 oder der Betriebsart 5 erfolgt
wieder in Abhängigkeit von der Strömungsrichtung. Da
xx(0) immer größer oder gleich der zweiten Ableitung im
Abgleichpunkt xy(T₀) ist, wird in dieser Betriebsart die
zweite Ableitung der Kreuzkorrelationsfunktion erfaßt:
Dadurch ist eine bessere Einstellung der Verstärkung
möglich.
Da in allen Fällen die Messung der Korrelationsfunktion
in den Korrelationseinheiten 30 und 31 hardwarenmäßig erfolgt
und der die Rechen- und Steuerschaltung 24 bildende
Mikrocomputer im Normalbetrieb zum Aktualisieren der
Verzögerungszeit nur einen sehr kleinen Teil seiner Rechenzeit
verbraucht, steht noch genügend Rechenleistung für
Überwachungs- und Optimierungsaufgaben zur Verfügung.
Claims (13)
1. Digitaler Korrelator zur Ermittlung der Totzeit zwischen
zwei gegeneinander zeitversetzten zufälligen Signalen,
mit einer Analogsignal-Verarbeitungsanordnung, die durch Binarisierung
und periodische Abtastung der zufälligen Signale
und ihrer Ableitungen Binärsignale erzeugt, von denen jedes
die Polarität eines der zufälligen Signale oder der Ableitung
eines zufälligen Signals in den Abtastzeitpunkten darstellt,
und mit einer digitalen Signalverarbeitungseinheit,
die wenigstens eine Verzögerungsschaltung enthält, die einem
der Binärsignale eine Verzögerung um ein einstellbares Vielfaches
der Abtastperiode erteilt, sowie wenigstens eine Korrelationseinheit,
die unverzögerte und verzögerte Binärsignale
empfängt und diese zur Gewinnung von Schätzwerten von
Korrelationskoeffizienten verarbeitet, und eine Rechen- und
Steuerschaltung, die die Ausgangssignale der bzw. jeder Korrelationseinheit
empfängt und die Verzögerungszeit in der
Verzögerungsschaltung so regelt, daß sie gleich der Totzeit
gehalten wird, dadurch gekennzeichnet, daß jede Verzögerungsschaltung
(23, 28) durch einen Schreib-Lese-Speicher (50)
gebildet ist, in dessen Speicherzellen die aufeinanderfolgenden
Bits des zu verzögernden Binärsignals im Abtasttakt
unter aufeinanderfolgenden Einschreib-Speicheradressen eingeschrieben
und aus dessen Speicherzellen in jeder Abtast-Taktzeit
(T A) synchron mit der Einschreibung eines Bits jeweils
ein zuvor gespeichertes Bit unter einer Lese-Speicheradresse
ausgelesen wird, die sich von der Einschreib-Speicheradresse
des in der gleichen Abtast-Taktzeit (T A) eingeschriebenen
Bits um eine Adressendifferenz unterscheidet,
die durch die Rechen- und Steuerschaltung (24) so eingestellt
wird, daß die Verzögerungszeit (K · T A) zwischen dem ausgelesenen
Bit und dem eingeschriebenen Bit gleich der Totzeit
(T₀) gehalten wird.
2. Digitaler Korrelator nach Anspruch 1, dadurch gekennzeichnet,
daß dem Schreib-Lese-Speicher (50) ein Adreßzähler
(53) zugeordnet ist, dessen Zählerstand im Abtasttakt jeweils
um eine Einheit geändert wird, daß ein Adressendifferenz-Register
(55) vorgesehen ist, in das die einstellbare
Adressendifferenz von der Rechen- und Steuerschaltung (24)
eingegeben wird, daß eine Addierschaltung (54) vorgesehen
ist, die den Zählerstand des Adreßzählers (53) und den Inhalt
des Adressendifferenz-Registers (55) empfängt und die
vorzeichenrichtige Summe diesr Zahlenwerte bildet, und daß
dem Schreib-Lese-Speicher (50) der Inhalt des Adreßzählers
(53) als Einschreib-Speicheradresse und die von der Addierschaltung
(54) gebildete Summe als Lese-Speicheradresse zugeführt
werden.
3. Digitaler Korrelator nach Anspruch 2, dadurch gekennzeichnet,
daß der Adreßzähler (53) ein Vorwärtszähler ist
und daß die Addierschaltung (54) die Differenz aus dem Zählerstand
des Adreßzählers (53) und dem Inhalt des Adressendifferenz-Registers
(55) bildet.
4. Digitaler Korrelator nach Anspruch 2, dadurch gekennzeichnet,
daß der Adreßzähler (53) ein Rückwärtszähler ist
und daß die Addierschaltung (54) die Summe aus dem Zählerstand
des Adreßzählers (53) und dem Inhalt des Adressendifferenz-Registers
(55) bildet.
5. Digitaler Korrelator nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß ein Taktgeber (40) vorgesehen
ist, der ein periodisches Abtast-Taktsignal (S A) mit
einer den Abtasttakt bestimmenden Abtastfrequenz (f A) erzeugt,
und daß die Abtastfrequenz (f A) einstellbar ist.
6. Digitaler Korrelator nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die bzw. jede Korrelationseinheit
(30, 31) eine Ansteuerlogik (60) und eine Zählanordnung
(61, 62, 63) enthält, daß die Ansteuerlogik (60)
ein verzögertes Binärsignal (su₁; su₂), ein unverzögertes
Binärsignal (sv₁; sv₂) und ein der Ableitung des unverzögerten
Binärsignals entsprechendes Ableitungs-Binärsignal (s₁;
s₂) empfängt und die Zählanordnung (61, 62, 63) in Abhängigkeit
von einer durch Bildung des Produktes aus dem Ableitungs-Binärsignal
(s₁; s₂) und der Differenz der beiden
anderen Signale (su₁, sv₁; su₂, sv₂) berechneten Größe
steuert, wobei den beiden Signalwerten jedes Binärsignals
(su₁, sv₁, s₁; su₂ sv₂, s₂) ein positiver Zahlenwert und
ein negativer Zahlenwert zugeordnet sind und demzufolge die
berechnete Größe ( ε ) nur drei Zahlenwerte annehmen kann, von
denen ein Zahlenwert positiv, der andere Zahlenwert negativ
und der dritte Zahlenwert 0 ist, daß die Steuerung der Zählanordnung
(61, 62, 63) durch die Ansteuerlogik (60) derart
erfolgt, daß sie in einem vorgegebenen, einem Vielfachen der
Abtastperiode entsprechenden Mittelungs-Zeitintervall zwei
Zählerstände (z₁, z₂) bildet, die von der Anzahl der Abtastperioden
(T A) abhängen, in denen die berechnete Größe ( ε )
den positiven bzw. den negativen Zahlenwert hat, und daß die
nach Beendigung des Mittelungs-Zeitintervalls erreichten
Zählerstände (z₁, z₂) der Rechen- und Steuerschaltung (24)
zugeführt werden, die daraus Schätzwerte von Korrelationskoeffizienten
und deren Ableitungen berechnet.
7. Digitaler Korrelator nach Anspruch 6, dadurch gekennzeichnet,
daß die Zählanordnung (61, 62, 63) zwei Korrelationszähler
(61, 62) aufweist, die von der Ansteuerlogik (60)
so gesteuert werden, daß der eine Korrelationszähler (61) in
dem Mittelungs-Zeitintervall die Abtastperioden (T A) zählt,
in denen die Größe ( ε ) den positiven Zahlenwert hat, und der
andere Korrelationszähler (62) in dem Mittelungs-Zeitintervall
die Abtastperioden (T A) zählt, in denen die Größe (ε)
den negativen Zahlenwert hat.
8. Digitaler Korrelator nach Anspruch 7, dadurch gekennzeichnet,
daß jede Ansteuerlogik (60) durch digitale Verknüpfung
der ihren Eingängen zugeführten Binärsignale (su₁,
sv₁, s₁; su₂, sv₂, s₂) zwei binäre Freigabesignale (A, B)
bildet, von denen das eine Freigabesignal (A) an einen Freigabeeingang
(61 a) des ersten Korrelationszählers (61) angelegt
wird und nur dann den der Freigabe entsprechenden Signalwert
hat, wenn die berechnete Größe ( ε ) den positiven
Zahlenwert hat, während das andere Freigabesignal (B) an
einen Freigabeeingang (62 a) des zweiten Korrelationszählers
(62) angelegt wird und nur dann den der Freigabe entsprechenden
Signalwert hat, wenn die berechnete Größe ( ε ) den
negativen Zahlenwert hat, und daß an die Zähleingänge (61 b,
62 b) der beiden Korrelationszähler (61, 62) ein periodisches
Taktsignal (S A) mit der Abtastperiode (T A) angelegt ist.
9. Digitaler Korrelator nach einem der Ansprüche 6 bis 8
dadurch gekennzeichnet, daß die bzw. jede Korrelationseinheit
(30, 31) einen Mittelungszähler (63) enthält, in dem
ein das Mittelungs-Zeitintervall bestimmender Zählerstand (m)
voreinstellbar ist, und daß an dem Zähleingang (63 b) des
Mittelungszählers (63) ein periodisches Taktsignal (S A) mit
der Abtastperiode (T A) angelegt ist.
10. Digitaler Korrelator nach einem der Ansprüche 6 bis 9,
dadurch gekennzeichnet, daß die Eingänge der bzw. jeder Korrelationseinheit
(30, 31) mit Ausgängen einer Betriebsart-
Wählschaltung (21) verbunden sind, die an ihren Eingängen
die unverzögerten und verzögerten Binärsignale (sx, sx τ , s,
sy, sy τ , s) empfängt und je nach der eingestellten Betriebsart
vorbestimmte Binärsignale zu den Eingängen der bzw. jeder
Korrelationseinheit (30, 31) überträgt.
11. Digitaler Korrelator nach Anspruch 10, dadurch gekennzeichnet,
daß weitere Eingänge der Betriebsart-Wählschaltung
(21) mit den Ausgängen von Verzögerungsgliedern (22, 26, 27,29)
verbunden sind, die jeweils einem unverzögerten oder
einem verzögerten Binärsignal (sx, sx τ , sy, sy τ ) eine
Verzögerung um eine Abtastperiode (T A) erteilen.
12. Digitaler Korrelator nach einem der Ansprüche 6 bis
11, dadurch gekennzeichnet, daß zwei Korrelationseinheiten
(30, 31) vorgesehen sind.
13. Digitaler Korrelator nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß zwei Verzögerungsschaltungen
(23, 28) vorgesehen sind, von denen die eine Verzögerungsschaltung
(23) die durch Binarisierung und Abtastung
des einen zufälligen Signals (x(t)) erhaltenen Binärsignale
(sx) verzögert, und von denen die andere Verzögerungsschaltung
(28) die durch Binarisierung und Abtastung des anderen
zufälligen Signals (y(t)) erhaltenen Binärsignale (sy)
verzögert.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863633769 DE3633769A1 (de) | 1986-10-03 | 1986-10-03 | Digitaler korrelator |
US07/094,826 US4817014A (en) | 1986-10-03 | 1987-09-09 | Digital correlator |
GB8723134A GB2196158B (en) | 1986-10-03 | 1987-10-02 | Digital correlator |
JP62248233A JPS63163961A (ja) | 1986-10-03 | 1987-10-02 | デイジタル相関器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863633769 DE3633769A1 (de) | 1986-10-03 | 1986-10-03 | Digitaler korrelator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3633769A1 DE3633769A1 (de) | 1988-04-14 |
DE3633769C2 true DE3633769C2 (de) | 1989-03-16 |
Family
ID=6311016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863633769 Granted DE3633769A1 (de) | 1986-10-03 | 1986-10-03 | Digitaler korrelator |
Country Status (4)
Country | Link |
---|---|
US (1) | US4817014A (de) |
JP (1) | JPS63163961A (de) |
DE (1) | DE3633769A1 (de) |
GB (1) | GB2196158B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19644791A1 (de) * | 1996-10-28 | 1998-04-30 | Sick Ag | Verfahren und Vorrichtung zur Bestimmung der Lichtlaufzeit über eine zwischen einer Meßvorrichtung und einem reflektierenden Objekt angeordnete Meßstrecke |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8628397D0 (en) * | 1986-11-27 | 1986-12-31 | Secr Defence | Digital correlator/structurator |
GB8817500D0 (en) * | 1988-07-22 | 1988-08-24 | B Kent Plc Ab | Cross-correlation apparatus & methods |
US4903225A (en) * | 1988-12-23 | 1990-02-20 | Ampex Corporation | High speed digital data correlator having a synchronous pipelined full adder cell array |
US5349550A (en) * | 1991-06-27 | 1994-09-20 | The United States Of America As Represented By The Secretary Of The Navy | Long sequence correlation coprocessor |
US5335248A (en) * | 1993-06-17 | 1994-08-02 | Rockwell International Corporation | Apparatus for correlating multi-frequency signals |
JP3102734B2 (ja) * | 1993-09-29 | 2000-10-23 | 株式会社ケンウッド | 相関検出器 |
US5754584A (en) * | 1994-09-09 | 1998-05-19 | Omnipoint Corporation | Non-coherent spread-spectrum continuous-phase modulation communication system |
US5680414A (en) * | 1994-09-09 | 1997-10-21 | Omnipoint Corporation | Synchronization apparatus and method for spread spectrum receiver |
US5953370A (en) * | 1994-09-09 | 1999-09-14 | Omnipoint Corporation | Apparatus for receiving and correlating a spread spectrum signal |
US5692007A (en) * | 1994-09-09 | 1997-11-25 | Omnipoint Corporation | Method and apparatus for differential phase encoding and decoding in spread-spectrum communication systems with continuous-phase modulation |
US5963586A (en) * | 1994-09-09 | 1999-10-05 | Omnipoint Corporation | Method and apparatus for parallel noncoherent correlation of a spread spectrum signal |
US5881100A (en) * | 1994-09-09 | 1999-03-09 | Omnipoint Corporation | Method and apparatus for coherent correlation of a spread spectrum signal |
US5754585A (en) * | 1994-09-09 | 1998-05-19 | Omnipoint Corporation | Method and apparatus for serial noncoherent correlation of a spread spectrum signal |
US5659574A (en) * | 1994-09-09 | 1997-08-19 | Omnipoint Corporation | Multi-bit correlation of continuous phase modulated signals |
US5757847A (en) * | 1994-09-09 | 1998-05-26 | Omnipoint Corporation | Method and apparatus for decoding a phase encoded signal |
US5920842A (en) * | 1994-10-12 | 1999-07-06 | Pixel Instruments | Signal synchronization |
US6356607B1 (en) | 1995-06-05 | 2002-03-12 | Omnipoint Corporation | Preamble code structure and detection method and apparatus |
US5745484A (en) * | 1995-06-05 | 1998-04-28 | Omnipoint Corporation | Efficient communication system using time division multiplexing and timing adjustment control |
IL127134A (en) * | 1996-03-04 | 2002-11-10 | Oren Semiconductor Ltd | Install DSP |
US6141373A (en) * | 1996-11-15 | 2000-10-31 | Omnipoint Corporation | Preamble code structure and detection method and apparatus |
US6178197B1 (en) | 1997-06-23 | 2001-01-23 | Cellnet Data Systems, Inc. | Frequency discrimination in a spread spectrum signal processing system |
US6628699B2 (en) | 1997-06-23 | 2003-09-30 | Schlumberger Resource Management Systems, Inc. | Receiving a spread spectrum signal |
US6047016A (en) * | 1997-06-23 | 2000-04-04 | Cellnet Data Systems, Inc. | Processing a spread spectrum signal in a frequency adjustable system |
US6741638B2 (en) | 1997-06-23 | 2004-05-25 | Schlumbergersema Inc. | Bandpass processing of a spread spectrum signal |
US6597826B1 (en) | 1999-11-02 | 2003-07-22 | Xros, Inc. | Optical cross-connect switching system with bridging, test access and redundancy |
US6882765B1 (en) | 1999-11-02 | 2005-04-19 | Xros, Inc. | Connection protection between clients and optical cross-connect switches |
US6792174B1 (en) | 1999-11-02 | 2004-09-14 | Nortel Networks Limited | Method and apparatus for signaling between an optical cross-connect switch and attached network equipment |
US6650803B1 (en) * | 1999-11-02 | 2003-11-18 | Xros, Inc. | Method and apparatus for optical to electrical to optical conversion in an optical cross-connect switch |
WO2001063803A1 (en) * | 2000-02-22 | 2001-08-30 | Xros, Inc. | Simple, high-speed optical signal pattern and protocol detection |
US6934732B2 (en) * | 2001-02-06 | 2005-08-23 | 3G. Com, Inc. | Simplified circuit for correlating binary and non-binary sequences |
JP2003078279A (ja) * | 2001-09-04 | 2003-03-14 | Konica Corp | プリント基板のシールド方法及びその方法を用いたプリント基板が装着された装置 |
US8027419B2 (en) * | 2005-04-08 | 2011-09-27 | Ibiquity Digital Corporation | Method for alignment of analog and digital audio in a hybrid radio waveform |
US8024390B2 (en) * | 2005-07-01 | 2011-09-20 | Schneider Electric USA, Inc. | Automated data alignment based upon indirect device relationships |
US7791981B2 (en) * | 2008-05-15 | 2010-09-07 | Shell Oil Company | Velocity analysis for VSP data |
US9176171B2 (en) | 2010-11-19 | 2015-11-03 | Schneider Electric USA, Inc. | Data alignment in large scale electrical system applications |
US9217802B2 (en) * | 2011-04-05 | 2015-12-22 | Schlumberger Technology Corporation | Seismic image enhancement |
US10798498B2 (en) * | 2018-10-30 | 2020-10-06 | Earlens Corporation | Rate matching algorithm and independent device synchronization |
US10937433B2 (en) | 2018-10-30 | 2021-03-02 | Earlens Corporation | Missing data packet compensation |
CN113702804B (zh) * | 2021-07-26 | 2024-02-09 | 西安空间无线电技术研究所 | 一种多通道数字相关器中相关误差校正方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3407289A (en) * | 1964-10-09 | 1968-10-22 | Navy Usa | Electronic digital correlator |
US3479495A (en) * | 1966-06-01 | 1969-11-18 | Page Communications Eng Inc | Signal correlation system using delta modulation |
US3660647A (en) * | 1969-12-24 | 1972-05-02 | Us Navy | Automatic signal delay tracking system |
FR2314538A1 (fr) * | 1975-06-10 | 1977-01-07 | Thomson Csf | Dispositif correlateur et systeme de mesure du retard entre deux signaux comportant un tel dispositif |
CA1065060A (en) * | 1976-04-01 | 1979-10-23 | David L. Freeman | Cross-correlator circuit |
CA1063729A (en) * | 1976-06-01 | 1979-10-02 | James W. Smith | Field correlator |
DE2752062C2 (de) * | 1977-11-22 | 1984-09-06 | Messerschmitt-Bölkow-Blohm GmbH, 8000 München | Programmierbarer Binärkorrelator |
DE2952812A1 (en) * | 1978-05-25 | 1980-12-11 | J Jordan | Peak tracking correlator |
US4285046A (en) * | 1978-06-16 | 1981-08-18 | National Research Development Corporation | Correlation method |
GB2034055A (en) * | 1978-08-28 | 1980-05-29 | Woodhead Inc Daniel | Continuity Testing Circuit for Three-wire Electrical Power Systems |
US4241979A (en) * | 1979-01-18 | 1980-12-30 | Bell Telephone Laboratories, Incorporated | Optical communication cable with means for controlling coupling between cable jacket and strength members |
-
1986
- 1986-10-03 DE DE19863633769 patent/DE3633769A1/de active Granted
-
1987
- 1987-09-09 US US07/094,826 patent/US4817014A/en not_active Expired - Lifetime
- 1987-10-02 JP JP62248233A patent/JPS63163961A/ja active Granted
- 1987-10-02 GB GB8723134A patent/GB2196158B/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19644791A1 (de) * | 1996-10-28 | 1998-04-30 | Sick Ag | Verfahren und Vorrichtung zur Bestimmung der Lichtlaufzeit über eine zwischen einer Meßvorrichtung und einem reflektierenden Objekt angeordnete Meßstrecke |
DE19644791C2 (de) * | 1996-10-28 | 2002-11-28 | Sick Ag | Verfahren und Vorrichtung zur Bestimmung der Lichtlaufzeit über eine zwischen einer Meßvorrichtung und einem reflektierenden Objekt angeordnete Meßstrecke |
Also Published As
Publication number | Publication date |
---|---|
US4817014A (en) | 1989-03-28 |
GB2196158B (en) | 1990-09-12 |
DE3633769A1 (de) | 1988-04-14 |
JPH0524547B2 (de) | 1993-04-08 |
GB2196158A (en) | 1988-04-20 |
JPS63163961A (ja) | 1988-07-07 |
GB8723134D0 (en) | 1987-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3633769C2 (de) | ||
DE3100646C2 (de) | Vorrichtung und Verfahren zur Bestimmung der Geschwindigkeitsänderung eines sich bewegenden Objekts | |
DE2000062A1 (de) | Phasenempfindliche Schaltung | |
DE2220878B2 (de) | Schaltungsanordnung zur digitalen Frequenzmessung | |
DE2634426C2 (de) | Bandkompressionseinrichtung | |
DE1947792A1 (de) | Vier-Quadranten-Impulsbreiten-Multiplikator | |
DE1807599A1 (de) | Verfahren und Einrichtung zur Bestimmung von Eigenschaften sich bewegender Bahnen | |
DE2062073A1 (de) | Integrationsgenerator zur Angabe des Numerus einer loganthmischen Funktion | |
DE2456156C2 (de) | Analog-Digital-Wandler | |
DE3446658A1 (de) | Filter zur bestimmung von zieldaten | |
DE2511231A1 (de) | Anordnung zur ermittlung der absorption einer strahlung in einer ebene eines koerpers | |
DE2602838C3 (de) | Einrichtung zur Verfolgung eines Zieles | |
DE2755038A1 (de) | Analogkomparator | |
EP0128283A1 (de) | Verfahren und Vorrichtung zur Unwandlung eines Temperaturwerts | |
DE2743410B2 (de) | Verfahren zur zeitlichen Stabilisierung periodischer Abtastimpulse und Anordnungen zur Durchführung des Verfahrens | |
DE1616266B1 (de) | Vorrichtung zur Zeit- und Amplituden-Quantisierung von Radar-Videosignalen | |
DE2250974A1 (de) | Vorrichtung zum bestimmen der zeitspanne bis zu einer moeglichen kollision | |
DE2508858C2 (de) | Dopplereffekt-Geschwindigkeitsmeßgerät | |
DE4111785A1 (de) | Kalman-filter | |
DE2709726C3 (de) | Impulsdaueranzeigeschaltung | |
DE1817795C3 (de) | Verarbeitungsanordnung für Radar-Videosignal-Informationen mit ein Schieberegister enthaltender Speicheranordnung | |
DE1588318B2 (de) | Digitale regelanordnung mit veraenderbarer verstaerkung | |
DE2348268C2 (de) | Dopplerradareinrichtung zur Messung der Geschwindigkeit eines sich in einer Bahn bewegenden Objekts | |
DE2345710C3 (de) | Filter zur Glättung von digital aufbereiteten Radar-Zielkoordinaten bei rechnerischer Zielverfolgung | |
DE1801270C1 (de) | Puls-Doppler-Radarverfahren und -geraet mit Sendefrequenzaenderung zur eindeutigen Objektgeschwindigkeitsbestimmung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ENDRESS + HAUSER GMBH + CO, 79689 MAULBURG, DE |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: RAMSEY TECHNOLOGY INC. (N.D.GES.D. STAATES MASSACH |
|
8328 | Change in the person/name/address of the agent |
Free format text: EISENFUEHR, SPEISER & PARTNER, 28195 BREMEN |
|
8339 | Ceased/non-payment of the annual fee |