DE3619371A1

DE3619371A1 - Verfahren zum multiplexen und demultiplexen plesiochroner digitalsignale

Info

Publication number: DE3619371A1
Application number: DE19863619371
Authority: DE
Inventors: Franz Hornung
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1986-06-09
Filing date: 1986-06-09
Publication date: 1987-12-10

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zum Multiplexen plesiochroner Digitalsignale in einem Pulsrahmen mit einer Länge von 1536 bit, begin nend mit einem 12 bit-Rahmenkennungs- und Meldewort, für ein 34 368-kbit/s-Signal und zum Demultiplexen der Digi talsignale jeweils unter Anwendung eines Stopfverfah rens.

Ein derartiger Pulsrahmen ist aus der Zeitschrift "tel com report", 2 (1979) Beiheft Digital-Übertragungstech nik, Seiten 59 bis 64 bekannt. Dort dient er zum Zusam menfassen von vier 8448-kbit/s-Signalen zu einem 34 368 kbit/s-Signal. Diese Signale werden auch als DS8- und DS34-Signale bezeichnet. Ein 2048-kbit/s-Signal wird DS2-Signal genannt.

In der gleichen Zeitschrift wird ein für diesen Pulsrah men geeignetes Digitalsignal-Multiplexgerät sowie das Positiv-Stopfverfahren für die Zusammenfassung plesio chroner Signale beschrieben.

Für Digitalsignale aus dem Bereich des ISDN (Integrated Services Digital Network) wurden in der CCITT-Empfehlung I. 431 im Rotbuch, Volume III, Fascicle III.5, Genf, 1985, Seiten 178-184 weiter ein H0-Kanal für eine Bit rate von 384 kbit/s, ein H11-Kanal für eine Bitrate von 1536 kbit/s und ein H12-Kanal für eine Bitrate von 1920 kbit/s festgelegt. Nach den Vorstellungen der CCITT Study Group XVIII, Kyoto, 2-13. 12. 85, Part V, Report of Sub-Working Party I/3: Task Group on Broadband Aspects of ISDN soll sich ein H2-Kanal einer Bitrate zwischen 30 und 34 Mbit/s anschließen. Ein Vorschlag nennt eine Bit rate von 31 744 kbit/s.

Aus der Zeitschrift "Der Fernmeldeingenieur", 32 (1978) 11, Seiten 23-28 sind schließlich noch Verfahren zur Unterdrückung des Einflusses von Bitfehlern bekannt.

Aufgabe der Erfindung ist es, einen Pulsrahmen und ein Digitalsignal-Multiplexgerät für diesen anzugeben, mit dem wenigstens ein H2-Kanal bei einer hohen Sicherheit der Stopftechnik gegen Bitfehler übertragen werden kann.

Ausgehend von einem Verfahren der einleitend geschilder ten Art wird diese Aufgabe erfindungsgemäß dadurch ge löst, daß das 13. bis 1536. bit in vier Blöcke zu je 381 bit unterteilt wird, daß für Daten eines H2-Kanals im ersten und dritten Block das 1. bis 355. bit und im zweiten und vierten Block das 1. bis 354. bit vorgesehen wird, daß für drei Stopfkennungsbits und ein stopfbares Bit für den H2-Kanal in allen Blöcken das 356. bit vor gesehen wird, daß für Daten eines DS2-Signals einer Bit rate von 2048 kbit/s im ersten, zweiten und dritten Block das 357. bis 379. bit und im vierten Block das 357. bis 378. bit vorgesehen wird, daß für drei Stopf kennungsbits und ein stopfbares Bit für das DS2-Signal in allen Blöcken das 380. bit vorgesehen wird und daß die restlichen Bits als Leerbits vorgesehen werden.

Vorteilhaft ist es, wenn auch in den Leerbits ein weite res Signal übertragen wird.

Eine sendeseitige Anordnung zur Durchführung des erfin dungsgemäßen Verfahrens ist vorteilhafterweise dadurch gekennzeichnet, daß ein erster Multiplexer vorgesehen ist, dessen erstem Eingang ein Bildsignal über einen Bild-Codierer, dessen zweitem Eingang ein Stereotonsi gnal über einen Ton-Codierer und dessen drittem Eingang programmbegleitende Daten zugeführt werden, und daß ein zweiter Multiplexer vorgesehen ist, dessen erster Ein gang mit dem Ausgang des ersten Multiplexers für das H2-Signal, dessen zweiter Eingang mit einem Eingang für das DS2-Signal und dessen Ausgang für ein DS34-Signal mit einem Streckeneingang verbunden ist.

Von Vorteil ist es dabei auch, wenn im Bild-Codierer und im Ton-Codierer eine Fehlersicherung vorgesehen ist.

Eine empfangsseitige Anordnung zur Durchführung des er findungsgemäßen Verfahrens ist vorteilhafterweise da durch gekennzeichnet, daß ein erster Demultiplexer vor gesehen ist, dessen Eingang für ein DS34-Signal mit einem Streckenausgang, dessen erster Ausgang mit dem Eingang für das H2-Signal eines zweiten Demultiplexers und dessen zweiter Ausgang mit einem Ausgang für das DS2-Signal verbunden ist, und daß der erste Ausgang des zweiten Demultiplexers über einen Bild-Decodierer mit einem Bildsignalausgang, daß der zweite Ausgang des zweiten Demultiplexers über einen Ton-Decodierer mit einem Ausgang für das Stereotonsignal und daß der dritte Ausgang mit einem Ausgang für programmbegleitende Daten verbunden ist.

Bei dieser Anordnung ist es weiterhin von Vorteil, wenn im Bild-Decodierer eine Fehlerkorrektur und im Ton-Deco dierer eine Fehlerverdeckung vorgesehen sind.

Anhand eines Ausführungsbeispiels wird die Erfindung nachstehend näher erläutert.

Fig. 1 zeigt einen erfindungsgemäßen Pulsrahmen,

Fig. 2 zeigt eine sendeseitige Anordnung für diesen Pulsrahmen, und

Fig. 3 zeigt eine empfangsseitige Anordnung für diesen Pulsrahmen.

Fig. 1 zeigt einen erfindungsgemäßen Pulsrahmen P, der anfangs ein 12 bit-Rahmenkennungs- und Meldewort RKW und anschließend vier Blöcke I bis IV mit jeweils 381 bit enthält. In diesen vier Blöcken werden Daten H 2 eines H2-Kanals, eine Stopfinformation Ha und ein stopfbares Bit Hb für den H2-Kanal, Daten DS 2 für einen DS2-Kanal, eine Stopfinformation Da und ein stopfbares Bit Db für den DS2-Kanal und Leerbits L übertragen. Die für diese Daten jeweils verwendete Bitzahl ist im unteren Teil der Figur dargestellt.

Die gleichmäßige Verteilung der H- und D-Bits über den Pulsrahmen P gewährt Sicherheit gegen Störungen.

Im Pulsrahmen P sind demnach für den H2-Kanal 1418 bit zuzüglich 4 bit für Stopfinformation und stopfbares Bit und für den DS2-Kanal 91 bit zuzüglich 4 bit für Stopf information und stopfbares Bit vorgesehen. Es verbleiben 7 Leerbit, die noch anderweitig verwendet werden könnten.

Fig. 2 zeigt eine sendeseitige Anordnung mit einem Bild-Codierer 5, einem Ton-Codierer 6, sowie Multiplexern 7 und 8.

Ein am Eingang 1 anliegendes Bildsignal wird im Bild-Co dierer 5 in ein digitales Bildsignal einer Bitrate von 30 800 kbit/s und ein am Eingang 2 anliegendes analoges Tonsignal wird im Ton-Codierer 6 in ein digitales Tonsi gnal einer Bitrate von 768 kbit/s umgesetzt. An den Ein gang 3 können programmbegleitende Daten einer Bitrate von 16 kbit/s angelegt werden. Alle drei Digitalsignale werden im Multiplexer 7 zu einem H2-Signal einer Bitrate von 31 744 kbit/s umgesetzt. Über den Eingang 4 gelangt ein DS2-Signal einer Bitrate von 2048 kbit/s ebenfalls an einen Eingang des Multiplexers 8, der beide anliegen den Signale zu einem DS34-Signal einer Bitrate von 34 368 kbit/s bündelt, das über den Streckeneingang 9 ausgesendet wird.

Bild-Codierer 5 und Ton-Codierer 6 können eine bekannte Fehlerkorrektur enthalten.

Fig. 3 zeigt eine empfangsseitige Anordnung mit Demul tiplexer 11 und 12, einem Bild-Decodierer 13 und einem Ton-Decodierer 14.

Ein am Streckenausgang 10 anliegendes DS34-Signal wird im Demultiplexer 11 in ein H2-Signal und ein DS2-Signal aufgeteilt. Während letzteres über den Ausgang 18 ausge geben wird, gelangt ersteres an den Eingang des Demulti plexers 12, der das H2-Signal in ein digitales Bildsi gnal einer Bitrate von 30 800 kbit/s, ein digitales Ton signal einer Bitrate von 768 kbit/s und programmbeglei tende Daten einer Bitrate von 16 kbit/s aufteilt, von denen letztere an den Ausgang 17 gelangen. Das digitale Bildsignal wird im Bild-Decodierer 13 in ein analoges Bildsignal umgesetzt, das an den Ausgang 15 gelangt. Der Ton-Decodierer 14 setzt das digitale Tonsignal in ein analoges Tonsignal um, das am Ausgang 16 erscheint.

Der Bild-Decodierer 13 kann eine bekannte Fehlerkorrek tur und der Ton-Decodierer 14 eine bekannte Fehlerver deckung enthalten.

Claims

1. Verfahren zum Multiplexen plesiochroner Digitalsignale in einem Pulsrahmen (P) mit einer Länge von 1536 bit, be ginnend mit einem 12 bit-Rahmenkennungs- und Meldewort (RKW), für ein 34 368-kbit/s-Signal und zum Demultiplexen der Digitalsignale jeweils unter Anwendung eines Stopf verfahrens, dadurch gekennzeichnet,
daß das 13. bis 1536. bit in vier Blöcke (I-IV) zu je 381 bit unterteilt wird,
daß für Daten (H 2) eines H2-Kanals im ersten und dritten Block (I, III) das 1. bis 355. bit und im zweiten und vierten Block (II, IV) das 1. bis 354. bit vorgesehen wird,
daß für drei Stopfkennungsbits (Ha) und ein stopfbares Bit (Hb) für den H2-Kanal in allen Blöcken (I-IV) das 356. bit (H) vorgesehen wird,
daß für Daten eines DS2-Signals einer Bitrate von 2048 kbit/s im ersten, zweiten und dritten Block (I-III) das 357. bis 379. bit und im vierten Block (IV) das 357. bis 378. bit vorgesehen wird,
daß für drei Stopfkennungsbits (Da) und ein stopfbares Bit (Db) für das DS2-Signal in allen Blöcken (I-IV) das 380. bit vorgesehen wird, und daß die restlichen Bits als Leerbits (L) vorgesehen werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in den Leerbits (L) ein weiteres Signal übertragen wird.

3. Sendeseitige Anordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Multiplexer (7) vorgesehen ist, dessen erstem Eingang (1) ein Bildsignal über einen Bild-Codie rer (5), dessen zweitem Eingang (2) ein Stereotonsignal über einen Ton-Codierer (6) und dessen drittem Eingang (3) programmbegleitende Daten zugeführt werden, und daß ein zweiter Multiplexer (8) vorgesehen ist, dessen erster Eingang mit dem Ausgang des ersten Multiplexers (7) für das H2-Signal, dessen zweiter Eingang mit einem Eingang (4) für das DS2-Signal und dessen Ausgang für ein DS34-Signal mit einem Streckeneingang (9) verbunden ist.

4. Sendeseitige Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß im Bild-Codierer (5) und im Ton-Codierer (6) eine Fehlersicherung vorgesehen ist.

5. Empfangsseitige Anordnung zur Durchführung des Verfah rens nach Anspruch 1, dadurch gekennzeichnet,
daß ein erster Demultiplexer (11) vorgesehen ist, dessen Eingang für ein DS34-Signal mit einem Streckenausgang (10), dessen erster Ausgang mit dem Eingang für das H2- Signal eines zweiten Demultiplexers (12) und dessen zwei ter Ausgang mit einem Ausgang (18) für das DS2-Signal verbunden ist, und
daß der erste Ausgang des zweiten Demultiplexers (12) über ein Bild-Decodierer (13) mit einem Bildsignalaus gang (15), daß der zweite Ausgang des zweiten Demulti plexers (12) über einen Ton-Decodierer (14) mit einem Ausgang (16) für das Stereotonsignal und daß der dritte Ausgang mit einem Ausgang (17) für programmbegleitende Daten verbunden ist.

6. Empfangsseitige Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß im Bild-Decodierer (13) eine Fehlerkorrektur und im Ton-Decodierer (14) eine Fehlerverdeckung vorgesehen sind.