DE3617271A1 - Verfahren und einrichtung zur pruefung der richtigen anordnung einer integrierten schaltung in einer fassung - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Einrichtung zur Überprüfung der richtigen Anordnung von integrierten Schaltungen in einer Fassung, wobei die integrierte Schaltung mindestens einen Transistor und mindestens vier Anschlüsse aufweist. Die Anschlußstifte der integrierten Schaltung sind entweder zum Schnittpunkt aller Symmetrieachsen oder zum Schnittpunkt aller Diagonalen der integrierten Schaltung punktsymmetrisch angeordnet.

Bisher wurde der von der integrierten Schaltung aufgenommene Strom gemessen. War der Strom größer als ein eingestellter Grenzwert, so wurde davon ausgegangen, daß der Baustein dadurch zerstört wird, und die Versorgungsspannung wurde abgeschaltet (Zeitschrift "Chip", Jahrgang 1983, Heft 12, Seite 266 ff., Vogel-Verlag Würzburg).

Der Nachteil dieses Verfahrens ist, daß zur Messung der Versorgungsstrom der integrierten Schaltung verwendet wird. Wie Versuche gezeigt haben, kann bei einer Verpolung der integrierten Schaltung ein kleinerer Strom durch die Schaltung fließen, als der, der durch den eingestellten Grenzwert definiert wurde. Da dieser Strom aber entgegengesetzt der erlaubten Richtung fließt, kann die integrierte Schaltung Schaden nehmen, weil eine Abschaltung nicht erfolgt.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zu entwickeln, das, ohne die integrierte Schaltung zu beschädigen, eindeutig feststellt, ob die in der Fassung eingesetzte integrierte Schaltung richtig oder falsch angeordnet bzw. orientiert ist.

Die Lösung des Verfahrens ist dadurch gekennzeichnet, daß ein Anschlußstift an der Fassung, in die die integrierte Schaltung eingesetzt wird, der Bezugspunkt B ist, wobei dieser Anschlußstift mit dem ersten Anschluß einer Testspannungsquelle U _T verbunden ist, und daß es mindestens einen weiteren Anschlußstift an der Fassung gibt, der der Meßpunkt M ist, wobei dieser Anschlußstift mit dem ersten Anschluß eines ohmschen Widerstandes (Testwiderstand R _T ) verbunden ist, dessen zweiter Anschluß an dem zweiten Anschluß der Testspannungsquelle U _T liegt, so daß - bei aufgetrennten Verbindungen zwischen allen Versorgungsspannungsquellen der integrierten Schaltung und den zugehörigen Anschlußstiften an der Fassung - die Spannung, die man zwischen dem Meßpunkt M und dem Bezugspunkt B mißt, bei richtiger Anordnung der integrierten Schaltung in der Fassung erheblich von dem Spannungswert abweicht, den man bei falscher Anordnung der integrierten Schaltung in der Fassung mißt.

Dadurch, daß man vor dem Anlegen irgendwelcher Versorgungsspannungen an eine in einer Fassung eingebrachten integrierten Schaltung prüft, ob die Schaltung in der Fassung auch richtig angeordnet ist, vermeidet man sofort eintretende bzw. erst später wirksam werdende Schäden an der integrierten Schaltung. Dabei genügt insbesondere bei programmierbaren Halbleiterspeichern, wie EEPROM, EPROM, oder PROM, ein Schaden, bei dem nur eine einzige Speicherzelle zerstört wird, so daß diese Zelle zum Beispiel nie wieder die Information logisch Null speichern kann, wenn im unprogrammierten Zustand die logische Eins ausgegeben wird.

Eine Anwendung der Erfindung ist der Einsatz in einem EPROM- Programmiergerät, dessen Blockschaltbild Fig. 1 wiedergibt. Die Wirkungsweise des Verfahrens wird im folgenden erläutert.

Ordnet man ein EPROM mit 2n Anschlußstiften in einer Fassung mit der gleichen Anzahl von Anschlüssen so an, daß sich, wenn man die Markierung auf dem EPROM von oben sehen kann, der links oben liegende Anschlußstift 1 des EPROMs (im folgenden Pin 1 genannt), mit dem ebenfalls von oben gesehen links oben befindlichen Anschluß 1 der EPROM-Fassung deckt, so ist das EPROM richtig in die Fassung eingesetzt worden (Fig. 2). Andernfalls deckt sich Pin n +1 des EPROMs mit Anschluß 1 der EPROM-Fassung.

Verbindet man jetzt den an der Fassung liegenden Meßpunkt M mit dem hochohmigen Testwiderstand R _T , dessen anderes Ende am positiven Pol der Testspannungsquelle U _T liegt, und den Bezugspunkt B mit dem negativen Pol der Testspannungsquelle, so fließt durch das EPROM der Meßstrom I _M (Fig. 3). Er erzeugt zwischen den Punkten M und B den Spannungsabfall U _M . Zwischen M und B liegt damit der Widerstand R _M = U _M /I _M .

Wählt man, wie in Fig. 3 dargestellt, aus Gründen der Schaltungsvereinfachung als Bezugspunkt den Masseanschluß (oft mit GND, V _SS oder V _EE bezeichnet), und ist das EPROM in der Fassung richtig angeordnet, so liegt zwischen dem Meßpunkt M und dem Bezugspunkt B der Widerstand R _Mr . Andernfalls ist dieser Widerstand durch R _Mf gekennzeichnet.

Durch geeignete Wahl des Meßpunktes M erreicht man, daß man in einem Fall einen hochohmigen und im anderen einen niederohmigen Widerstandswert für R _M erhält. (Das Verhältnis der beiden Widerstände sollte größer 100 bzw. kleiner 1/100 sein, und der größere der beiden Widerstände sollte in der Größenordnung des Testwiderstandes R _T liegen.) Dadurch ergibt sich für U _M zum einen ein verhältnismäßig hoher und zum anderen ein verhältnismäßig niedriger Spannungswert. Wird die Spannung U _M dem Komparator K zugeführt (Fig. 3), der sie mit einer geeignet gewählten Vergleichsspannung U _V vergleicht, so weist die Ausgangsspannung U _A des Komparators K die Werte U _Low und U _High auf, die zur Weiterverarbeitung in einer Signalverarbeitungseinrichtung SUE zuvor der Datenübertragungseinrichtung DÜE zugeführt werden müssen.

Werden m EPROMs parallel angeordnet, und sind alle an Pin i liegenden Meßpunkte miteinander verbunden, so erkennt man dann eindeutig, ob eines der EPROMs falsch angeordnet ist, wenn bei richtiger Anordnung eines EPROMs in der Fassung der Widerstand R _Mr hochohmig und der Widerstand R _Mf niederohmig ist.

Durch das Parallelschalten eines einzigen fehlerhaft angeordneten EPROMs sinkt der Widerstand zwischen dem Meßpunkt M und dem Bezugspunkt B von R _Mr /m auf einen Wert unter R _Mf ab. Unter der obigen Voraussetzung, daß dann R _Mr /R _Mf größer als 100 ist, gilt infolgedessen: die Spannung U _M weist bei falscher Anordnung von nur einem EPROM einen kleinen Spannungswert für U _M auf. Sind hingegen alle EPROMs richtig angeordnet, so erhält man einen großen Spannungswert für U _M .

Wenn nicht alle Leitungen eines EPROMs parallel geschaltet sind, so gilt die vorstehende Bedingung nur für die parallel geschalteten Meßpunkte. Gibt es hingegen Leitungen, die jeweils nur an einem EPROM auftreten, wie dies z. B. bei den Datenleitungen des 16-Bit-EPROM-Programmiergerätes der Fall ist (Fig. 1: Fassungen für die EPROMs EPROM Low und EPROM High), und liegen auf diesen Leitungen Meßpunkte, so muß nur das Verhältnis aus R _Mr und R _Mf größer als 100 bzw. kleiner als 1/100 sein, und der größere der beiden Widerstandswerte muß in der Größenordnung des Testwiderstandes R _T liegen.

Mißt man die Spannungswerte für U _M an einem vorgegebenen Anschlußstift und ist bei einem EPROM-Typ die obige Bedingung für einen Meßpunkt M erfüllt, so stellt man fest, daß sie beim anderen EPROM-Typ nicht mit den vorherigen Werten übereinstimmen müssen. Bei einem Programmiergerät für verschiedene EPROM-Typen werden daher mehrere Meßpunkte gewählt werden müssen. Welche Anschlußstifte als Meßpunkte ausgewählt werden, hängt von den zu bearbeitenden EPROM-Typen ab.

Werden EPROMs in einer Fassung bearbeitet, die mehr Anschlußstifte als das EPROM aufweist, so kann das EPROM trotz richtiger Orientierung innerhalb der Fassung verschoben angeordnet sein. Will man diesen Zustand eindeutig erfassen, so wählt man den Bezugspunkt B an der Fassung so, daß nur bei richtiger Anordnung des EPROMs in der Fassung eine elektrische Verbindung zwischen dem Meßpunkt M und dem Bezugspunkt B auftritt.

Jegliche Verschiebung des EPROMs bewirkt damit eine Unterbrechung des Stromkreises für I _M (siehe Fig. 3). Der Bezugspunkt muß sich also, wenn man von oben auf die Fassung sieht, entweder an einem der Anschlußstifte 1 und 2 n oder n und n +1 befinden. Diese Bedingung ist für EPROMs mit 24, 28 und 32 Pins für den links unten liegenden Anschlußstift Pin n erfüllt (siehe auch Fig. 2).

Als Meßpunkt M, zur Erfassung der Verschiebung eines EPROMs, eignet sich ein Anschlußstift, an dem bei richtiger Anordnung des EPROMs eine kleine Spannung U _M gegen Masse gemessen wird. Diese Bedingung wird von allen EPROMs an dem Anschlußstift erfüllt, an den die Versorgungsspannung V _cc des EPROMs anzuschließen ist. Diese Bedingung ist für EPROMs mit 24, 28 und 32 Pins für den rechts oben liegenden Anschlußstift Pin 2 n erfüllt (Fig. 2).

Zur Durchführung des Meßverfahrens benötigt man eine Steuereinrichtung STE, die dafür Sorge trägt, daß vor Beginn des Tests auf richtige Anordnung des EPROMs in der Fassung alle Versorgungsspannungsleitungen zum EPROM aufgetrennt sind. Zu diesem Zweck sind Steuerleitungen zur Spannungserzeugungseinrichtung SEE geschaltet. Die Steuerleitung VCCON* schaltet über einen Buffer BU 1 den PNP-Transistor T₁₁ aus, der die ungeregelte Versorgungsspannung V _CC* an die nachgeschaltete Spannungsregeleinrichtung SRE 1 für V _CC durchschaltet bzw. sperrt (Fig. 4). Eine zweite Steuerleitung VPPON schaltet über einen Buffer BU 5 einen PNP-Transistor T₁₂ ein, der die ungeregelte Programmierspannung V _PP* an die nachgeschaltete Spannungsregeleinrichtung SRE 2 für V _PP durchschaltet bzw. sperrt (Fig. 5).

Die über die Steuereinrichtung STE programmierte Programmierspannung V _PP wird den Transistoren T₅ bis T₈ zugeführt, die diese Spannung V _PP in Abhängigkeit von gewählten EPROM-Typ und von der Betriebsart des EPROMs über entsprechende Steuerleitungen an Pin 1, 22, 23 bzw. 24 der EPROM-Fassungen EPROM- Low und EPROM-High durchschalten, je nachdem, welcher der Transistoren durchgesteuert ist. Da zu Beginn des Tests keine Spannung an einer der beiden Fassungen liegen darf, müssen die Transistoren T₅ bis T₈ sperren. Die Buffer zur Ansteuerung dieser Transistoren müssen daher von der Steuereinrichtung mit low-Pegel angesteuert werden (Fig. 4).

Hinsichtlich der Ansteuerung von Pin 1 gibt Fig. 5 die Schaltung wieder. Die in der Spannungsregeleinrichtung SRE 2 eingestellte Programmierspannung V _PP steuert bei High-Pegel der Steuerleitung VPPON den Buffer BU 5 durch, der die Basis des PNP-Transistors T₁₂ auf ein niedrigeres Potential zwingt. Dadurch schaltet T₁₂ durch. Am Ausgang der Spannungsregeleinrichtung SRE 2 liegt die Programmierspannung V _PP an. Um diese Spannung vom Pin 1 fernzuhalten, muß die Steuerleitung VPP 1 auf Low-Pegel gesetzt werden. Dadurch liegt die Basis des PNP- Transistors T₅ an V _PP . Der Transistor sperrt. Pin 1 ist von der Programmierspannung abgetrennt.

Ebenso dürfen Pin 1, 22 und 23 nicht auf V _IL oder V _IH liegen. Wie aus Fig. 5 hervorgeht, muß für Pin 1 die Steuerleitung D 1 L auf Low-Pegel und die Steuerleitung D 1 H auf High-Pegel gelegt werden. Durch D 1 L = 0 wird vermieden, daß der Ausgangstransistor des Buffers BU 3 die Steuerleitung 1 auf 0 Volt legt. D 1 H = 1 bewirkt, daß die Basis des Transistors T₄ auf High- Pegel liegt, womit der Transistor sperrt. Die Versorgungsspannung V _cc liegt damit nicht an der Steuerleitung 1 .

Entsprechend sind die Steuerleitungen D 22 H, D 22 L, D 23 H und D 23 L von der Steuereinrichtung anzusteuern.

Die Meßpunkte für die Anschlußstifte 1, 22 und 23 dürfen nicht an den Steuerleitungen 1 , 22 oder 23 liegen, weil nach dem Zuschalten der Programmierspannung V _PP diese direkt am Eingang des Komparators K liegt, der durch diese hohe Spannung Schaden erleiden kann. Zwischen Komparator K und Anschlußstift ist daher eine Diode zu schalten, die den Meßpunkt M an die Anode legt. Speziell für die Steuerleitung 1 gilt nach Fig. 5, daß der Meßpunkt M an der Anode der Diode D₃ liegt.

Aus dem gleichen Grund, warum Pin 1, 22 und 23 im Testfall nicht auf V _IL oder V _IH liegen dürfen, dürfen auch die Ausgänge von den integrierten Schaltungen, die mit den Daten- und/oder Adressenleitungen des EPROMs verbunden sind, nicht auf diesen Pegeln liegen. Dies erfordert, daß diese Bausteine einen sogenannten three-state-output aufweisen, d. h. die Ausgänge dieser Bausteine können nicht nur die Zustände High oder Low annehmen, in denen sie die Ausgangssignale V _IH und V _IL liefern, sondern noch in einen dritten Zustand, den hochohmigen Zustand, umgeschaltet werden. In diesem Fall wird im Prinzip die Versorgungsspannung V _cc der integrierten Schaltung über einen hochohmigen Widerstand an den Ausgang der integrierten Schaltung gelegt. Dieser hochohmige Widerstand entsteht, indem die beiden Ausgangstransistoren der integrierten Schaltung im Sperrzustand betrieben werden. Diesen Betriebsfall bezeichnet man auch als Z-Mode.

Wie Fig. 6 zeigt, ist die Steuerleitung TEST, die die integrierte Schaltung ICS bereitstellt, mit den Steuereingängen Output Clear der integrierten Schaltungen IC 7 und IC 8 verbunden. Außerdem liegt sie an den beiden Eingängen des NAND- Gatters NA 1. Weist das Steuersignal TEST High-Pegel auf, so werden alle Ausgangsleitungen der integrierten Schaltungen IC 7 und IC 8 in den Z-Mode geschaltet. Die Ausgabe der Adressen wird damit gesperrt.

Gleichzeitig liegt der Ausgang des NAND-Gatters NA 1 auf Low- Pegel. Da die Ausgangsleitung des NAND-Gatters NA 1 mit einem Eingang des NAND-Gatters NA 2 verbunden ist, wird dessen Ausgang auf High-Pegel gezogen. Da dieser Pegel an die Steuereingänge Output Clear der integrierten Schaltungen IC 9 und IC 10 geschaltet wird, befinden sich auch deren Ausgänge im Z-Mode. Die Ausgabe der Daten wird damit gesperrt.

Werden die von den EPROM-Fassungen zu den integrierten Schaltungen führenden Datenleitungen nicht aufgetrennt, so liegt jede Datenleitung über den eingangsseitigen Innenwiderstand einer integrierten Schaltung an der Versorgungsspannung V _cc dieser integrierten Schaltung. Da zwischen dem Anschlußpunkt der Datenleitung am EPROM und Masse der Ausgangswiderstand des EPROMs liegt, ergibt sich zwischen diesen Widerständen eine Spannungsteilung der Versorgungsspannung V _cc . Am Anschlußpunkt der Datenleitung wird daher ein Strom in das EPROM eingespeist.

Ist nun ein Anschlußpunkt einer Datenleitung Meßpunkt, und liegt der Meßpunkt über den Testwiderstand R _T an der Testspannung U _T , so stellt dieser Strom einen Fehlerstrom dar, der den Spannungsabfall zwischen Meßpunkt und Bezugspunkt erhöht. Diese Spannungserhöhung wird ausgeglichen, indem die Vergleichsspannung U _V am Komparator K durch geeignete Wahl des Widerstandswertes R₄ entsprechend erhöht wird. Auf die Auftrennung der Datenleitungen kann deshalb verzichtet werden.

Ist die Testspannung U _T abgeschaltet, so kann die über den eingangsseitigen Innenwiderstand der integrierten Schaltung am Meßpunkt liegende Versorgungsspannung V _cc der integrierten Schaltung hinsichtlich der Datenleitungen als Testhilfsspannung U _TH verwendet werden.

Nach der Grund-Initialisierung des EPROM-Programmiergerätes - d. h. nachdem mit den von der integrierten Schaltung IC 6 gelieferten Steuersignalen VCCON und VPPON die Versorgungsspannung V _CC und die Programmierspannung V _PP für das zu bearbeitende EPROM gesperrt wurden (Fig. 6) und mit den Steuersignalen T 0 bis T 3 der zu bearbeitende EPROM-Typ und mit den Steuersignalen READ, PVON und PION die gewünschte Betriebsart ausgegeben wurden (Fig. 7), die den Wert der Versorgungs- und der Programmierspannung bestimmen - werden durch Setzen der Steuersignale VPPON und TEST alle Spannungen von den Fassungen EPROM-Low und EPROM-High abgeschaltet; unabhängig vom gewählten EPROM-Typ und unabhängig von der gewählten Betriebsart. Dies wird erreicht, indem die Steuerdaten über ein Steuer- EPROM ausgegeben werden, das unter anderem vom Steuersignal TEST angesteuert wird.

Das Steuer-EPROM wird in Fig. 7 durch die integrierte Schaltung IC 15 dargestellt. Die integrierten Schaltungen IC 22, IC 23 und IC 24 sind Speicherbausteine, die die an den Eingängen anliegenden Signale D 0* bis D 7* in den Zwischenspeicher übernehmen, dessen Enable-Signal gesetzt ist (EN 22, EN 23 bzw. EN 24). Von dort gelangen sie, wegen den gesetzten Ausgangs-Freigabe- Signalen OC, sofort an die entsprechenden Ausgänge.

Damit ist auch sichergestellt, daß nach dem Setzen des Steuersignals TEST die Ausgangssignale IDENT, VDD 22 und VDD 27 auf Low-Pegel liegen, so daß an die Anschlußstifte Pin 22, Pin 24 und Pin 27 der beiden Fassungen EPROM-Low und EPROM-High keine unerlaubt hohe Spannung gelangt (Fig. 9).

Nach dieser Initialisierung liefert die Testhilfsspannung U _TH an den Anschlußstiften Pin 11 und Pin 15 der beiden Fassungen EPROM-Low- und EPROM-High-Spannungen, die in den Komparatoren K 2 und K 1 sowie K 9 und K 10 in digitale Signale umgesetzt werden (Fig. 8). Das Ergebnis kann von der Signalverarbeitungseinrichtung SVE bei Bedarf aus den integrierten Schaltungen IC 12 und IC 13 abgerufen werden (Fig. 6). Dieses Ergebnis ist aber nur für wenige EPROM-Typen aussagekräftig.

Deshalb ist die Testspannung U _T einzuschalten. Ist das Steuersignal TEST 50, das von der integrierten Schaltung IC 23 ausgegeben wird (siehe Fig. 7), auf high-Pegel gesetzt, so wird der PNP-Transistor T₁, durchgesteuert (siehe Fig. 5 und 8). An den Testwiderständen (R _{T 1} bis R _{T 11}) liegt damit die Testspannung U _T , die etwa der Versorgungsspannung V _cc entspricht.

Das Steuersignal TEST 50 wird gesetzt, wenn nach Fig. 7 die Datenausgangsleitung D 7* in den Zwischenspeicher der integrierten Schaltung IC 23 übernommen wird. Einerseits muß hierzu das Freigabesignal EN 23 auf High gesetzt sein. Andrerseits darf dieses Signal aber nicht den Zustand der Zwischenspeicher in den integrierten Schaltungen IC 22 und IC 24 verändern. Dies ist nur der Fall, wenn die Freigabesignale EN 22 und EN 24 auf Low gesetzt sind.

Das Freigabesignal EN 24 ist dann Low, wenn die beiden Eingangsleitungen des Exclusiv-Oder-Gatters EX 4 auf gleichem Pegel liegen.

Hat die Steuerleitung READ zum Beispiel den Pegel High, so liegt dieser Pegel sowohl am ersten Eingang des Exclusiv-Oder- Gatters EX 1 als auch an dem aus dem Widerstand R _z und dem Kondensator C _z bestehenden RC-Glied (Fig. 7). Der Kondensator dieses RC-Gliedes ist etwa nach einer Zeit von 5* R _z *C _z auf diesen Wert aufgeladen. Spätestens nach dieser Zeit tritt am zweiten Eingang des Exclusiv-Oder-Gatters EX 1 der gleiche Pegel auf. Am Ausgang liegt damit der Pegel Low. Dieser Pegel stellt sich auch am Ausgang des Exclusiv-Oder-Gatters EX 2 ein, da dessen Eingangsschaltung nach dem gleichen Prinzip arbeitet. Infolgedessen liegt auch der Ausgang des Exclusiv-Oder- Gatters EX 3 auf Low-Pegel.

Damit muß der zweite Eingang des Exclusiv-Oder-Gatters EX 4 auf Low-Pegel liegen. Dies ist der Fall, wenn das Steuersignal INIT auf High gesetzt ist.

Weisen die Eingangssignale TEST und INIT High-Pegel auf, so müssen unabhängig vom gewählten EPROM-Typ und von der gewählten Betriebsart die Datenausgangsleitung D 7* und D 2* des Steuer-EPROMs gesetzt sein. Außerdem muß die Datenausgangsleitung D 6* auf Low-Pegel liegen, damit an das EPROM keine unerlaubte Spannung gelangt. Auf welchem Pegel die anderen Signalleitungen liegen ist für die Durchführung des Tests nicht von Belang.

Wird die Signalleitung TEST 50 unter diesen Voraussetzungen gesetzt und ist die Programmierspannung V _PP auf 5,0 Volt eingestellt, so liegen an den Komparatorausgängen die gewünschten Ausgangssignale, die wie oben von der Signalverarbeitungseinrichtung abgefragt werden können.

Wie Fig. 8 zeigt, liegen am Kollektor des Transistors T₁ insgesamt elf Testwiderstände. Damit gibt es elf Meßpunkte. Bei zwei 28-poligen Fassungen liegen drei Meßpunkte direkt an Pin 6, Pin 8 und Pin 10 von EPROM-Low und EPROM-High. Die Meßpunkte für Pin 1, Pin 22, Pin 23 und Pin 25 sind durch die Dioden D 3, D 5, D 4 und D 2 von den Anschlußstiften getrennt. Insbesondere sind die Meßpunkte für Pin 11 und Pin 15 (Datenleitungen) jeweils getrennt an EPROM-Low und EPROM-High geführt.

Meßpunkt Pin 25 dient dazu, festzustellen, ob ein EPROM mit 24 Anschlußstiften in der 28-poligen Fassung verschoben angeordnet ist.

Bei einer 32-poligen Fassung ist für den in die 28-polige Fassung einzusetzenden Adapter folgendes zu beachten: Pin 1 bleibt weiterhin auf Pin 1. Pin 6 bis Pin 23 wandern um zwei Werte nach oben, so daß sie Pin 8 bis Pin 25 belegen. Pin 26 und Pin 28 wird um vier Werte nach oben verschoben. Sie liegen hernach auf Pin 30 und Pin 32. Außerdem ist zur eindeutigen Erfassung der Verschiebung eines EPROMs mit 24 Anschlußstiften ein weiterer Meßpunkt in Pin 28 anzuordnen.

Geht man wieder von der 28-poligen Fassung aus, so gilt für den EPROM-Adapter mit 40 Anschlußstiften: Pin 1 bleibt Pin 1. Pin 11 von EPROM-Low wird Pin 19 und Pin 11 von EPROM-High wird Pin 10. Bezugspunkt wird jetzt Pin 11 bzw. Pin 30. Beide Anschlüsse sind im EPROM auf das gleiche Potential V _SS gelegt.

Zusätzlich müssen beim Einsatz des 32/40-Adapters die Adreßleitungen A 16 bis A 19 bereitgestellt werden. Hierzu dient der Zwischenspeicher IC 17. Zur Umschaltung der Adressen zwischen Normalbetrieb (A 12 bis A 15) und MEGA-Betrieb (A 16 bis A 19), bei den EPROMs mit einer Speicherkapazität von mindestens 512 Kilobit bearbeitet werden, dient der Baustein IC 16.

Sind innerhalb einer integrierten Schaltung die zwei Anschlußstifte X und Y miteinander verbunden, wobei sie aber zum Symmetriepunkt (also dem Schnittpunkt der Symmetrieachsen bzw. dem Schnittpunkt der Diagonalen) nicht punktsymmetrisch angeordnet sind, so ist derjenige Anschlußstift an der Fassung Meßhilfspunkt, der bezüglich dem Symmetriepunkt punktsymmetrisch zum Anschlußstift Y angeordnet ist, und derjenige Anschlußstift an der Fassung Meßpunkt ist, der bezüglich dem Symmetriepunkt punktsymmetrisch zum Anschlußstift X angeordnet ist.

Verbindet man den Meßhilfspunkt mit dem ersten Anschluß eines Testwiderstandes R _T , wobei dessen zweiter Anschluß mit einem ersten Anschluß einer Testspannungsquelle U _T verbunden ist, deren zweiter Anschluß am Bezugspunkt B liegt, und den Meßpunkt mit dem ersten Anschluß eines Hilfswiderstandes R _x , dessen zweiter Anschluß mit dem Bezugspunkt B verbunden ist, so erhält man am Meßpunkt bei richtiger Anordnung der integrierten Schaltung in der Fassung und geeigneter Dimensionierung des Widerstandsverhältnisses R _T /R _x einen kleinen Spannungswert. Bei falscher Anordnung der integrierten Schaltung in der Fassung liegt ein wesentlich höherer Spannungswert vor.

Bei einem EPROM mit 40 Anschlußstiften genügt es daher zur eindeutigen Feststellung der Verdrehung, d. h. der Feststellung ob das EPROM in der Fassung falsch angeordnet ist, den Testwiderstand R _T an Pin 10 zu legen. Meßpunkt wird dann Pin 31, wenn zwischen Pin 31 und dem Bezugspunkt ein Widerstand R _x angeordnet wird.

Ist das EPROM falsch angeordnet, so bilden die beiden Widerstände R _T und R _x einen Spannungsteiler. Am Meßpunkt tritt dann die Spannung U _f = U _T *R _x /(R _T +R _x ) auf.

Bei richtiger Anordnung des EPROMs in der Fassung liegt zwischen Pin 31 und der Versorgungsspannung V _CC der Innenwiderstand R _EP des EPROMs. Am Meßpunkt tritt dann eine Spannung von U _r = V _CC* R _x /(R _EP +R _x ) auf. Durch geeignete Wahl der Widerstände R _x und R _T erhält man eine hohe und eine niedrige Spannung, die einem Komparator zugeführt wird.

Claims (29)

1. Verfahren zur Überprüfung der richtigen Anordnung von integrierten Schaltungen mit mindestens einem Transistor und mindestens vier Anschlüssen in einer Fassung, deren Anschlußstifte entweder zum Schnittpunkt aller Symmetrieachsen oder zum Schnittpunkt aller Diagonalen der integrierten Schaltung punktsymmetrisch angeordnet sind, dadurch gekennzeichnet, daß ein Anschlußstift an der Fassung, in die die integrierte Schaltung eingesetzt wird, der Bezugspunkt B ist, wobei dieser Bezugspunkt mit dem ersten Anschluß einer Testspannungsquelle U _T verbunden ist, und daß es mindestens einen weiteren Anschlußstift an der Fassung gibt, der Meßpunkt M ist, wobei dieser Meßpunkt mit einem ersten Anschluß eines ohmschen Widerstandes (Testwiderstand R _T ) verbunden ist, dessen zweiter Anschluß an dem zweiten Anschluß der Testspannungsquelle U _T liegt, so daß - bei aufgetrennten Verbindungen zwischen allen Versorgungsspannungsquellen der integrierten Schaltung und den zugehörigen Anschlußstiften an der Fassung - die Spannung, die man zwischen dem Meßpunkt M und dem Bezugspunkt B mißt, bei richtiger Anordnung der integrierten Schaltung in der Fassung von dem Spannungswert abweicht, den man bei falscher Anordnung der integrierten Schaltung in der Fassung mißt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die integrierte Schaltung ein elektrisch programmierbarer Halbleiterspeicher (wie EEPROM, EPROM, PROM, etc.) ist.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Bezugspunkt mit dem negativeren Potential der Testspannungsquelle verbunden ist.

4. Verfahren nach wenigstens einem der Ansprüche 2 bis 3, dadurch gekennzeichnet, daß der Anschlußstift der an Fassung der Bezugspunkt B ist, der bei richtiger Anordnung der integrierten Schaltung in der Fassung mit dem gemeinsamen Bezugspunkt aller Spannungen an der integrierten Schaltung übereinstimmt, wobei der gemeinsame Bezugspunkt in der Regel mit V _SS , V _EE , GND oder Masse gekennzeichnet ist.

5. Verfahren nach wenigstens einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß dann, wenn die geometrisch gleich liegenden Anschlußstifte von mehreren integrierten Schaltungen mit identischer Innenschaltung und identischer Belegung ihrer Anschlußstifte durch eine elektrische Verbindung miteinander verbunden also parallel geschaltet sind, derjenige Anschlußstift an der Fassung der Meßpunkt M ist, der bei richtiger Anordnung der integrierten Schaltung in der Fassung an diesem Anschlußstift ein höheres Potential gegenüber dem Bezugspunkt aufweist als bei falscher Anordnung der integrierten Schaltung in der Fassung.

6. Verfahren nach wenigstens einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß dann, wenn integrierte Schaltung weniger Anschlußstifte hat als die Fassung, in die die integrierte Schaltung eingesetzt wird, derjenige Anschlußstift an der Fassung der Meßpunkt M ist, an dem im Betrieb die Versorgungsspannung V _cc der integrierten Schaltung liegt, so daß dann, wenn nach dem Einsetzen der integrierten Schaltung in die Fassung der Bezugspunkt an an der integrierten Schaltung nicht mit dem Bezugspunkt der Fassung übereinstimmt, am Meßpunkt statt eines niedrigen Potentials ein hohes Potential gegenüber dem Bezugspunkt an der Fassung auftritt.

7. Verfahren nach wenigstens einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß dann, wenn die integrierte Schaltung zwei Anschlußstifte X und Y hat, die in der integrierten Schaltung elektrisch miteinander verbunden sind und die zum Symmetriepunkt (also dem Schnittpunkt der Symmetrieachsen bzw. dem Schnittpunkt der Diagonalen) nicht punktsymmetrisch angeordnet sind, derjenige Anschlußstift der Fassung Meßhilfspunkt ist, der bezüglich dem Symmetriepunkt punktsymmetrisch zum Anschlußstift Y angeordnet ist, und derjenige Anschlußstift der Fassung Meßpunkt ist, der bezüglich dem Symmetriepunkt punktsymmetrisch zum Anschlußstift X angeordnet ist.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Meßhilfspunkt am ersten Anschluß eines Testwiderstandes R _T liegt, dessen zweiter Anschluß mit einem ersten Anschluß einer Testspannungsquelle U _T verbunden ist, deren zweiter Anschluß am Bezugspunkt liegt, und der Meßpunkt am ersten Anschluß eines Hilfswiderstandes R _x liegt, dessen zweiter Anschluß mit dem Bezugspunkt B verbunden ist.

9. Einrichtung zur Durchführung des Verfahrens nach wenigstens einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß Mittel vorhanden sind, die erstens alle Versorgungsspannungen für die in der Fassung befindlichen integrierten Schaltung abschalten, zweitens eine geeignete Testspannung U _T zuschalten und drittens die zwischen den Meßpunkten und dem Bezugspunkt entstehenden hohen bzw. niedrigen Spannungen in einen zur Weiterverarbeitung in einer Signalverarbeitungseinheit SVE geeigneten logischen Pegel umsetzen.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie alle Versorgungsspannungen von der in der Fassung sitzenden integrierten Schaltung mit einem mechanischen und/oder elektrischen Schalter abtrennen kann.

11. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie die Programmierspannung V _PP von der in der Fassung sitzenden integrierten Schaltung mit einem mechanischen oder elektronischen Schalter abtrennen kann.

12. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie die Daten- und Adreßausgabe an die in der Fassung sitzenden integrierten Schaltung mit einem mechanischen und/oder elektronischen Schalter sperren kann.

13. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie bei Verwendung von Daten- und/oder Adressenausgabebausteinen mit "Drei-Zustands-Ausgang" (three-state-output) die Ausgangsleitungen der Bausteine, die zu der integrierten Schaltung in der Fassung führen, in den hochohmigen Zustand umschalten kann.

14. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie die Ausgabe der logischen Pegel V _IH und V _IL an die Meßpunkte sperren kann, an die auch die Programmierspannung V _PP zugeschaltet werden kann.

15. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Testspannung U _T , die im einfachsten Fall etwa gleich der Versorgungsspannung V _cc der Schaltung ist, über einen mechanischen oder elektronischen Schalter an die hochohmigen Testwiderstände R _T angeschaltet werden kann, und daß das jeweils andere der Testwiderstände an einem Meßpunkt liegt.

16. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie bei abgeschalteter Testspannung U _T für den Meßpunkt, der am Eingang eines Datenausgabespeichers liegt, eine Test-Hilfsspannung U _TH erzeugt.

17. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie die zwischen den Meßpunkten und dem Bezugspunkt auftretenden Spannungen in geeignete logische Pegel umsetzt.

18. Einrichtung nach Anspruch 17, dadurch gekennzeichnet, daß die Umsetzeinrichtung beispielsweise mit einem Komparator oder mit einem Operationsverstärker aufgebaut ist.

19. Einrichtung nach Anspruch 17 und 18, dadurch gekennzeichnet, daß sie verhindert, daß dann wenn an den Meßpunkten die Programmierspannung V _PP liegt, diese Spannung auf den Eingang der Umsetzeinrichtung zurückwirkt.

20. Einrichtung nach Anspruch 19, dadurch gekennzeichnet, daß sie im einfachsten Fall aus einer Diode besteht, die zwischen dem Anschlußstift der Fassung und dem Testwiderstand R _T so eingebaut wird, daß die Kathode am Anschlußstift der Fassung und die Anode am Testwiderstand R _T liegt, wodurch der Anschluß zwischen Anode und Testwiderstand R _T zum Meßpunkt M wird.

21. Einrichtung nach Anspruch 9 und 17 bis 20, dadurch gekennzeichnet, daß sie die Ausgangssignale der Umsetzeinrichtung, die Teil der Testeinrichtung TEE ist, der Datenübertragungseinrichtung DÜE zuführt, die diese Signale auf Abruf der Signalverarbeitungseinheit SVE zugänglich macht.

22. Einrichtung nach wenigstens einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, daß die Steuereinrichtung STE von den Ausgangssignalen der Datenübertragungseinrichtung DÜE so aktiviert wird, daß nach der Auswahl der zu bearbeitenden integrierten Schaltung durch Setzen der Signalleitung TEST am Ausgang der Testeinrichtung TEE die gewünschten Testdaten zur Verfügung stehen.

23. Einrichtung nach wenigstens einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, daß die Steuereinrichtung STE mindestens einen programmierbaren Halbleiterspeicher (EEPROM, EPROM und/oder PROM) mit mindestens einem nachgeschalteten Zwischenspeicher oder mindestens ein programmiertes Logik- Array (PAL bzw. PLA) enthält, damit diese Steuerbausteine nach dem Setzen der sie steuernden Signalleitung TEST alle wichtigen Steuersignale an die Spannungserzeugungseinrichtung SEE und die Spannungsumschalteinrichtung SUE ausgeben können.

24. Einrichtung nach Anspruch 23, dadurch gekennzeichnet, daß bei Verwendung von programmierbaren Speicherbausteinen zur Erzielung einer zeitgleichen Datenübergabe an den nachgeschalteten Zwischenspeicher jedes den Inhalt dieses Zwischenspeichers verändernde Signal einmal direkt und einmal indirekt über ein geeignet dimensioniertes RC-Glied an die beiden Eingänge eines Exclusiv-Oder-Gatters geführt wird, so daß nach Verknüpfung aller Ausgangssignale der einzelnen Exclusiv-Oder-Gatter über Exclusiv-Oder-Gatter mit dem am letzten Exclusiv-Oder-Gatter auftretende Ausgangssignal die Datenübergabe in den nachgeschalteten Zwischenspeicher während der Umladezeit der RC-Glieder gesperrt wird.

25. Einrichtung nach wenigstens einem der Ansprüche 9 bis 24, dadurch gekennzeichnet, daß die Einrichtung baulicher Bestandteil einer Signalverarbeitungseinrichtung ist.

26. Einrichtung nach wenigstens einem der Ansprüche 9 bis 24, dadurch gekennzeichnet, daß die Einrichtung baulicher Bestandteil einer externen Einrichtung ist.

27. Einrichtung nach wenigstens einem der Ansprüche 9 bis 26, dadurch gekennzeichnet, daß die Einrichtung baulicher Bestandteil eines EPROM-Programmiergerätes ist.

28. Einrichtung nach wenigstens einem der Ansprüche 9 bis 26, dadurch gekennzeichnet, daß die Einrichtung baulicher Bestandteil eines PROM-Programmiergerätes ist.

29. Einrichtung nach wenigstens einem der Ansprüche 9 bis 26, dadurch gekennzeichnet, daß die Einrichtung baulicher Bestandteil eines PAL- bzw. PLA-Programmiergerätes ist.