DE3541115A1 - Anordnung zur reduktion von speicherfehlern eines byteorganisierten festkoerperspeichers - Google Patents

Anordnung zur reduktion von speicherfehlern eines byteorganisierten festkoerperspeichers

Info

Publication number
DE3541115A1
DE3541115A1 DE19853541115 DE3541115A DE3541115A1 DE 3541115 A1 DE3541115 A1 DE 3541115A1 DE 19853541115 DE19853541115 DE 19853541115 DE 3541115 A DE3541115 A DE 3541115A DE 3541115 A1 DE3541115 A1 DE 3541115A1
Authority
DE
Germany
Prior art keywords
error
flag
information storage
memory
storage locations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853541115
Other languages
English (en)
Inventor
Walter Dipl Ing Schittek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Fernsprecher GmbH
Original Assignee
Deutsche Fernsprecher GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Fernsprecher GmbH filed Critical Deutsche Fernsprecher GmbH
Priority to DE19853541115 priority Critical patent/DE3541115A1/de
Publication of DE3541115A1 publication Critical patent/DE3541115A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1024—Identification of the type of error
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/26—Devices for calling a subscriber
    • H04M1/27—Devices whereby a plurality of signals may be stored simultaneously
    • H04M1/274—Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc
    • H04M1/2745—Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

Die Erfindung betrifft eine Anordnung zur Reduktion von Speicherfehlern eines byteorganisierten Festkör­ perspeichers, insbesondere eines EEPROMs in einem Fernsprechapparat zur Speicherung von Rufnummern oder dergleichen, wobei die Ziffern der Rufnummern in ein­ zelne Informations-Speicherstellen eingeschrieben und von dort ausgelesen werden, mit einer Adressiersteue­ rung zur Adressierung der Speicherstellen.
Festkörperspeicher besitzen eine vorgegebene Anzahl an fehlerfreien Lösch-/Schreibzyklen, innerhalb der das Einschreiben von Information in eine Speicher­ stelle und das anschließende Wiederauslesen dieser Information fehlerfrei erfolgt. Bei Überschreiten der vom Hersteller angegebenen Fehlergrenze ist jedoch der fehlerfreie Betrieb des Speichers nicht mehr ge­ währleistet.
Bei marktgängigen löschbaren bzw. überschreibbaren Festkörperspeichern, zum Beispiel bei einem EEPROM werden von den Herstellern 10 000 fehlerfreie Lösch-/ Schreibzyklen garantiert. Für verschiedene Einsatz­ zwecke, so zum Beispiel als Wahlwiederhol-Speicher in Fernsprechapparaten wird jedoch eine wesentlich hö­ here Fehlergrenze gefordert.
Aufgabe der Erfindung ist es, eine Anordnung anzuge­ ben, die auch bei einem geringeren Wert der für jede Speicherstelle garantierten fehlerfreien Lösch-/ Schreibzyklen einen fehlerfreien Betrieb während ei­ ner sehr viel höheren Anzahl an Lösch-/Schreibzyklen zuläßt.
Diese Aufgabe wird bei der Anordnung der eingangs ge­ nannten Art erfindungsgemäß dadurch gelöst,
daß der Speicher mehr Informations-Speicherstellen als zur gleichzeitigen Speicherung der gewünschten Anzahl an Rufnummern benötigt werden, und für jede Informa­ tions-Speicherstelle eine zugeordnete Flag-Speicher­ stelle enthält,
daß die Ziffern von einer Steuereinrichtung gesteuert mittels einer Kodiereinrichtung mit einem Fehler er­ kennenden Kode in die Informations-Speicherstellen einschreibbar sind,
daß der Inhalt der Informations-Speicherstellen beim Auslesen mittels einer Dekodiereinrichtung dekodier­ bar ist und mittels einer Fehlerprüfeinrichtung auf Fehler überprüfbar ist,
daß die Steuereinrichtung beim Erkennen eines Fehlers mittels einer Flag-Setzeinrichtung ein Fehler-Kennbit in die zugeordnete Flag-Speicherstelle setzt,
und daß die Adressiersteuerung beim nächsten Ein­ schreibvorgang den Inhalt der Flag-Speicherstellen überprüft und Information nur in solche Informations- Speicherstellen einschreibt, deren zugeordnete Flag- Speicherstelle kein Fehler-Kennbit enthält.
Die Vorteile der Erfindung liegen insbesondere darin, daß der Speicher eine größere Kapazität besitzt als zur gleichzeitigen Abspeicherung der gewünschten An­ zahl an Rufnummern notwendig ist, und daß vor jedem Lösch-/Schreibzyklus jeweils der Inhalt jeder Infor­ mations-Speicherstelle auf das Auftreten eines Feh­ lers überprüft wird, und bei Erkennung eines Fehlers die betreffende Informations-Speicherstelle für nach­ folgende Einschreibvorgänge - durch Setzen eines Feh­ ler-Kennbits in einer zugeordneten Flag-Speicherstel­ le - gesperrt oder inhibiert wird, woraufhin die be­ treffende Ziffer oder Information in eine andere, in­ takte Informations-Speicherstelle abgespeichert und aus dieser ausgelesen wird. Die Anordnung ist daher - durch Verwendung eines fehlererkennenden Kodes beim Einspeichern - in der Lage, gestörte oder beschädigte Speicherstellen mittels des Fehler-Kennbits zu kenn­ zeichnen und beim nächsten Einschreibvorgang die Ruf­ nummer nur in solche Informations-Speicherstellen einzuschreiben, die nicht als fehlerhaft markiert sind.
Mit der erfindungsgemäßen Anordnung werden also den Ziffern jeder Rufnummer jeweils nur intakte Speicher­ stellen zugewiesen. Speicherstellen werden, sobald diese fehlerhaft werden, durch intakte Speicherstel­ len ersetzt. Bei ausreichend großer Bemessung der Speicherkapazität lassen sich auf diese Weise die ge­ wünschte Anzahl an Rufnummern mit der gewünschten Häufigkeit fehlerfrei abspeichern und auslesen, ob­ wohl die einzelne Speicherstelle eine relativ geringe Anzahl an fehlerfreien Lösch-/Schreibzyklen besitzt.
Vorteilhafterweise werden die zu speichernden Infor­ mationen oder Rufnummern byteweise so kodiert abge­ speichert, daß sich ein Einzelbitfehler nach dem Le­ sen noch eindeutig korrigieren läßt und mittels einer Korrektureinrichtung auch korrigiert zur Weiterverar­ beitung zur Verfügung gestellt wird. Vorteilhaft ist ein Kode mit dem sich Einzelbitfehler korrigieren und Doppelbitfehler noch erkennen lassen. Derartige Kodes, welche 12 mögliche verschiedene Werte 0, 1, 2, ..., 9, A, B in 8 Bit (1 Byte) mit der Möglichkeit der Fehlererkennung und -korrektur kodieren, sind be­ kannt.
Es bleibt die Möglichkeit, mittels eines Fehler-Kenn­ bits als fehlerhaft markierte Informations-Speicher­ stellen versuchsweise wieder in Gebrauch zu nehmen, wenn nicht mehr ausreichend als fehlerfrei markierte Informations-Speicherstellen übrigbleiben. Mittels eines Prüflaufes läßt sich dann prüfen, ob einige der zuvor fehlerhaften Speicherstellen wieder fehlerfrei arbeiten.
Gemäß einer besonders bevorzugten Ausführungsform der Erfindung werden die verschiedenen Einrichtungen der Anordnung, wie zum Beispiel die Kodiereinrichtung, Dekodiereinrichtung, Fehlerprüfeinrichtung, Korrek­ tureinrichtung, Steuereinrichtung, Flag-Setzeinrich­ tung, Flag-Prüfeinrichtung und gegebenenfalls auch die Adressiersteuerung als Teil eines Mikroprozessors oder Mikrocomputers verwirklicht.
Vorteilhafte Weiterbildungen der Erfindung sind durch die Merkmale der Unteransprüche gekennzeichnet.
Im folgenden wird die Erfindung anhand der Figur nä­ her erläutert.
Die Figur zeigt ein Blockschaltbild der erfindungsge­ mäßen Anordnung. Ein elektrisch löschbarer, program­ mierbarer Festspeicher 2 - nachstehend als EEPROM be­ zeichnet - ist mit einer Adressiersteuerung 4 ge­ schaltet, welche die Speicherstellen des EEPROMs 2 adressiert. Der Speicher 2, der insbesondere als Wahlwiederhol-Speicher in einem Fernsprechapparat eingesetzt wird und zur Speicherung von Rufnummern, für die Wahlwiederholung, Kurzwahl etc., dient, ent­ hält Informations-Speicherstellen, die jeweils ein Byte groß sind und zum Einschreiben sowie Auslesen von einzelnen Ziffern von Rufnummern dienen.
Der Speicher 2 besitzt mehr Informations-Speicher­ stellen als zur gleichzeitigen Speicherung der ge­ wünschten Anzahl an Rufnummern benötigt werden. Wer­ den zum Beispiel 16 Informations-Speicherstellen pro Rufnummer für einen Betrieb als Wahlwiederhol-Spei­ cher benötigt, und beträgt die herstellerseitig ange­ gebene durchschnittliche Zahl von fehlerfreien Lösch-/Schreibzyklen pro Speicherstelle 20 000, sind jedoch zum Beispiel 150 000 fehlerfreie Lösch-/ Schreibzyklen gefordert, dann sind - pro Rufnummer - statt 16 Informations-Speicherstellen 150 000/20 000 ×16 Informations-Speicherstellen = 120 Informations- Speicherstellen zur Verfügung zu stellen, um den Speicher erfindungsgemäß betreiben zu können.
Der Speicher 2 enthält ferner für jede Informations- Speicherstelle eine zugeordnete Flag-Speicherstelle, die lediglich ein Bit groß sein muß.
Die zu speichernden Informationen, insbesondere die Ziffern der Rufnummern, werden von einer Steuerein­ richtung 14 gesteuert mittels einer Kodiereinrichtung 6 mit einem fehlerkorrigierenden Kode in die Informa­ tions-Speicherstellen eingeschrieben und beim Ausle­ sen mittels einer Dekodiereinrichtung 8 dekodiert und erforderlichenfalls in einer Korrektureinrichtung 12 korrigiert und dann zur weiteren Verarbeitung abgege­ ben.
Zwischen der Dekodiereinrichtung 8 und der Korrektur­ einrichtung 12 ist eine Fehlerprüfeinrichtung 10 vor­ gesehen, welche den Inhalt der Informations-Speicher­ stellen bei der Dekodierung auf Fehler prüft und bei Erkennung eines Fehlers eine Steuereinrichtung 14 an­ steuert, welche mittels einer Flag-Setzeinrichtung 16 ein Fehler-Kennbit in die zugeordnete Flag-Speicher­ stelle des Speichers 2 setzt. Beim nächsten Ein­ schreibvorgang wird dann der Inhalt der Flag-Spei­ cherstellen mittels einer Flag-Prüfeinrichtung 18 überprüft, und es wird eine Ziffer nur in solche In­ formations-Speicherstellen eingeschrieben, deren zu­ geordnete Flag-Speicherstelle kein Fehler-Kennbit enthält. Informations-Speicherstellen, welche mittels eines Fehler-Kennbits in der zugeordneten Flag-Spei­ cherstelle als fehlerhaft markiert sind, werden bei einem Einschreibvorgang übersprungen, die Adressier­ steuerung 4 steuert jeweils die nächste fehlerfreie Informations-Speicherstelle an, in welche die nächste Ziffer einer zu speichernden Rufnummer eingeschrieben wird. Beim Auslesen wird von der Adressiersteuerung 4 ebenfalls nur der Inhalt der fehlerfreien Informa­ tions-Speicherstellen ausgelesen. Diejenigen Informa­ tions-Speicherstellen, welche in der zugeordneten Flag-Speicherstelle mittels eines Fehler-Kennbits als fehlerhaft gekennzeichnet sind, werden übersprungen.

Claims (5)

1. Anordnung zur Reduktion von Speicherfehlern eines byteorganisierten Festkörperspeichers, insbesondere eines EEPROMs in einem Fernsprechapparat zur Speiche­ rung von Rufnummern oder dergleichen, wobei die Zif­ fern der Rufnummern in einzelne Informations-Spei­ cherstellen eingeschrieben und von dort ausgelesen werden, mit einer Adressiersteuerung zur Adressierung der Speicherstellen, dadurch gekennzeichnet,
daß der Speicher (2) mehr In­ formations-Speicherstellen als zur gleichzeitigen Speicherung der gewünschten Anzahl an Rufnummern be­ nötigt werden, und für jede Informations-Speicher­ stelle eine zugeordnete Flag-Speicherstelle enthält,
daß die Ziffern von einer Steuereinrichtung (14) ge­ steuert mittels einer Kodiereinrichtung (6) mit einem fehlererkennenden Kode in die Informations-Speicher­ stellen einschreibbar sind,
daß der Inhalt der Informations-Speicherstellen beim Auslesen mittels einer Dekodiereinrichtung (8) deko­ dierbar ist und mittels einer Fehlerprüfeinrichtung (10) auf Fehler überprüfbar ist,
daß die Steuereinrichtung (14) beim Erkennen eines Fehlers mittels einer Flag-Setzeinrichtung (18) ein Fehler-Kennbit in die zugeordnete Flag-Speicherstelle setzt,
und daß die Adressiersteuerung (4) beim nächsten Ein­ schreibvorgang den Inhalt der Flag-Speicherstellen überprüft und Information nur in solche Informations- Speicherstellen einschreibt, deren zugeordnete Flag- Speicherstelle kein Fehler-Kennbit enthält.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Adressiersteuerung (4) bei jedem Einschreibvorgang und/oder Auslesevor­ gang sequentiell die Flag-Speicherstellen ausliest und deren Inhalt mittels einer Flag-Prüfeinrichtung (18) prüft, und daß die Flag-Prüfeinrichtung (18) bei Erkennung eines Fehler-Kennbits die Adressiersteue­ rung (4) so umsteuert, daß diese beim Einschreiben und/oder Auslesen die zugeordnete Informations-Spei­ cherstelle überspringt.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuereinrichtung (14) die Informations-Speicherstellen mit gesetztem Fehler-Kennbit erneut beschreibt und sofort oder nach Ablauf einer Wartezeit ausliest, dekodiert und in der Fehlerprüfeinrichtung (10) auf das Vorhandensein des Fehlerzustandes überprüft und bei Nichtvorhandensein eines Fehlers das Fehler-Kennbit in der zugeordneten Flag-Speicherstelle löscht.
4. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Kodiereinrichtung (6) die Ziffern der Rufnummern mit einem fehlerkorrigie­ renden Kode kodiert, und daß eine Korrektureinrich­ tung (12) mit der Dekodiereinrichtung (8) verbunden ist und eine fehlerbehaftete Ziffer korrigiert.
5. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Kodiereinrichtung (6), die Dekodiereinrichtung (8), die Fehlerprüfein­ richtung (10), die Korrektureinrichtung (12), die Steuereinrichtung (14), die Flag-Setzeinrichtung (16) und die Flag-Prüfeinrichtung (18) Teil eines Mikro­ prozessors oder Mikrocomputers sind.
DE19853541115 1985-11-21 1985-11-21 Anordnung zur reduktion von speicherfehlern eines byteorganisierten festkoerperspeichers Withdrawn DE3541115A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853541115 DE3541115A1 (de) 1985-11-21 1985-11-21 Anordnung zur reduktion von speicherfehlern eines byteorganisierten festkoerperspeichers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853541115 DE3541115A1 (de) 1985-11-21 1985-11-21 Anordnung zur reduktion von speicherfehlern eines byteorganisierten festkoerperspeichers

Publications (1)

Publication Number Publication Date
DE3541115A1 true DE3541115A1 (de) 1987-05-27

Family

ID=6286434

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853541115 Withdrawn DE3541115A1 (de) 1985-11-21 1985-11-21 Anordnung zur reduktion von speicherfehlern eines byteorganisierten festkoerperspeichers

Country Status (1)

Country Link
DE (1) DE3541115A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0373611A2 (de) * 1988-12-12 1990-06-20 Sharp Kabushiki Kaisha Schnurloses Telefon
DE4232388A1 (de) * 1992-09-26 1994-03-31 Telefonbau & Normalzeit Gmbh Verfahren für den Betrieb eines Fernsprechapparates
US6460145B1 (en) 1997-09-30 2002-10-01 Sony Corporation Storage device data processing system and data writing and readout method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3202495A1 (de) * 1982-01-27 1983-08-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und vorrichtung zur ueberwachung einer kritischen anzahl von loesch- und/oder schreibzyklen eines elektrisch loeschbaren, programmierbaren nur-lese-speichers
US4428068A (en) * 1980-11-13 1984-01-24 Fujitsu Limited IC with built-in electrical quality control flag
DE3312873A1 (de) * 1983-04-11 1984-10-25 Deutsche Fernsprecher Gesellschaft Mbh Marburg, 3550 Marburg Verfahren zur datensicherung in speichern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4428068A (en) * 1980-11-13 1984-01-24 Fujitsu Limited IC with built-in electrical quality control flag
DE3202495A1 (de) * 1982-01-27 1983-08-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren und vorrichtung zur ueberwachung einer kritischen anzahl von loesch- und/oder schreibzyklen eines elektrisch loeschbaren, programmierbaren nur-lese-speichers
DE3312873A1 (de) * 1983-04-11 1984-10-25 Deutsche Fernsprecher Gesellschaft Mbh Marburg, 3550 Marburg Verfahren zur datensicherung in speichern

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Aichelmann Jr., F.J.: Fault-Tolerant Design Techniques for Semiconductor Memory Applications, In: IBM J. Res. Develop, Vol. 28, No. 2, März 1984, S. 177-183 *
Levine, Len und Meyers, Ware: Semiconductor Memory Reliability with Error Detecting and Correcting, Codes. In: COMPUTER, Oktober 1976, S. 43-50 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0373611A2 (de) * 1988-12-12 1990-06-20 Sharp Kabushiki Kaisha Schnurloses Telefon
EP0373611A3 (de) * 1988-12-12 1991-10-23 Sharp Kabushiki Kaisha Schnurloses Telefon
DE4232388A1 (de) * 1992-09-26 1994-03-31 Telefonbau & Normalzeit Gmbh Verfahren für den Betrieb eines Fernsprechapparates
US6460145B1 (en) 1997-09-30 2002-10-01 Sony Corporation Storage device data processing system and data writing and readout method
EP0907128B1 (de) * 1997-09-30 2004-02-04 Sony Corporation Speicheranordung, und Datenverarbeitungssystem und -Verfahren
US6810490B2 (en) 1997-09-30 2004-10-26 Sony Corporation Storage device, data processing system and data writing and readout method
US7353424B2 (en) 1997-09-30 2008-04-01 Sony Corporation Storage device, data processing system and data writing and readout method

Similar Documents

Publication Publication Date Title
DE2328869C2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems
DE69034191T2 (de) EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
DE602004002947T2 (de) NAND Flash Speicher mit Speicherredundanz
DE102004036888B4 (de) Flashspeichersystem und zugehöriges Datenschreibverfahren
DE19782077B4 (de) Verfahren und Vorrichtung zum Korrigieren eines Mehrpegelzellenspeichers durch Verwendung fehlerlokalisierender Codes
DE2646162C3 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE102008002083A1 (de) Flash-Speichervorrichtung und Verfahren zum Programmieren
DE102005052698A1 (de) Verfahren zur Verarbeitung von nichtflüchtig gespeicherten Daten
DE19937101A1 (de) Halbleiterspeicherbauelement mit Chipinterner Fehlerkorrekturschaltung und ein Verfahren zum Korrigieren eines Datenfehlers darin
DE1901806A1 (de) Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in Datenspeichern
DE3123444A1 (de) Verfahren und anordnung zum nichtfluechtigen speichern des zaehlerstandes einer elektronischen zaehlschaltung
DE1961554A1 (de) Fehlerkorrigierendes Sichersystem
DE2450468C2 (de) Fehlerkorrekturanordnung für einen Speicher
DE2554502C3 (de) Verfahren und Anordnung zum Adressieren eines Speichers
DE69732637T2 (de) Selbsttest und Korrektur von Ladungsverlustfehlern in einem Sektorenlöschbaren und-programmierbaren Flashspeicher
DE3541115A1 (de) Anordnung zur reduktion von speicherfehlern eines byteorganisierten festkoerperspeichers
DE19724471C2 (de) Vorrichtung und Verfahren zum Einschreiben von Daten in einen nichtflüchtigen Speicher
DE69722706T2 (de) Datensicherungsvorrichtung eines Halbleiterspeichers
DE19952357A1 (de) Schreibvorrichtung für eine nicht-flüchtige Halbleiter-Speichervorrichtung
DE2823457C2 (de) Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage
EP0353660B1 (de) Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen
EP1832981B1 (de) Fehlerkorrektur- und Fehlererfassungsverfahren zum Auslesen von gespeicherten Informationsdaten und Speichersteuereinrichtung dafür
DE2036517A1 (de) Verfahren zum Betrieb eines schadhafte Speicherelemente enthaltenden Speichers für programmgesteuerte elektronische Datenverarbeitungsanlagen
DE4335604A1 (de) Speicher-Prüfschaltung
DE3541114C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal