DE3537046A1 - WRITING PROCEDURE FOR A MATRIX OF FUSIONED NON-VOLATILE STORAGE CELLS - Google Patents
WRITING PROCEDURE FOR A MATRIX OF FUSIONED NON-VOLATILE STORAGE CELLSInfo
- Publication number
- DE3537046A1 DE3537046A1 DE19853537046 DE3537046A DE3537046A1 DE 3537046 A1 DE3537046 A1 DE 3537046A1 DE 19853537046 DE19853537046 DE 19853537046 DE 3537046 A DE3537046 A DE 3537046A DE 3537046 A1 DE3537046 A1 DE 3537046A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- drain
- gate
- cell
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
Description
Die Erfindung betrifft ein Schreibverfahren für eine Matrix aus fusionierten, nichtflüchtigen Speicherzellen, gemäß Oberbegriff des Anspruchs 1.The invention relates to a writing method for a matrix of fused, non-volatile memory cells, according to the preamble of claim 1.
Herkömmliche nichtflüchtige Speicherzellen umfassen bekanntlich ein potentialmäßig schwebendes Gate, das zwischen einem Steuergate und einem darunterliegenden Siliciumsubstrat mit einer dotierten Drainzone, einer dotierten Sourcezone und einer dazwischen befindlichen Kanalzone angeordnet ist.Conventional non-volatile memory cells include as is known, a floating gate between a control gate and an underlying Silicon substrate with a doped drain zone, a doped source zone and one in between Channel zone is arranged.
Das Laden und Entladen des schwebenden Gates wird bewirkt durch den Durchgang von Elektronen durch eine kleine und sehr dünne Oxidzone, die zwischen dem schwebendem Gate und der dotierten Drainzone angeordnet ist. Die Dicke des Oxids ist derart, daß beim Anlegen geeigneter Spannungen an das Steuergate und die Drainzone in dem Oxid elektrische Felder erzeugt werden, die entsprechend einem Fowler-Northeim-Mechanismus ein Tunneln der Elektronen erlauben.The floating gate is charged and discharged by the passage of electrons through a small and very thin oxide region located between the floating gate and the doped drain region. The thickness of the Oxide is such that when suitable voltages are applied to the control gate and the drain region in the oxide electrical Fields are generated which, according to a Fowler-Northeim mechanism, tunnel electrons allow.
Damit sie in Matrixsystemen verwendbar sind, enthalten diese Speicherzellen außerdem auf der Drainseite einen Auswahl tranr> is tor, der bei geeigneter Auswahl von Vorspannungen seines Gates, bekannt als Auswahl- oder Obertragungsgate, das Anlegen von Schreib- und Lesespannungen nur an die von Zeit zu Zeit ausgewählten Zellen erlaubt, wobei alle anderen Zellen unbeeinflußt bleiben.So that they can be used in matrix systems, these memory cells also contain one on the drain side Selection of tranr> is tor, which with a suitable selection of Biasing its gate, known as the select or transfer gate, the application of write and read voltages allowed only to the cells selected from time to time, with all other cells remaining unaffected.
Ebenfalls bekannt als eine Alternative zu herkömmlichen Zellen sind die sog. fusionierten Speicherzellen, bei denen das Steuergate zusammen mit dem Auswahlgate ein einziges Stück bildet und auf der Sourceseite des SiIiciumsubstrats angeordnet ist. Dieser Zellentyp ist sehr nützlich aufgrund seiner kleinen Abmessungen, bringtThe so-called fused memory cells are also known as an alternative to conventional cells which the control gate forms a single piece together with the selection gate and on the source side of the silicon substrate is arranged. This type of cell is very useful because of its small size
jedoch unglücklicherweise Probleme bei der Schreibauswahl mit sich, was bisher die Verwendung dieses Zellentyps in Matrixsystemen verhindert hat.unfortunately, problems with write selection have resulted in the use of this cell type in Prevented matrix systems.
Diese Probleme kommen von der der fusionierten Zelle eigenen Struktur und insbesondere von der Tatsache, daß das mit dem Steuergate einstückig ausgebildete Auswahlgate auf der Sourceseite anstatt auf der Drainseite der Zelle angeordnet ist. Aufgrund der Wirkung dieser Anordnung behält das Auswahlgate seine eigenen Fähigkeiten in der Lesephase, wenn die Drainspannung niedrig ist. Es verliert diese aber vollständig in der Schreibphase, wenn aufgrund der hohen Drainspannung die Neigung besteht, die schwebenden Gates aller Zellen, ob sie nun ausgewählt sind oder nicht, positiv zu laden, ohne daß das Gate dazu fähig wäre, irgendetwas dagegen zu tun. In einer Matrix aus fusionierten Zellen führt dies zum gleichzeitigen Schreiben in alle Zellen, die derselben Drainreihe zugeordnet sind.These problems arise from the intrinsic structure of the fused cell and, more particularly, from the fact that the select gate formed integrally with the control gate on the source side instead of on the drain side of the Cell is arranged. Due to the effect of this arrangement, the select gate retains its own capabilities in the reading phase when the drain voltage is low. It loses this completely in the writing phase, if there is a tendency due to the high drain voltage, the floating gates of all cells, whether they are now are selected or not to charge positively without the gate being able to do anything about it. In a matrix of fused cells, this leads to the simultaneous writing in all cells of the same Drain row are assigned.
Andererseits kann das Auswahlgate bei einer fusionierten Zelle nicht auf der Drainseite angeordnet werden, da es, wenn es sich in der Schreibphase auf demselben Nullpotential wie das Steuergate befindet, die Drainspannung am Zelleneingang blockieren würde, was eine positive Aufladung des schwebenden Gates und folglich den Vorgang des Einschreibens in die Zelle verhindern würde, wiederum unabhängig davon, ob die Zelle ausgewählt ist oder nicht.On the other hand, in the case of a fused cell, the selection gate cannot be arranged on the drain side, since it when it is at the same zero potential as the control gate in the write phase, the drain voltage at Cell input would block, causing positive charging of the floating gate and consequently the operation of the Writing in the cell, again regardless of whether the cell is selected or not.
Der Erfindung liegt die Aufgabe zugrunde, ein Schreibverfahren vorzusehen, das ein selektives Einschreiben in die einzelnen Zellen einer Matrix aus fusionierten Speicherzellen ermöglicht und damit die Herstellung und die Verwendung dieses Matrixtyps möglich macht.The invention has for its object to provide a writing method that allows selective writing in the enables individual cells of a matrix of fused storage cells and thus the production and the Makes use of this matrix type possible.
Diese Aufgabe wird erfindungsgemäß gelöst mit einem Schreibverfahren, bei dem eine positive Drainspannung an jede Reihe von Zellen mit gemeinsamer Drain, zu der eine zum Schreiben ausgewählte Zelle gehört, eine Drainspannung 0 an alle anderen Reihen von Zellen mit gemeinsamen Drains und eine Gatespannung 0 an jede Reihe von Zellen mit einem gemeinsamen Gate, die eine ausgewählte Zelle umfaßt, angelegt werden, und das dadurch gekennzeichnet ist, daß an alle anderen Reihen von Zellen mit einem gemeinsamen Gate eine Gatespannung angelegt wird, die zwischen der positiven Spannung und der Spannung 0 liegt.According to the invention, this object is achieved with a writing method in which a positive drain voltage is applied each row of cells with a common drain, to which a cell selected for writing belongs, a drain voltage 0 to all other rows of cells with common drains and a gate voltage of 0 to each row of cells with a common gate comprising a selected cell, and characterized thereby is that a gate voltage is applied to all other rows of cells with a common gate, the is between the positive voltage and the voltage 0.
Das Anlegen dieser Zwischenspannung führt zu dem wichtigen Effekt, daß das schwebende Gate einer jeden nicht gewählten Zelle mit auf positiver Spannung befindlicher Drain ein Potential annimmt, das genügend niedriger als dasjenige der Drain ist, um den Ladungsdurchgang extrem langsam zu machen und somit das Einschreiben in die Zelle zu verhindern. Eine solche Zwischenspannung hat keine schädlichen Auswirkungen auf die nicht gewählten Zellen mit auf Spannung 0 befindlicher Drain, da deren schwebendes Gate wiederum ein Potential annimmt, das genügend höher ist als das der Drain, um den Ladungsdurchgang sehr langsam zu machen und somit das Löschen der Zelle zu verhindern.The application of this intermediate voltage leads to the important effect that the floating gate of each unselected cell with the drain at a positive voltage assumes a potential which is sufficient is lower than that of the drain in order to make the passage of charge extremely slow and hence the writing to prevent the cell. Such an intermediate voltage has no detrimental effect on the unselected cells with the drain at voltage 0, because their floating gate is on Assumes a potential which is sufficiently higher than that of the drain to make the charge passage very slow and thus preventing the cell from being deleted.
Die fusionierte Zelle wird somit in einem Matrixsystem verwendbar und verleiht diesem System den ihr eigenen Vorteil kleiner Abmessungen.The fused cell can thus be used in a matrix system and gives this system its own Advantage of small dimensions.
Bei einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist die Zwischenspannung etwa halb so groß wie die positive Drainspannung.In a particularly preferred embodiment of the method according to the invention, the intermediate voltage is about half the positive drain voltage.
Die Erfindung und Weiterbildungen der Erfindung werdenThe invention and developments of the invention are
nun anhand einer Ausführungsform der Erfindung näher erläutert. In den Zeichnungen zeigen:now explained in more detail with reference to an embodiment of the invention. In the drawings show:
Fig. 1 den strukturellen Aufbau einer fusionierten
Zelle; undFig. 1 shows the structural design of a fused
Cell; and
Fig. 2 das Konzeptdiagramm einer Matrix aus fusionierten Speicherzellen, begrenzt auf einen kleinen Teil
der Matrix und umfassend zwei Reihen von Zellen
mit gemeinsamer Drain, die mit derselben Anzahl
von Zellen mit einem gemeinsamen Gate verknüpft
sind.Fig. 2 is a conceptual diagram of a matrix of fused memory cells, limited to a small part
the matrix and comprising two rows of cells
with common drain, those with the same number
of cells linked to a common gate
are.
In Fig. 1 bezeichnet SS ein monokristallines Siliciumsubstrat mit einer dotierten Drainzone D und einer dotierten Sourcezone S, die von einer Kanalzone CN getrennt sind. Auf dem Substrat SS mit in geeigneter Weise angeordneten Schichten aus Oxid und Silicium sind ein potentialmäßig schwebendes oder offenes Gate F aus polykristallinem Silicium und ein weiteres Gate G angeordnet. Das Gate G wirkt gleichzeitig als Steuergate GC und als Auswahlgate GS, die zu einem einzigen Stück zusammengefaßt sind, wobei sich das Auswahlgate auf der Sourceseite befindet.In Fig. 1, SS denotes a monocrystalline silicon substrate having a doped drain region D and a doped source zone S, which are separated by a channel zone CN. On the substrate SS with in suitable Wise arranged layers of oxide and silicon are made up of a floating or open gate F. polycrystalline silicon and another gate G arranged. Gate G also acts as a control gate GC and as selection gate GS, which are combined into a single piece, with the selection gate on the Source page is located.
Die Zelle ist in ihrer Gesamtheit mit C bezeichnet und arbeitet in bekannter Weise, nämlich positives Aufladen des schwebenden Gates F in der Schreibphase, wenn das Gate G geerdet ist und sich die Drain D auf positiver Spannung befindet, und negative Aufladung in der Löschphase, wenn das Gate G auf positiver Spannung liegt und die Drain D geerdet ist. In ebenfalls bekannter Weise besteht das Lesen in einem Stromfluß von der Drain D zur Source S, der groß oder klein sein kann, was vom Zustand der Zelle abhängt. Dieser Stromfluß wird mit einerThe cell is designated in its entirety with C and works in a known way, namely positive charging of the floating gate F in the write phase, if the Gate G is grounded and the drain D is at positive voltage, and negative charging in the erase phase, when the gate G is at positive voltage and the drain D is grounded. Also in a known manner the reading consists in a current flow from drain D to source S, which can be large or small, depending on the state depends on the cell. This current flow is with a
niedrigen positiven Drainspannung und einer etwas höheren positiven Gatespannung erhalten, die derart sind, daß ein Stromfluß in der beschriebenen Zelle, jedoch nicht in der gelöschten Zelle auftritt, der mit Hilfe geeigneter Fühlervorrichtungen angezeigt wird.low positive drain voltage and a slightly higher positive gate voltage obtained, which are such that a Current flow in the cell described, but not in the erased cell occurs, with the help of suitable Sensing devices is displayed.
Vier Zellen dieses Typs, die mit CI, C2, C3 und C4 bezeichnet sind, sind in der Matrixanordnung in Fig. 2 gezeigt. Dabei sind die Drains von je zwei Zellen mit gemeinsamen Reihen von Drains FD1 und FD2 verbunden, und außerdem sind die Gates G von je zwei Zellen mit gemeinsamen Gatereihen FG1 und FG2 verbunden. Die Sources der Zellen sind alle miteinander verbunden, wenn dies auch nicht gezeigt ist.Four cells of this type identified with CI, C2, C3 and C4 are shown in the matrix arrangement in FIG. The drains of two cells each are included common rows of drains FD1 and FD2 connected, and in addition, the gates G of two cells with common Gate rows FG1 and FG2 connected. The sources of the cells are all interconnected, albeit one is not shown.
Bei einer Matrix dieser Art geschieht erfindungsgemäß das Einschreiben in eine ausgewählte Zelle, beispielsweise Zelle Cl, folgendermaßen.In a matrix of this type, according to the invention, the writing takes place in a selected cell, for example Cell Cl, as follows.
An die Drainreihe FD1 mit der ausgewählten Zelle C1 wird eine hohe positive Spannung V , beispielsweise 20V, angelegt, während an die andere Drainreihe FD2 und an irgendwelche möglichen weiteren Reihen, die sich unter derselben Bedingung befinden, eine Spannung 0 angelegt wird. An die Gatereihe FG1, welche die ausgewählte Zelle C1 umfaßt, wird ebenfalls eine Spannung 0 angelegt, während an die andere Gatereihe FG2 und an irgendwelche möglichen weiteren unter derselben Bedingung stehende Reihen eine positive Spannung V., beispielsweise 10V, angelegt wird, die zwischen der positiven Spannung und der Spannung 0 liegt. Die Sources S der vier Zellen sind alle potentialmäßig schwebend oder offen, wobei sie sich auf einer schwach positiven Spannung befinden.A high positive voltage V, for example 20V, is applied to the drain row FD1 with the selected cell C1, applied, while to the other drain row FD2 and to any possible further rows that are below are the same condition, a voltage 0 is applied. To the row of gates FG1, which is the selected cell C1 includes, a voltage 0 is also applied, while to the other gate row FG2 and to any possible further rows under the same condition a positive voltage V., for example 10V, which is between the positive voltage and the voltage 0 is applied. The sources S of the four cells are all floating or open, being on a slightly positive voltage.
Mit einer weiteren positiven Drainspannung und einerWith another positive drain voltage and one
Gatespannung 0 wird die ausgewählte Zelle C1 dem Schreibvorgang unterzogen, bei dem das schwebende Gate F Elektronen an die Drain D verliert, wobei diese sich selbst negativ auflädt und die Zelle zum Leiten bringt.Gate voltage 0, the selected cell C1 is subjected to the write operation in which the floating gate F Electrons are lost to the drain D, which charges itself negatively and causes the cell to conduct.
Alle anderen Zellen bleiben im selben Zustand, in dem sie angetroffen worden sind. Für Zelle C2 gilt dies, weil sie Drain- und Gatespannungen ausgesetzt ist, die beide 0 sind, und für die Zellen C3 und C4 gilt dies wegen der positiven Zwischenspannung V-, die an deren Gates anliegt. All other cells remain in the same state in which they were found. This is true for cell C2 because they Is exposed to drain and gate voltages, both of which are 0, and for cells C3 and C4 this is because of the positive intermediate voltage V-, which is applied to their gates.
Wäre die Gatespannung der Zellen C3 und C4 0, würde die hohe Drainspannung der Zelle C3 in Kombination mit der Gatespannung 0 derselben Zelle ein Einschreiben auch in letztere bewirken. Wäre jedoch die Gatespannung' der Zellen C3 und C4 so hoch wie die Drainspannung der Zellen C1 und C3, würde die hohe Gatespannung in Kombination mit der Drainspannung 0 derselben Zelle ein Löschen der letzteren bewirken.If the gate voltage of cells C3 and C4 were 0, the high drain voltage of the cell C3 in combination with the gate voltage 0 of the same cell a write also in the latter cause. However, if the gate voltage of cells C3 and C4 were as high as the drain voltage of the cells C1 and C3, would combine with the high gate voltage the drain voltage 0 of the same cell cause the latter to be erased.
Dagegen bewirkt die positive Zwischenspannung V., die an der Gatereihe FG2 der Zellen C3 und C4 liegt, daß das schwebende Gate F der Zelle C3 ein positives Potential erreicht, beispielsweise 12V, das genügend niedriger ist als die hohe Drainspannung V+, um den Durchgang negativer Ladungen vom schwebenden Gate zur Drain extrem langsam zu machen und somit ein Schreiben der Zelle in der kurzen Zeit, wie sie üblicherweise verfügbar ist, zu verhindern.In contrast, the positive intermediate voltage V., which is applied to the row of gates FG2 of cells C3 and C4, causes the floating gate F of cell C3 to reach a positive potential, for example 12V, which is sufficiently lower than the high drain voltage V + , around the passage to make negative charges from the floating gate to the drain extremely slow and thus prevent the cell from writing in the short time that is usually available.
Die positive Zwischenspannung bewirkt auch, daß das schwebende Gate F der Zelle C4 ein positives Potential erreicht, beispielsweise 8V, das genügend höher ist als die Drainspannung 0, um einen Obergang der negativen Ladungen von der Drain zum schwebenden Gate extrem lang-The positive intermediate voltage also causes the floating gate F of cell C4 to have a positive potential reaches, for example 8V, which is sufficiently higher than the drain voltage 0 to make a transition of the negative Charges from the drain to the floating gate extremely long-
sam zu machen und somit ein Auslöschen der Zelle in der kurzen verfügbaren Zeit zu verhindern.to make it sampled and thus to prevent the cell from being extinguished in the short time available.
Es ist somit ein korrektes Schreiben der ausgewählten Zelle möglich gemacht worden, wobei an keiner der anderen, nicht ausgewählten Zellen irgendeine Zustandsänderung auftritt.Correct writing of the selected cell has thus been made possible, at none of the any change in state occurs in other unselected cells.
Eine Matrix fusionierter Zellen, wie die in Fig. 2 gezeigte, kann auch Lese- und Löschvorgängen unterzogen werden. Beide Operationen finden in herkömmlicher Weise statt und deren detaillierte Erläuterung erscheint daher als verzichtbar. Es reicht aus zu erwähnen, daß das Lesen einer ausgewählten Zelle dadurch stattfindet, daß man an sie eine niedrige positive Drainspannung, beispielsweise 1V, und eine etwas höhere positive Gatespannung, 'beispielsweise 4V, anlegt, während die Source geerdet ist. Alle anderen Zellen werden unterdessen inaktiv gehalten, indem man eine Gatespannung 0 anlegt. Das Löschen wird durchgeführt, indem an die Zelle eine hohe Gatespannung, beispielsweise 20V, und eine Drainspannung 0 angelegt wird, wobei die Source geerdet ist.A fused cell matrix such as that shown in Figure 2 can also be read and erased will. Both operations take place in a conventional manner and their detailed explanation therefore appears as dispensable. Suffice it to say that the reading of a selected cell takes place by pressing on they have a low positive drain voltage, for example 1V, and a slightly higher positive gate voltage, for example 4V, is applied while the source is grounded. All other cells are meanwhile kept inactive, by applying a gate voltage of 0. The erasure is carried out by applying a high gate voltage to the cell, for example 20V, and a drain voltage of 0 is applied, the source being grounded.
, .i/0·, .i / 0 ·
- Leerseite- Blank page
Claims (2)
dadurch gekennzeichnet,in which method to each row of memory cells with a common drain terminal, which comprises a memory cell selected for writing, a positive drain voltage, to all other rows of memory cells with common drain terminals a drain voltage 0 and to each row of memory cells with a common gate terminal, the one comprises selected memory cell, a gate voltage 0 is applied,
characterized,
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8423281A IT1213228B (en) | 1984-10-23 | 1984-10-23 | WRITING METHOD FOR MERGED NON-VOLATILE MEMORY CELL MATRIX. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3537046A1 true DE3537046A1 (en) | 1986-04-24 |
Family
ID=11205614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19853537046 Withdrawn DE3537046A1 (en) | 1984-10-23 | 1985-10-17 | WRITING PROCEDURE FOR A MATRIX OF FUSIONED NON-VOLATILE STORAGE CELLS |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS6199997A (en) |
| DE (1) | DE3537046A1 (en) |
| FR (1) | FR2572212B1 (en) |
| GB (1) | GB2166019B (en) |
| IT (1) | IT1213228B (en) |
| NL (1) | NL8502731A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4783766A (en) * | 1986-05-30 | 1988-11-08 | Seeq Technology, Inc. | Block electrically erasable EEPROM |
| JPS6439694A (en) * | 1987-08-05 | 1989-02-09 | Mitsubishi Electric Corp | Non-volatile semiconductor memory device |
| JPH0770233B2 (en) * | 1987-07-15 | 1995-07-31 | 三菱電機株式会社 | Writing and erasing method of nonvolatile semiconductor memory device |
| JPH01289170A (en) * | 1988-05-16 | 1989-11-21 | Toshiba Corp | Non-volatile semiconductor storage device |
| JP2732070B2 (en) * | 1988-07-12 | 1998-03-25 | 三菱電機株式会社 | Writing method for nonvolatile semiconductor memory device |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4377857A (en) * | 1980-11-18 | 1983-03-22 | Fairchild Camera & Instrument | Electrically erasable programmable read-only memory |
| EP0085260B1 (en) * | 1981-12-29 | 1989-08-02 | Fujitsu Limited | Nonvolatile semiconductor memory circuit |
-
1984
- 1984-10-23 IT IT8423281A patent/IT1213228B/en active
-
1985
- 1985-09-30 GB GB08524039A patent/GB2166019B/en not_active Expired
- 1985-10-07 NL NL8502731A patent/NL8502731A/en not_active Application Discontinuation
- 1985-10-17 DE DE19853537046 patent/DE3537046A1/en not_active Withdrawn
- 1985-10-22 JP JP60234659A patent/JPS6199997A/en active Pending
- 1985-10-23 FR FR858515758A patent/FR2572212B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2572212B1 (en) | 1989-05-19 |
| JPS6199997A (en) | 1986-05-19 |
| IT8423281A0 (en) | 1984-10-23 |
| GB8524039D0 (en) | 1985-11-06 |
| FR2572212A1 (en) | 1986-04-25 |
| GB2166019B (en) | 1988-06-02 |
| GB2166019A (en) | 1986-04-23 |
| IT1213228B (en) | 1989-12-14 |
| NL8502731A (en) | 1986-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3929816C2 (en) | Electrically erasable and programmable semiconductor memory device and method for erasing and programming this semiconductor memory device | |
| DE4014117C2 (en) | ||
| DE4028575C2 (en) | Memory arrangement with a large number of electrically programmable and erasable memory cells | |
| DE2828855C2 (en) | Non-volatile memory that can be electrically reprogrammed word by word as well as a method for deleting or writing to or in such a memory (s) | |
| DE4000787C2 (en) | ELECTRICALLY ERASABLE AND PROGRAMMABLE SEMICONDUCTOR STORAGE DEVICE | |
| DE60315532T2 (en) | Method for rewriting the programming and reading faults of a non-volatile memory | |
| DE4035660C2 (en) | Electrically programmable memory device and method for accessing / programming memory cells | |
| EP0160720B1 (en) | Semiconductor memory cell having an electrically floating memory gate | |
| DE2743422A1 (en) | Word-wise erasable, non-volatile memory in floating gate technology | |
| DE112005002818T5 (en) | Diode array architecture for addressing nanoscale resistance memory arrays | |
| DE3148806C2 (en) | ||
| DE3113595A1 (en) | "ELECTRICALLY ERASABLE AND PROGRAMMABLE TRANSISTOR" | |
| DE2916884B2 (en) | Programmable semiconductor memory cell | |
| EP0936629B1 (en) | EEPROM and method for controlling an EEPROM | |
| DE4213741C2 (en) | Memory matrix with memory cells arranged in rows and columns | |
| EP0088815B1 (en) | Electrically erasable memory matrix (eeprom) | |
| DE2828836C2 (en) | Non-volatile memory that can be electrically erased word by word | |
| DE3035484A1 (en) | NON-VOLATILE SEMICONDUCTOR MEMORY | |
| DE2650574B2 (en) | Semiconductor memory | |
| DE102007046006A1 (en) | Unique programmable memory array i.e. flash memory array, has source connected with read bit line for providing voltage to region of control transistor during reading of transistor with floating gate | |
| DE2514582C2 (en) | CIRCUIT FOR GENERATING READING PULSES | |
| EP0100772B1 (en) | Electrically programmable memory array | |
| DE69833348T2 (en) | Non-volatile semiconductor memory device | |
| DE3537046A1 (en) | WRITING PROCEDURE FOR A MATRIX OF FUSIONED NON-VOLATILE STORAGE CELLS | |
| DE4135032A1 (en) | EEPROM with memory cells contg. MOS with charge layer and control gate - has transistor with drain breakdown voltage adjuster for specified operational range |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |