DE3534871C2 - - Google Patents

Info

Publication number
DE3534871C2
DE3534871C2 DE19853534871 DE3534871A DE3534871C2 DE 3534871 C2 DE3534871 C2 DE 3534871C2 DE 19853534871 DE19853534871 DE 19853534871 DE 3534871 A DE3534871 A DE 3534871A DE 3534871 C2 DE3534871 C2 DE 3534871C2
Authority
DE
Germany
Prior art keywords
microcomputer
peripheral device
status
command
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19853534871
Other languages
English (en)
Other versions
DE3534871A1 (de
Inventor
Peter G. 8000 Muenchen De Jensen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19853534871 priority Critical patent/DE3534871A1/de
Publication of DE3534871A1 publication Critical patent/DE3534871A1/de
Application granted granted Critical
Publication of DE3534871C2 publication Critical patent/DE3534871C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Control By Computers (AREA)

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1.
Aus der US-Firmenschrift, Motorola, Microprocessors Data Manual, 1982, Seiten 4-836 bis 4-854, ist bereits ein Verfahren nach dem sogenannten IEEE-488 Instrument Bus Standard zur Abwicklung eines Datenaustausches im Quittungsbetrieb zwischen mindestens einer peripheren Einrichtung und einem als Steuerungseinrichtung ausgebildeten Mikrocomputer bekannt.
Der als Steuerungseinrichtung ausgebildete Mikrocomputer weist eine vergleichsweise komplexe Schaltungsstruktur mit einem Parallelein/-ausgang auf. Dieser Ein-/Ausgang des Mikrocomputers umfaßt sowohl steuersignalindividuelle als auch datensignalindividuelle Ein-/Ausgangsanschlüsse auf. Im Zusammenwirken mit weiteren schaltungstechnischen Komponenten des Mikrocomputers ermöglicht das bekannte Verfahren einen durch zeitgleiche Steuersignale gesteuerten Datenaustausch.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art in der Weise auszubilden, daß ein Datenaustausch zwischen einer peripheren Einrichtung und einem Mikrocomputer, der eine zeitversetzte Ein- bzw. Ausgabe lediglich von Steuersignalen oder von Datensignalen gestattet, beschleunigt abgewickelt wird.
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 1 gelöst.
Ein derartiges Verfahren weist mehrere Vorteile auf. Die Beschleunigung des Datenaustausches wird ausgehend von einem herkömmlichen Mikrocomputer ohne zusätzlichen Schaltungsaufwand erreicht. Damit lassen sich derartige Mikrocomputer ohne schaltungstechnische Eingriffe in die vorgegebene Mikrocomputerhardwarestruktur und ohne Erweiterung durch ergänzende Hardwarekomponenten für den Datenaustausch gemäß der Erfindung verwenden.
Derartige Mikrocomputer bestimmen die Richtung des Datenaustausches und unterbinden eine an sich von außen gewünschte Richtungsänderung. Diese starre Regelung des Datenaustausches wird durch das Verfahren gemäß der Erfindung überwunden.
Nach einer weiteren vorteilhaften Ausführungsform der Erfindung weist das Kommando gegenüber Statusmeldungen und Parameterwerten eine unterschiedliche Wortlänge auf. Diese Unterscheidung ermöglicht den Verzicht auf zusätzliche Kennungen. Insbesondere weist das Kommando eine Wortlänge von 8 Bit und die Statusmeldung sowie die Parameterwerte eine Wortlänge von 16 Bit auf. Das Verfahren gemäß der Erfindung läßt sich daher einerseits mit Kommandos üblicher 8-Bit-Wortlänge durchführen, andererseits ermöglicht es einen Austausch von Daten erheblich größerer Wortlänge.
Als vorteilhaft erweisen sich auch Ausführungsformen gemäß der Erfindung, die dadurch gekennzeichnet sind, daß der Mikrocomputer nach jeder Zustandsänderung eine Zustandsanzeige bildet. Eine derartige Zustandsanzeige kann eine Information über die Richtung des folgenden Datenaustausches umfassen, die Wortlänge der anschließend auszutauschenden Daten angeben oder die erste bzw. zweite Worthälfte der anschließend auszutauschenden Daten angeben. Die Bildung der Zustandsanzeige ermöglicht es, den korrekten Ablauf des Datenaustausches zu überwachen. Die vom Mikrocomputer im Rahmen der Zustandsänderung gebildete Information über die Richtung des folgenden Datenaustausches dient der Betriebssicherheit, da hierdurch eine Möglichkeit geschaffen wird, einen falschen Zugriff, z. B. Lesen statt Schreiben, zu erkennen.
Zur Erläuterung der Erfindung wird nachfolgend auf eine Zeichnung Bezug genommen, die in
Fig. 1 ein schematisches Blockschaltbild eines Ausführungsbeispieles der Erfindung zeigt
In der Fig. 1 ist ein Mikrocomputer µC dargestellt, der über einen Datenbus DB mit einem Mikroprozessor µP verbunden ist. Der Mikrocomputer µC ist über einen kombinierten Parallelein/ausgang IOP mit dem Datenbus DB verbunden, der Datenaustausch wird nach dem erfindungsgemäßen Verfahren abgewickelt. Der Mikrocomputer µC beinhaltet neben einem Rechenwerk ALU auch einen Speicher M. Der Parallelein/ausgang IOP ist mit einem Eingabe/Ausgaberegister EAR verbunden, das über ein Datenregister DR ge- und entladen und über ein Zustandsregister ZR beladen werden kann. Die Register ZR, DR, EAR sind zur Aufnahme von 8 Bit ausgelegt. 16- Bit-Worte werden in zwei Teilen übergeben. Die einzelnen Komponenten des Mikrocomputers µC sind untereinander über einen internen Bus IB verbunden.
Zu Beginn eines Arbeitszyklus wird der Parallelein/ausgang IOP vom Mikrocomputer µC derart eingestellt, daß von außen Daten in das Eingabe/Ausgaberegister EAR eingeschrieben werden können. Dann wird von dem Mikroprozessor µP über den Datenbus DB ein Kommando, bestehend aus 8 Bit, dem Mikrocomputer µC übergeben. Davon legen 2 Bit fest, ob im folgenden ein, eine Einstellinformation darstellender oder eine Funktion des Mikrocomputers µC aktivierender bzw. deaktivierender, Parameter zu übernehmen oder zu übergeben ist, ob vom Mikroprozessor µP eine Statusmeldung des Mikrocomputers µC angefordert wird oder kein Datenaustausch erfolgt. Das Kommando kann auch noch eine Adresse des Speichers M enthalten, unter der beispielsweise der folgende Parameter abzuspeichern ist. Aufgrund seiner Wortlänge kann das Kommando in einem Arbeitsschritt vom Mikrocomputer µC übernommen werden. Die Parameter und die Statusmeldung bestehen aus 16 Bit und werden in zwei Arbeitsschritten ausgetauscht.
Die Zugriffsmöglichkeit auf dem Parallelein/ausgang IOP wird vom Mikrocomputer µC nach jedem Arbeitsschritt gewechselt, so daß er abwechselnd mit dem Mikroprozessor µP zugreifen kann. Das Kommando legt fest, ob der Mikroprozessor µP bei seinem nächsten Zugriff lesen oder schreiben wird. Der Mikrocomputer µC gibt zwischendurch immer eine bestimmte Zustandsanzeige ab, die Informationen über die Richtung der folgenden Datenübertragung (Lesen oder Schreiben), die Wortlänge (16 oder 8 Bit) der erwarteten Daten und die erwartete Hälfte eines 16-Bit-Wortes enthält.
Die Übernahme eines Parameters durch den Mikrocomputer µC geht in folgenden Schritten vor sich: Anfangszustand des Mikrocomputers µC, ein Kommando (übernimm Parameter, speichere ihn an Stelle x) wird übergeben, Mikrocomputer µC übernimmt Kommando, Mikrocomputer µC gibt Zustandsanzeige ab (Mikroprozessor µP kann schreiben, Parameter, erste Worthälfte), die erste Worthälfte des Parameters wird übergeben, Mikrocomputer µC gibt Zustandsanzeige ab (Mikroprozessor µP kann schreiben, Parameter, die zweite Worthälfte), die zweite Worthälfte des Parameters wird übergeben. Entsprechend würde beispielsweise auch die Anforderung und Übergabe einer 16-Bit-Statusmeldung des Mikrocomputers µC an den Mikroprozessor µP erfolgen.
Bei den erwähnten Parametern kann es sich um Zahlenwerte als Einstellinformationen für den Mikrocomputer µC handeln, die dieser sofort verarbeitet oder in seinen Speicher M überträgt und im Zuge einer Programmbearbeitung benötigt. Darüber hinaus ist es mit diesen Parametern durch entsprechende Codierung auch möglich, Funktionen des Mikrocomputers µC zu aktivieren bzw. zu deaktivieren. Der Mikroprozessor µP kann sie auch zur Kontrolle oder weiteren Veranlassung anfordern. Der Parameter wird vom Mikrocomputer µC weder umgewandelt noch geprüft, sondern direkt verarbeitet. Daher kommt seiner Fehlerfreiheit besondere Bedeutung zu. Die Statusmeldung dient in erster Linie der Funktions- und Zustandsprüfung des Mikrocomputers µC. Sie kann vom Mikroprozessor µP nur gelesen werden und gegebenenfalls auch die Zustandsanzeige enthalten.

Claims (6)

1. Verfahren zur Abwicklung eines Datenaustausches im Quittungsbetrieb zwischen mindestens einer peripheren Einrichtung (µP) und einem Mikrocomputer (µC) mit einem kombinierten Parallelein/-ausgang (IOP), über den vom Mikrocomputer (µC) der Zustand des Parallelein/ausganges (IOP) angezeigt wird, wobei der Mikrocomputer C) einen Speicher (M) zur Aufnahme von Parameterwerten und Statusmeldungen aufweist, dadurch gekennzeichnet, daß die periphere Einrichtung P) dem Mikrocomputer (µC) ein Kommando übergibt, das neben einer Information, ob im folgenden ein, eine Einstellinformation darstellender oder eine Funktion des Mikrocomputers (µC) aktivierender oder deaktivierender Parameter zu übernehmen oder zu übergeben ist, ob von der peripheren Einrichtung P) eine Statusmeldung des Mikrocomputers C) angefordert wird oder kein Datenaustausch erfolgt, wahlweise eine Adresse des Speichers (M) enthalten kann, unter der entweder ein von dem Mikrocomputer C) aufzurufender Parameterwert abgespeichert ist oder ein von der peripheren Einrichtung P) zu übernehmender Parameterwert abgespeichert ist, daß der Mikrocomputer C) im Anschluß an die Übergabe des Kommandos und in Abhängigkeit von diesem eine Statusmeldung an die periphere Einrichtung P) abgibt, eine durch einen im Speicher (M) abgespeicherten Parameterwert bestimmte Funktion aktiviert oder deaktiviert, einen Parameterwert von der peripheren Einrichtung P) übernimmt oder einen Parameterwert an die periphere Einrichtung P) abgibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Kommando gegenüber Statusmeldungen und Parameterwerten eine unterschiedliche Wortlänge aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Kommando eine Wortlänge von 8 Bit und die Statusmeldungen sowie die Parameterwerte eine Wortlänge von 16 Bit aufweisen, und daß der Mikrocomputer (µC) Kommandos in einem Arbeitsschritt, Statusmeldungen und Parameter in zwei Arbeitsschritten übernimmt bzw. übergibt.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Mikrocomputer C) nach jeder Zustandsänderung eine Zustandsanzeige erzeugt, die eine Information über die Richtung des folgenden Datenaustausches umfaßt.
5. Verfahren nach Ansprüchen 2 und 4, dadurch gekennzeichnet, daß die Zustandsanzeige die Wortlänge der anschließend auszutauschenden Daten angibt.
6. Verfahren nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß die Zustandsanzeige die erste bzw. zweite Worthälfte der anschließend auszutauschenden Daten angibt.
DE19853534871 1985-09-30 1985-09-30 Verfahren zur abwicklung des datenaustausches zwischen mindestens einer peripheren einrichtung und einem mikrocomputer Granted DE3534871A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853534871 DE3534871A1 (de) 1985-09-30 1985-09-30 Verfahren zur abwicklung des datenaustausches zwischen mindestens einer peripheren einrichtung und einem mikrocomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853534871 DE3534871A1 (de) 1985-09-30 1985-09-30 Verfahren zur abwicklung des datenaustausches zwischen mindestens einer peripheren einrichtung und einem mikrocomputer

Publications (2)

Publication Number Publication Date
DE3534871A1 DE3534871A1 (de) 1987-04-02
DE3534871C2 true DE3534871C2 (de) 1989-10-05

Family

ID=6282383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853534871 Granted DE3534871A1 (de) 1985-09-30 1985-09-30 Verfahren zur abwicklung des datenaustausches zwischen mindestens einer peripheren einrichtung und einem mikrocomputer

Country Status (1)

Country Link
DE (1) DE3534871A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002351894A1 (en) * 2002-12-10 2004-06-30 Avide Wireless, Inc. Device for transferring data arrays between buses and system for mac layer processing comprising said device

Also Published As

Publication number Publication date
DE3534871A1 (de) 1987-04-02

Similar Documents

Publication Publication Date Title
DE19882696B4 (de) Speichertransaktionen auf einem Bus geringer Leitungsanzahl
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE3146356C2 (de) Vorrichtung zur Steuerung der Übertragung von Gerätesteuerinformation in einem Datenendgerät
DE3152435C2 (de)
DE2244402A1 (de) Datenverarbeitungsanlage
DE3439302A1 (de) Speichersteuerungsvorrichtung
DE4220698A1 (de) System zur dynamischen verknuepfung modularer abschnitte von computersoftware
DE3710813A1 (de) Datenverarbeitungssystem sowie verfahren dafuer
DE2810421A1 (de) Speicherschutzeinrichtung
DE4135031C2 (de) Eingabe/Ausgabe-Einrichtung und Verfahren zum Betreiben einer Eingabe/Ausgabe-Einrichtung
EP0347970B1 (de) Verfahren zum Prüfen eines Festwertspeichers und Anordnung zur Durchführung des Verfahrens
DE3534871C2 (de)
DE3818097C2 (de)
DE19616346C2 (de) Computersystem mit optimierter Anzeigensteuerung
DE2557787A1 (de) Einrichtung und verfahren zum verarbeiten von maschinenbefehlen unterschiedlicher formate in einem mikroprogrammierten datenverarbeitungssystem
DE19819569A1 (de) Elektronischer Schaltkreis für die Umwandlung von Daten
DE1499286A1 (de) Datenbearbeitungsanlage
DE3235264C2 (de)
DE3642142C2 (de) Gerät zum Beschreiben von programmierbaren Lesespeichern (PROMs)
DE69725808T2 (de) Mikrorechner mit Selbstprüfungseinheit
DE3720404C1 (de) Verfahren und Vorrichtung zur Datenaenderung im Parameterspeicher eines Kraftfahrzeug-Reglers
DE2523795B2 (de)
DE2837709C2 (de) Schaltungsanordnung zur Behandlung von Teilwörtern in Rechnersystemen
DE2630711A1 (de) Speichersteuersystem
DE19909081C2 (de) Anordnung zur Übertragung von in mehrere Wörter unterteilten Datensätzen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee