-
Beschreibun:
-
Die Erfindung betrifft ein Vorsatzgerät für einen Vielkanalanalysator,
der den zeitlichen Verlauf eines unter Teilchenemission ablaufenden, regelmäßig
wiederholten physikalischen Prozesses dadurch erfaßt, daß er bei jeder Wiederholung
die Zeit durch Fortschaltimpulse in einzeln numerierte Intervalle einteilt, die
während jedes Intervalls emittierten Teilchen zählt und über alle Wiederholungen
aufsummiert.
-
Derartige Vielkanalanalysatoren, die zur Steuerung aller Funktionsabläufe
in der Regel einen Mikroprozessor enthalten, sind bekannt. (D. M. Santos, A. S.
Pereira, J. S. Lopes: A Microprocessor Controlled Multichannel Analyser. Nuclear
Insruments and Methods, Bd. 196, S. 435 - 439, Amsterdam 1982).
-
Als Beispiel eines physikalischen Prozesses sei die optische Fluoreszenz
genannt, bei der z. B. nach Anregung mit einem Laserpuls angeregte elektronische
Zustände unter Emission von Photonen wieder in den Grundzustand übergehen. Die Abklingzeit
der Fluoreszenz kann am präzisesten durch Photonenzählverfahren mit Hilfe eines
Vielkanalanalysators gemessen werden.
-
Der schnellste bekannte Vielkanalanalysator liefert Fortschaltimpulse
von 1 MHz Folgefrequenz, teilt also die Zeit in Intervalle einer minimalen Breite
von 1 vs ein. (Le Croy Research Systems Co., 700 South Main Street, Spring Valley,
N. Y.10977, USA, Prospekt vom März 1982: System 3500 Multichannel Analyzer).
-
Damit lassen sich Fluoreszenzlebensdauern bis etwa minimal 5 us ausmessen.
-
Will man schneller abklingende Prozesse erfassen, so muß man auf ein
anderes Meßverfahren übergehen, nämlich die Zeit -Pulshöhen - Wandlung, die dann
wieder von einem Vielkanalanalysator
weiterverarbeitet werden kann
(G. Faraci, S. Notarrigo, A. R. Penrisi: Comparison of Theoretical and Experimental
Spectra in a Time - to - Pulse - Height Converter, Nucl. Instrom. and Meth. Bd.
174, Ss 253 - 256, 1980).
-
Bei diesem Verfahren lassen sich Zeitauflösungen unter 1 ns realisieren.
Allerdings kann man bei jeder Wiederholung des Prozesses nur ein Teilchen erfassen,
während beim eingangs genannten Verfahren bei jeder Wiederholung mehrere tausend
Teilchen gezählt werden. Entsprechend muß man bei der Zeit-Pulshöhen - Wandlung
den Prozess mindestens 1000 mal häufiger wiederholen, um das gleiche Signal - Rausch
- Verhältnis zu erzielen. Dadurch steigt die gesamte Meßzeit erheblich, insbesondere
wenn man die Wiederholrate des Prozesses nicht steigern kann, wie es beim genannten
Beispiel des gepulsten Anregungslasers der Fall ist.
-
Der Erfindung lag deshalb die Aufgabe zugrunde, ein Vorsatzgerät zu
schaffen, welches das normale Vielkanalanalysator -Prinzip mit der Erfassung vieler
Teilchen bei jedem einzelnen Prozess bei möglichst geringem Schaltungsaufwand zu
wesentlich kleineren Kanalfortschaltzeiten hin ausdehnt.
-
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die niedrigsten
m Bit eines mindestens m + 1 Bit umfassenden Zählers an die Adresseneingänge eines
n x 2ffi- Bit RAM angeschlossen sind und daß das (m+1) te Bit des Zählers den Takteingang
des Zählers und den Schreib - Lese - Steuerungseingang des RAM derart steuert, daß
bei jeder Wiederholung in einem ersten m-Bit- Zählzyklus eine eigene Taktfrequenz
des Vorsatzgeräts gezählt und die Zahl der Teilchen in das RAM geschrieben wird,
während im zweiten m - Bit - Zählzyklus die Fortschaltimpulse gestartet und gezählt
sowie die gespeicherten Zahlen aus dem RAM gelesen und in den Vielkanalanalysator
übertragen werden.
-
Mit heute marktüblichen TTL - RAM läßt sich damit eine minimale Kanalfortschaltzeit
des Vorsatzgerätes von 50 ns erzielen. Dieser Wert liegt um einen Faktor 20 niedriger
als der genannte beste Wert eines bekannten Vielkanalanalysators.
-
Gleichzeitig ist der Schaltungsaufwand sehr gering, weil der Zähler
sowohl die gesamte Zeitablaufsteuerung als auch die Adressenerzeugung - beim Ausführungsbeispiel
für m = 10 Bit -übernimmt. Die eigene Taktfrequenz des Vorsatzgeräts kann, muß aber
nicht, intern im Vorsatzgerät erzeugt werden. So wurde das Vorsatzgerät auch mit
der vervielfachten Umlauffrequenz von 1,04 MHz des Deutschen Elektronen - Synchrotrons
in Hamburg synchronisiert (D. Pruss: Dissertation Universität Hamburg, 1983, noch
unveröffentlicht).
-
Der gesamte Meßaufbau des Photonenzählverfahrens kann in weiterer
Ausgestaltung der Erfindung dadurch vereinfacht werden, daß der Zähler m+2 Bit umfaßt
und daß das (m+2) te Bit das Vorsatzgerät in den Ausgangszustand zurücksetzt. Dadurch
übernimmt das Vorsatzgerät auch Start und Stop des Vielkanalanalysators, und man
kann es zusammen mit jedem auf dem Markt befindlichen Vielkanalanalysator einsetzen.
-
Zusätzlich übernimmt das Vorsatzgerät auch die Steuerung der Prozesswiederholung,
z. B. die Auslösung des gepulsten Anregungslasers, durch eine in weiterer Ausgestaltung
der Erfindung an die eigene Taktfrequenz angeschlossene Frequenzteilerkette, die
eine niederfrequente Impulsfolge zur Auslösung der Wiederholungen des physikalischen
Prozesses abgibt.
-
Bei den bis jetzt beschriebenen Ausführungsformen des Vorsatzgerätes
lassen sich, wenn die eigene Taktfrequenz - wie üblich - ein Tastverhältnis von
0,5 hat, nur 50 % der gesamten Meßzeit zur Erfassung von Teilchen ausnützen. In
die
Nähe von 100 % Zeitausnützung kommt man in noch weiterer Ausgestaltung der Erfindung
durch zwei vor den Dateneingang des RAM geschaltete Zwischenspeicher, die, gesteuert
vom niedrigsten Bit des Zählers, abwechselnd zur Erfassung von Teilchen aktiviert
werden und während ihrer nicht aktiven Zeit Daten auf das RAM übertragen.
-
Weitere Einzelheiten und zweckmäßige Ausgestaltungen der Erfindung
werden nachstehend anhand zweier in der Zeichnung dargestellter Ausführungsbeispiele
näher beschrieben und erläutert.
-
Es zeigen: Fig. 1 eine herkömmliche Meßanordnung mit Vielkanalanalysator,
Fig. 2 ein Impulsdiagramm zu Fig. 1 Fig. 3 ein Prinzipschaltbild eines ersten Ausführungsbeispiels,
Fig. 4 ein Detailschaltbild einer Auffangsschaltung zu Fig. 3 und Fig. 5 ein Prinzipschaltbild
eines zweiten Ausführungsbeispiels.
-
Die Meßanordnung nach Fig. 1 zeigt einen Impulsgeber, der Zündimpulse
für einen Pulslaser und Startimpulse für einen Vielkanalanalysator abgibt. Der Pulslaser
kann z.B. ein Stickstofflaser sein, der maximal 100 Pulse pro Sekunde abgibt, die
mit einer Linse L1 auf einen zu untersuchenden Kristall fokussiert werden. Das Fluoreszenzlicht
des Kristalls wird mit einer Linse L2 auf den Eintrittspalt eines Spektrometers
abgebildet, an dessen Austrittspalt ein Photomultiplier (Elektronenröhre mit Photokathode
und Sekundärelektronenvervielfacher) PM angeflanscht ist. Ein Verstärker V mit Impulshöhendiskriminator
liefert Datenimpulse für den Vielkanalanalysator. Wenn der Photomultiplier PN mit
50 Q abgeschlossen
ist, haben diese Datenimpulse eine Breite von
etwa 5 ns.
-
Rauschimpulse werden durch den Impulshöhendiskriminator soweit möglich
unterdrückt. Der Vielkanalanalysator stellt den Inhalt der einzelnen Zeitkanäle,
d. h. die Zahl der jeweils insgesamt erfaßten Photonen in Histogrammdarstellung
auf dem Schirm einer Kathodenstrahlröhre dar.
-
Fig. 2 zeigt die vom Vielkanalanalysator erzeugten Fortschaltimpulse
F, welche die einzelnen, mit Nummern 1 bis 1024 bezeichneten Kanäle voneinander
trennen. Die mit TA bezeichnete Kanalbreite ist einstellbar und beträgt - wie erkennt
- bei handelsüblichen Geräten minimal 1 us. Die während der einzelnen Kanalfortschaltseiten
anfallenden, vom Photomultiplier PM kommenden und aufzusummierenden Datenimpulse
sind in Fig. 2 ebenfalls angedeutet.
-
Das in Fig. 3 dargestellte Prinzipschaltbild eines Vorsatzgerätes
nach der Erfindung zeigt einen Impulsgeber 20 mit einem Taktfrequenzgenerator 21,
von dessen Ausgang eine Taktfrequenzleitung 22 zu einer Frequenzteilerkette 23 führt.
Am Ausgang der Frequenzteilerkette 23 liegt eine erste monostabile Kippstufe 24,
an deren Ausgang eine Prozeßsteuerleitung 25 angeschlossen ist.
-
An den Impulsgeber 20 schließt sich eine Ablaufsteuerschaltung 30
an, die als zentrale Baugruppe einen binär organisierten Zähler 31 mit einem Umfang
von 12 Bit enthält. Im Ausführungsbeispiel sind dafür in bekannter Weise drei 4-Bit-Zähler
74161 zusammengeschaltet. Die Ausgänge des Zählers 31 sind mit 1 bis 12 (1 für das
niedrigste, 12 für das höchste Bit) bezeichnet.
-
Am Ausgang 12 des Zählers 31 liegt der Rücksetzeingang R eines ersten
RS - Flipflops 32, dessen Setzeingang S mit dem Ausgang der Frequenzteilerkette
23 und dessen Ausgang mit dem Rücksetzeingang
R des Zählers 31
verbunden ist. Dem Takteingang T des Zählers 31 ist ein erster elektronischer Umschalter
33 vorgeschaltet, dessen beide Eingänge mit einer Taktfrequenzleitung 22 und mit
einer Fortschaltimpulsleitung 34 verbunden sind. Die Steuerung des Umschalters 33
liegt am Ausgang 11 des Zählers 31. Weiterhin ist eine erste Verknüpfungsschaltung
35 vorgesehen, die im Ausführungsbeispiel als NOR - Gatter ausgebildet ist. Sie
liegt mit ihren beiden Eingängen an der Taktfrequenzleitung 22 und am Ausgang 11
des Zählers 31.
-
Außerhalb der Ablaufsteuerschaltung 30 ist in Fig. 3 ein RAIT 40 eingezeichnet.
Als RAM (Random Access Memory) bezeichnet man einen Schreib - Lese - Speicher. Im
Ausführungsbeispiel handelt es sich um ein 1 x 1024 Bit RAM Typ MCM 93425 DC (Motorola)
mit einer Zugriffszeit von 35 ns. Seine 10 Adresseneingänge sind mit den Ausgängen
1 bis 10 des Zählers 31 verbunden, während der Schreib - Lese - Steuerungseingang
WE am Ausgang der ersten Verknüpfungsschaltung 35 liegt.
-
Eine zweite monostabile Kippstufe 41 ist an die Fortschaltimpulsleitung
34 angeschlossen. Ihr Ausgang und der Datenausgang DO des RAM sind zu Eingangen
einer zweiten Verknüpfungsschaltung 42 geführt (im Ausführungsbeispiel ein UND-
Gatter), deren Ausgang an eine Datenübertragungsleitung 43 angeschlossen ist.
-
DieLeitungen 34,43 und 45 des Vorsatzgerätes sind mit. dem Vielkanalanalysator
nach Fig0 1 verbunden.
-
Schließlich enthält das Vorsatzgerät eine Auffangschaltung 50 mit
einem an den Ausgang des Photomultpliers PM bzw. des Impulshöhendiskriminators nach
Fig. 1 angeschlossenen Verstärker 51, dessen Ausgang mit den Takteingängen eines
ersten und eines zweiten D - Flipflops 52, 53 verbunden ist. Die
Rücksetzeingänge
R der D - Flipflops 52, 53 liegen an den Ausgängen eines zweiten elektronischen
Umschalters 54, dessen Eingang über einen ersten Nadelimpulsformer 55 mit der Taktfrequenzleitung
verbunden ist. Realisierungsmöglichkeiten für Nadelimpulsformer werden unten anhand
von Fig. 4 beschrieben. Der Steuereingang des zweiten elektronischen Umschalters
54 ist ebenso wie der D - Eingang des ersten D - Flipflops 52 an den Ausgang 1 des
Zählers 31 angeschlossen. Zwischen den beiden D - Eingängen der Flipflops 52 und
53 liegt ein Inverter 56. Die Ausgänge der beiden D - Flipflops 52, 53 sind über
ein ODER - Gatter 57 zum Dateneingang DI des RAM 40 geführt.
-
Für die Funktionsbeschreibung des Prinzipschaltbildes nach Fig. 3
sei jetzt angenommen, daß der Taktfrequenzgenerator 21 Rechteckimpulse mit einer
Frequenz von 10 MHz und der Vielkanalanalysator über die Leitung 34 Fortschaltimpulse
mit einer Frequenz von 200 KHz liefert. Die Frequenzteilerkette möge ein Teilerverhältnis
100 000 : 1 aufweisen. Dann wird der Pulslaser nach Fig. 1 mit einer Folgefrequenz
von 100 Hz ausgelöst, d. h. der physikalische Prozess wird pro Sekunde 100 mal wiederholt.
-
Ebenfalls 100 mal pro Sekunde wird das erste RS - Flipflop 32 gleichzeitig
mit der Zündung des Lasers gesetzt, sein Ausgang geht auf logisch 1 und gibt den
zuvor rückgesetzten Zähler 31 frei. Der erste Umschalter 33 befindet sich in der
dargestellten Stellung und führt dem Takteingang T des Zählers 31 die 10 MRz - Impulse
von der Taktfrequenzleitung 22 zu. Der Ausgang 1 des Zählers 31 gibt 5 MHz - Impulse
ab, die jeweils für 100 ns auf logisch O und dann für 100 ns auf logisch 1 sind.
-
Der zweite Umschalter 54 befindet sich in seiner eingezeichneten Stellung,
wenn der Ausgang 1 des Zählers 31 auf logisch 0
liegt. Wegen der
Verzögerungszeit in den Flipflops des Zählers 31 kommt der aus der Taktfrequenz
abgeleitete Nadelimpuls aus dem Wadelimpulsformer 55 einige ns vor dem Umschalten
des Ausgangs 1 des Zählers 31. Dadurch wird zunächst das erste D - Flipflop 52 zurückgesetzt,
dann geht sein D - Eingang auf logisch 1. Wenn während der dann folgenden 100 ns
der Photomultiplier PN ein Photon erfaßt und der Verstärker 51 deshalb einen Nadelimpuls
abgibt, dann wird das erste D - Flipflop gesetzt, andernfalls bleibt es im Ruhezustand,
in dem sein Ausgang auf logisch 0 liegt. Das erste D - Flipflop 52 bildet also einen
Zwischenspeicher, der zur Erfassung höchstens eines Photons aktiviert ist, solange
der Ausgang 1 des Zählers 31 auf logisch 1 liegt.
-
Während dieser Zeit ist das zweite D - Flipflop 53 inaktiv, weil sein
D - Eingang auf 0 liegt. Es kann aber, falls es im vorhergehenden Zyklus gesetzt
wurde, seine Information (logisch 1 am Ausgang) über das ODER - Gatter 57 in das
RAN 40 schreiben, wie unten noch erläutert wird.
-
Die beiden D - Flipflops 52, 53 arbeiten also abwechselnd als Zwischenspeicher:
Während das eine Daten erfaßt9 überträgt das andere Daten an das RAM 40 und wird
am Ende der Ubertragungszeit durch den Nadelimpulsformer 55 zurückgesetzt, um dann
wieder für die Datenerfassung vorbereitet zu sein.
-
Die Datenerfassungszeiten der beiden Flipflops schließen nahtlos aneinander
anp so daß praktisch 100 % der zur Verfügung stehenden Zeit für die Datenerfassung
ausgenützt werden.
-
Wäre nur ein Zwischenspeicher vorgesehen, dann käme man nur auf 50
% Zeitausnützung.
-
Es sei angenommen, daß das RAM 40 zum Einschreiben von Daten vorbereitet
istt wenn sein Schreib - Lese - Steuerungseingang WE auf 1 liegt. Das ist infolge
des NOR - Gatters 35 immer dann
der Fall, wenn sowohl der Ausgang
11 des Zählers 31 als auch die Taktfrequenzleitung 22 auf logisch 0 liegen. Solange
im Zähler 31 die niedrigsten 10 Bit noch nicht vollständig durchgezählt sind, wird
also immer dann ins RAM 40 beschrieben, wenn der Takt auf 0 liegt, und zwar eine
1 oder eine 0 je nachdem, ob eines der D - Flipflops 52, 53 vorher gesetzt war oder
nicht. Die Adressen der Speicherzellen, in die geschrieben werden soll, werden dabei
von den Ausgängen 1 bis 10 des Zählers 31 erzeugt. Daraus folgt, daß das erste D
- Flipflop 52 die Daten für ungeradezahlige Speicherzellen erfaßt, während das zweite
D - Flipflop für die geradezahligen zuständig ist.
-
Wenn der erste Zählzyklus der niedrigsten 10 Bit des Zählers 31 durchlaufen
ist, sind alle 1024 Speicherzellen des RAM einmal angesprochen und es ist eine Gesamtzeit
von 1024x 100ns = 102,4 Us abgelaufen. Mit dem nächstfolgenden Taktimpuls springt
der Ausgang 11 des Zählers 31 auf logisch 1 und es passiert dreierlei: Erstens wird
der erste Umschalter 33 umgeschaltet, so daß keine Impulse mehr vom Taktfrequenzgenerator
21 zum Zähler 31 gelangen können. Dieser zählt also zunächst nicht weiter.
-
Zweitens kann das NOR - Gatter 35 das RAM 40 nicht mehr auf Schreiben
steuern; aus dem RAM kann nur noch gelesen werden.
-
Drittens wird die dritte monostabile Kippstufe 44 ausgelöst.
-
Sie startet über die Leitung 45 den Vielkanalanalysator, der jetzt
seinerseits anfängt, Fortschaltimpulse nach Fig. 2 auszusenden und über die Datenleitung
43 Daten aufzunehmen.
-
Der Zähler 31 führt jetzt, ausgelöst von den an seinem Takteingang
T liegenden Fortschaltimpulsen (Folgefrequenz auf 200 KIIz eingestellt), einen zweiten
Zählzyklus der niedrigsten 10 Bit durch. Alle Adressen des RAN werden nochmals in
derselben
Reihenfolge wie vorhin angesprochen. Nach jedem Fortschaltimpuls
erzeugt die zweite mono stabile Kippstufe 41 einen kurzen Impuls (z. B. 1 us) und
das UND - Gatter 42 erzeugt auf der Datenleitung 43 eine 0 oder eine 1, je nach
dem Inhalt der angesprochenen Speicherstelle des RAM 40.
-
Dadurch wird der Inhalt des RAM 40 auf den Vielkanalanalysator überschrieben.
-
Nach 1024 x 5 ps = 5,12 ms ist der zweite Zählzyklus der niedrigsten
10 Bit des Zählers 31 durchlaufen. Der Ausgang 11 springt wieder auf 0 und der Ausgang
12 auf 1. Dadurch wird das RS - Flipflop 32 und damit auch der gesamte Zähler 31
auf 0 zurückgesetzt. Die gesamte Schaltung nach Fig. 3 befindet sich wieder im Ausgangszustand.
Für die beiden genannten Zählzyklen wurden etwa 5,3 ms verbraucht. Nach 10 ms startet
die Frequenzteilerkette 23 den physikalischen Prozess und den beschriebenen Datenerfassungsvorgang
neu.
-
Durch das beschriebene Vorsatzgerät ist also ein Vielkanalanalysator
mit einer Kanalfortschaltzeit von 100 ns, also zehnmal schneller als bisher bekannt,
realisiert. Das ganze Gerät ist gleichzeitig so einfach und so schnell9 weil der
aus drei Vier - Bit - Zählern aufgebaute Zähler 31 drei verschiedene Aufgaben übernimmt:
Erstens mit den zehn niedrigsten Bits die Adressenerzeugung für das RAM 40, zweitens
mit dem niedrigsten Bit die Umschaltung der D - Flipflops 52, 53 in der Auffangschaltung
50 und drittens mit den zwei höchsten Bits die Umschaltung von Schreiben auf Lesen-und
die Datenübertragung im Handshaking - Verfahren zum Vielkanalanalysator.
-
Im Gegensatz zum üblichen Vielkanalanalysator kann das erste Ausführungsbeispiel
nach Fig. 3 nur ein Teilchen pro Kanal erfassen, da ein D - Flipflop nur 1 Bit speichert.
Mehrere
Teilchen pro Kanal erfaßt das zweite Ausführungsbeispiel
nach Fig. 5. Außerdem wünscht man üblicherweise, die Kanalfortschaltzeit einstellen
zu können. Das läßt sich bei beiden Ausführungsbeispielen durch eine Erweiterung
des Impulsgebers erreichen: Anstelle des Taktfrequenzgenerators 21 wird ein bekannter
Phasenregelkreis (PLL, Phase - locked loop) eingesetzt mit einem 1 MHz - Quarzoszillator,
einem Phasenvergleicher mit Tiefpaß, einem auf 20 MHz schwingenden spannungsgesteuerten
Oszillator (VCO, Voltage - Controlled - Oscillator) und mit einer Frequenzteilerkette
20 : 10 : 5 : 1 MHz.
-
Der Phasenvergleich findet bei der geteilten Frequenz 1 MHz statt,
während die Taktfrequenzleitung 22 durch einen Umschalter mit jeder der genannten,
eventuell auch mit anderen einzusetzenden Teilerstufen verbunden werden kann. Dadurch
lassen sich Teilfrequenzen zwischen 1 und 20 MHz realisieren, die Kanalfortschaltzeiten
zwischen 1 ps und 50 ns ergeben.
-
Die Kanalfortschaltzeit 50 ns läßt sich beim ersten Ausführungsbeispiel
nach Fig. 3 nur mit ausgesuchten Exemplaren des RAM CM 93425 erzielen, weil das
NOR - Gatter 35 nur noch einen Schreib - Steuerungsimpuls ( Write - Enable - Pulse)
von 25 ns Dauer liefert, während der Hersteller eine einwandfreie Funktion des RAM
nur bei einer Mindestdauer des Schreib -Steuerungsimpulses von 30 ns garantiert.
Auch die übrige Schaltung nach Fig. 1 ist bei der schnellsten möglichen Kanalfortschaltzeit
von 50 ns nur noch bedingt funktionsfähig.
-
Zum Ausgleich von Gatterlaufzeiten sind an verschiedenen Stellen Verzögerungsglieder
erforderlich. Ein Beispiel für die geschickte Anordnung von Gattern, die gleichzeitig
als Verzögerungsglieder wirken, zeigt der Detailschaltplan einer Auffangschaltung
nach Fig. 4.
-
Dem Takteingang T des Zählers 31 ist wieder der erste elektronische
Umschalter 33 vorgeschaltet, der in bekannter Weise aus einem den Ausgang bildenden
ODER - Gatter 331 und zwei die Eingänge bildenden UND - Gattern 332, 333 besteht.
Je
ein Eingang der UND - Gatter 332, 333 liegt am Ausgang 11 des
Zählers 31, und zwar beim Gatter 333 direkt und beim Gatter 332 über einen Inverter
334. Der zweite Eingang des UND-Gatters 332 ist mit der Taktfrequenzleitung 22 und
der zweite Eingang des UND - Gatters 333 mit der Fortschaltimpulsleitung 34 verbunden.
Der Eingang der zweiten monostabilen Kippstufe 41 liegt nicht direkt an der Leitung
34 sondern am Ausgang des UND - Gatters 333.
-
An den Ausgang 1 des Zählers 31 sind der D - Eingang des ersten D
- Flipflops 52 über ein als Treiber beschaltetes UND -Gatter 58 und der D - Eingang
des zweiten D - Flipflops 53 über ein als Inverter 56 beschaltetes NAND - Gatter
angeschlossen.
-
Weiterhin liegt am Ausgang 1 des Zählers 31 der Eingang des ersten
Nadelimpulsformers 55, der gleichzeitig die Funktion des zweiten elektronischen
Umschalters 54 nach Fig. 3 übernimmt, so daß seine beiden Ausgänge mit den Rücksetzeingängen
R der D - Flipflops 52, 53 verbunden sind. Vor den Ausgängen liegen Treiber 551,
552, die gleich wie der Treiber 58 realisiert sein können.
-
Dem Treiber 551 ist ein NAND ¢ Gatter 553 und dem Treiber 552 ein
ODER - Gatter 554 vorgeschaltet. Von den beiden Gattern 553, 554 liegt je ein erster
Eingang direkt und ein zweiter Eingang über einen Inverter 555 am Ausgang 1 des
Zählers 31.
-
Die Takteingänge der D ¢ Flipflops 52, 53 sind an den Ausgang eines
NAND - Gatters 511 angeschlossen, das den Ausgang des Verstärkers 51 bildet. Die
beiden Eingänge des NAND-Gatters 511 sind über Widerstände 512, 513 mit einer +
5V - Versorgungsleitung 514 verbunden. Außerdem ist der eine Eingang des NAND -
Gatters direkt an eine TTL - Eingangsbuchse 515 und der andere Eingang über die
Kollektor - Emitterstrecke eines in Basisschaltung betriebenen npn -Hochfrequenztransistors
516 und einen Widerstand 517 an eine NIM - Eingangsbuchse 518 angeschlossen0
An
die invertierten Ausgänge der D - Flipflops 52, 53 schließt sich eine Abfrageschaltung
59 an, die eingangsseitig zwei Nadelimpulsformer enthält. Diese enthalten in bekannter
Weise je ein NAND - Gatter 591 bzw. 592, dessen einer Eingang direkt und dessen
anderer Eingang über einen Inverter 593 bzw. 594 an den Ausgang des zugehörigen
D - Flipflops 52 bzw. 53 angeschlossen ist. An die beiden NAND - Gatter 591, 592
ist ein UND - Gatter 595 angeschlossen, dessen Ausgang auch den Ausgang der Abfrageschaltung
59 bildet und mit dem Setzeingang S eines zweiten RS - Flipflops 60 verbunden ist.
-
Das RS - Flipflop 60 besteht in bekannter Weise aus zwei über Kreuz
rückgekoppelten NAND - Gattern 601, 602. Sein Rücksetzeingang R ist mit dem Ausgang
eines UND - Gatters 61 verbunden, dessen Eingänge an die beiden Treiber 551, 552
im ersten Nadelimpulsformer 55 angeschlossen sind.
-
Die erste Verknüpfungsschaltung 35 ( nach Fig. 3 ein NOR -Gatter)
ist in der Schaltung nach Fig. 4 als RS - Flipflop aus zwei NAND - Gattern 351,
352 ausgebildet. Sein Setzeingang S ist über rinnen Inverter 62 mit dem Ausgang
des UND - Gatters 332 und sein Rücksetzeingang direkt mit dem Ausgang des UND -Gatters
61 verbunden.
-
Der Dateneingang DI des RAM 40 ist an den Ausgang des zweiten RS -
Flipflops 60 und der Schreib - Lese - Steuerungseingang WE an den Ausgang der ersten
Verknüpfungsschaltung 35 angeschlossen.
-
Die Funktionsweise der Auffangschaltung nach Fig. 4 ist grundsätzlich
sehr ähnlich wie bei der Schaltung 50 nach Fig. 3.
-
Deshalb werden hier nur die zusätzlichen Einzelheiten erläutert. Durch
die beiden Gatter 56 und 58 wird sichergestellt, daß die Signallaufzeiten zwischen
dem Ausgang 1 des Zählers 31 und den beiden D - Flipflops exakt gleich lang
sind.
Dadurch kann es keine Uberlappung der beiden Aktivierungszeiten geben, wie das bei
der Prinzipschaltung nach Fig. 3 möglich. ist.
-
Im Verstärker 51 liegt der Ausgang des NAND - Gatters 511 wegen der
beiden Widerstände 512, 513 ständig auf logisch 0, es sei denn, daß entweder an
der TTL - Eingangsbuchse 515 ein negativer TTL - Impuls oder an der NIM - Eingangsbuchse
510 ein negativer ìsIM - Impuls auftritt, der dann einen positiven Impuls am Ausgang
des NAND - Gatters 511 erzeugt.
-
NIN ist eine spezielle Norm für schnelle Meßverstärker und Diskriminatoren.
Die logische 1 wird durch einen Strom von - 14 mA, die 0 durch einen Strom 0 dargestellt.
Der Strom von - 14 mA wird aus dem Emitter des Transistors 516 gezogen, der dadurch
leitet, so daß sein Kollektor auf etwa 0 V zu liegen kommt. Der Transistor 516 wandelt
also die NIM - Impulse in TTL - Impulse um. Er kann auch sehr schnelle Impulse von
ungefähr 5 ns Dauer verarbeiten, weil er in Basisschaltung betrieben wird.
-
Beim ersten elektronischen Umschalter 33 läßt das UND - Gatter 332Taktimpulse
von der Leitung 22 durch, solange der erste 10-Bit - Zählzyklus noch andauert, solange
also der Ausgang 11 des Zählers 31 noch auf 0 liegt. Im zweiten Zählzyklus sperrt
das UND - Gatter 332 und das UND - Gatter 333 läßt die Fortschaltimpulse von der
Leitung 34 zum Takteingang T durch.
-
Im Nadelimpulsformer 55 haben das ODER - Gatter 554 und das NAND -
Gatter 553 je einen Eingang auf 1 und einen auf 0. Deshalb liegen die Ausgänge beider
Gatter auf 1. Wenn aber der Ausgang 1 des Zählers 31 von 1 auf 0 springt, dann liegen
während der Gatterlaufzeit des Inverters 555, die einige ns beträgt, beide Eingänge
des ODER - Gatters 554 auf 0, so daß
auch sein Ausgang für diese
einigen ns auf 0 springt. Dieser negative Nadelimpuls setzt das zweite D- Flipflop
53 zurück.
-
Umgekehrt erzeugt das NAND - Gatter 553 einen negativen Nadelimpuls,
wenn der Ausgang 1 des Zählers 31 von 0 auf 1 springt.
-
Dann wird das erste D - Flipflop 52 zurückgesetzt.
-
Sowohl Rücksetz - als auch D - Eingänge der D - Flipflops 52, 53 werden
vom Ausgang 1 des Zählers 31 gesteuert. Vor den Rücksetzeingängen R liegen aber
in Serie mehrere Gatter mit entsprechenden Laufzeiten, so daß das Rücksetzen erst
kurz nach dem Ansprechen des D - Eingangs erfolgt, also schon während der aktiven
Zeit des D - Flipflops, die dadurch etwas verkürzt wird. Wie unten noch erklärt
wird, ist bei einer Kanalfortschaltzeit von 50 ns der Vorgang der Ubertragung ins
RAM 40 sehr kritisch bezüglich der zur Verfügung stehenden Zeit, so daß man den
Rücksetzvorgang tatsächlich erst zu Beginn der der aktiven Zeit einleiten darf.
Der Zeitverlust kann aber sehr gering gehalten werden, wenn man für die Gatter 56
und 58 normale TTL - Bausteine mit etwas größerer Laufzeit und für die Gatter 551
bis 555 Bausteine in Schottky - TTL - Technik mit sehr kleiner Laufzeit einsetzt.
-
Für die D - Flipflops 52, 53 ist auf jeden Fall die Schottky -TTL
- Ausführung SN 74 S 74 zu verwenden.
-
Beim UND - Gatter 61 liegen normalerweise beide Eingänge auf 1. Nur
wenn eines der Gatter 553, 554 einen negativen Nadelimpuls abgibt, dann geht auch
der Ausgang des UND - Gatters 61 kurzzeitig auf 0 und setzt dann die beiden NAND
- RS -Flipflops 35 und 60 zurück, also bei jedem Taktimpuls einmal.
-
Die beiden Nadelimpulsformer 591, 592 bzw. 593, 594 in der Abfrageschaltung
59 erkennen jeweils einen Ubergang von 0 auf 1, wie es oben beim NAND - Gatter 553
beschrieben ist. Dieser Ubergang findet beim Rücksetzen der D - Flipflops 52, 53
statt, aber nur, falls das betreffende D - Flipflop überhaupt infolge
eines
Taktinpulses, also infolge eines registrierten Teilchens gesetzt war. Auch hier
überträgt das UND - Gatter 595 (wie oben das UND - Gatter 61) negative Nadelimpulse
von beiden Nadelimpulsformern und setzt damit das zweite RS - Flipflop 60.
-
Das zweite RS - Flipflop 60 wird also um eine Gatterlaufzeit (UND
- Gatter 61) nach den D - Flipflpps 52, 53 zurückgesetzt und noch zwei Gatterlaufzeiten
später (Gatter 591, 595) wieder gesetzt, falls im betreffenden D - Flipflop ein
Teilchen registriert war. Dadurch ist das zweite RS - Flipflop 60 länger gesetzt
als das die Verknüpfungsschaltung 35 bildende Flipflop. Das fordert der Hersteller
für das RAM, um eine einwandfreie Schreibfunktion zu gewährleisten.
-
Das Flipflop in der ersten Verknüpfungsschaltung wird mit jeder positiven,
durch 62 invertierten, Taktimpulsflanke gesetzt und mehrere Gatterlaufzeiten (wegen
der Laufzeiten im Zähler 31, im Nadelimpulsformer 55 und im UND - Gatter 61) nach
der nächstfolgenden negativen Taktimpulsflanke zurückgesetzt. Dadurch erreicht man
auch bei einer Taktfrequenz von 20 NfIz und damit einer Kanalfortschaltzeit von
50 ns, daß der Schreib - Steuerungsimpuls am Eingang WE des RAM 40 etwa 35 ns dauert.
Den oben erläuterten Datenimpuls am Eingang DI des RAM 40 kann man auf 40 bis 45
ns einstellen.
-
Damit ist ein sicherer Schreibvorgang bei allen RAM -- Exemplaren
gewährleistet.
-
Im Prinzipschaltbild des zweiten Ausführungsbeispiels nach Fig. 5
erkennt man den Zähler 31, den Verstärker 51 und das RAM 40, die auch in Fig. 3
und Fig. 4 dargestellt sind. An den Ausgang des Verstärkers 51 sind ein erstes und
ein zweites
UND - Gatter 71, 72 angeschlossen. Der jeweils zweite
Eingang liegt beim ersten UND - Gatter 71 direkt und beim zweiten UND - Gatter 72
über einen Inverter 73 (der genau die Funktion des Inverters56 nach Fig. 3 übernimmt)
am Ausgang 1 des Zählers 31.
-
An den Ausgang des ersten UND - Gatters 71 ist der Takteingang eines
ersten Zwischenspeicherzählers 74 und an den Ausgang des zweiten UND - Gatters 72
der Takteingang eines zweiten Zwischenspeicherzählers 75 angeschlossew. Als Zwischenspeicherzähler
74, 75 sind beim Ausführungsbeispiel 4- Bit -Zähler SN 74 S 197 verwendet. Ihre
Ausgänge sind mit Eingängen eines 4 - Bit - 1 aus 2 - Multiplexers (im Ausführungsbeispiel
SN 74 S 157) verbunden, dessen Ausgang des Inverters 73 angeschlossen ist.
-
Die vier Ausgänge des Multiplexers 76 liegen an vier Dateneingängen
DI des RAM 40. Das RAM 40 braucht hier also einen Speicherumfang von 4 x 2m Bit.
Im zweiten Ausführungsbeispiel wurden dafür, um die schnelle Kanalfortschaltzeit
von 50 ns beihalten zu können, 4 RAM des Typs MCM 93425 parallel geschaltet, wie
das in Fig. 5 mit RAM 1 bis RAM 4 angedeutet ist. Die Datenausgänge des RAM 40 sind
zu Dateneingängen eines Auslesezählers 77 geführt (im Ausführungsbeispiel SN74 191,
beschaltet als Rückwärtszähler).
-
Der Ladeeingang L des Auslesezählers 77 ist mit der Fortschaltimpulsleitung
34 verbunden. Der mit der Datenübertragungsleitung 43 verbundene Ausgang des UND
- Gatters 42 ist außerdem an den Takteingang des Auslesezählers angeschlossen.
-
Der erste Eingang des UND - Gatters 42 ist über einen Inverter 78
an den Minimalvertausgang MIN des Auslesezählers 77 angeschlossen, während der zweite
Eingang an einer Auslesetaktleitung
79 liegt, die beim Ausführungsbeispiel
eine Frequenz von 5 MHz führt. Eine solche Frequenz kann aus dem oben beschriebenen
PLL - Impulsgeber entnommen werden, so daß keine zusätzlichen Schaltungsmaßnahmen
erforderlich sind.
-
Die Funktionsweise der Schaltung nach Fig. 5 ist leicht zu verstehen,
wenn man sich vergegenwärtigt, daß die beiden Zwischenspeicherzähler 74, 75 die
Funktion der Flipflops 52, 53 und der Multiplexer 76 die Funktion des ODER - Gatters
57 übernehmen. Die Beschaltung des Schreib - Lese - Steuerungseingangs WE des RAM
40 kann nach Fig. 3 oder nach Fig. 4 vorgenommen werden.
-
In Abhängigkeit vom Signal am Ausgang 1 des Zählers 31 werden die
Takteingänge der Zwischenspeicherzähler 74, 75 über die UND - Gatter 71, 72 abwechselnd
zur Zählung von aus dem Verstärker 51 kommenden Impulsen, d. h. von Teilchen, freigegeben.
Als 4 - Bit - Zähler können sie während einer Kanalfortschaltzeit bis zu 15 Teilchen
zählen. Die Zählerstände werden über den Multiplexer 76,gesteuert vom Auswahleingang
SE, abwechselnd parallel in das RAM 40 geschrieben, bis der erste m - Bit - Zählzyklus
des Zählers 31 durchlaufen ist.
-
Dann kommen - wie bei Fig. 3 beschrieben - auf der Fortschaltimpulsleitung
34 vom Vielkapalanalysator die Fortschaltimpulse, die den zweiten m - Bit - Zählerzyklus
des Zählers 31 verursachen. Mit jedem Fortschaltiinpuls wird der Inhalt der betreffenden
Speicherzelle des RAM 40 parallel in den Auslesezähler 77 übernommen, weil der Ladeeingang
L angesteuert wird.
-
Danach wird der Zwischenspeicherzähler 74 oder 75, der gerade seine
Daten in das RAM 40 übertragen hat, zurückgesetzt. Das Rücksetzsignal kann gleich
erzeugt werden, wie es in Fig. 3 oder Fig. 4 für die D - Flipflops 52,53 dargestellt
ist.
-
Falls der Auslesezähler 77 auf eine von 0 verschiedene Zahl gesetzt
wird, springt der Minimalwertausgang MIN auf logisch O und die Auslesetaktfrequenz
gelangt über das UND - Gatter 42 an den Takteingang des Auslesezählers 77 und auf
die Datenübertragungsleitung 43. Der Zähler 77 zählt jetzt von dem Stand, auf den
er gesetzt wurde, bis auf 0, der Minimalwertausgang MIN springt dann wieder auf
1 und sperrt das UND - Gatter 42.
-
Dadurch gelangt genau die Zahl, auf die der Auslesezähler 77 gesetzt
war, als Zahl serieller Impulse auf die Datenübertragungsleitung und zum Vielkanalanalysator.
Die Auslesefrequenz von 5 MHz ist so gewählt, daß sie ausreicht, um maximal 15 Impulse
innerhalb der Kanalfortschaltzeit des Vielkanalanalysators von z. B. 5 ps zu übertragen.
-
Im Grundprinzip wandelt also das zweite Ausführungsbeispel nach Fig.
5 die seriell und unregelmäßig vom Verstärker 51 kommende Impulsfolge mit den Zwischenspeicherzählern
74, 75 in eine Parallelzahl um, die gleich der mittleren Impulszahl (Teilchenzahl)
pro Kanalfortschaltzeit ist und in dem 4 Bit breiten RAM 40 gespeichert wird. Danach
wird mit dem Auslesezähler 77 wieder eine Parallel - Serien - Wandlung vorgenommen,
so daß der Vielkanalanalysator die Impulszahl pro Kanalfortschaltzeit wieder seriell
zugeführt bekommt, wie es nach Fig. 1 und Fig. 2 oben dargestelltist.
-
Ein grundsätzliches Problem des zweiten Ausführungsbeispiels nach
Fig. 5 besteht darin, daß die aus dem Verstärker 51 kommenden Impulse nicht wesentlich
kürzer als 5 ns gemacht werden dürfen. weil sonst die TTL - Gatter nicht mehr sicher
ansprechen. Kämen die Impulse regelmäßig, so könnte man auch in der kürzesten Kanalfortschaltzeit
von 50 ns noch 5 bis 8 Impulse zählen. Da die Impulse aber statistisch verteilt
sind, kommt es zu Überschneidungen, die die Zähler 74, 75 nicht mehr als getrennte
Taktimpulse erkennt.
-
In der Praxis kann man bei Kanalfortschaltzeiten von 50, 100 bzw.
200 ns Zählraten von 2, 4 bzw. 8 Teilchen je Kanal zulassen, ohne daß merkliche
Fehler durch Impulskoinzidenzen auftreten. Aus diesem Grund ist es auch nicht sinnvoll,
die Zwischenspeicherzähler 74, 75 für mehr als 4 Bit auszulegen.
-
Trotz diesem grundsätzlich zu beachtenden Problem kann man auch bei
50 ns Kanalfortschaltzeit die Zählrate gegenüber dem 1 - Bit - Zwischenspeicher
(D - Flipflop) des ersten Ausführungsbeispiels verdoppeln und damit die gesamte
meBzeit halbieren. Bei größeren Kanalfortschaltzeiten werden die Verhältnisse noch
günstiger.
-
Beide Ausführungsbeispiele sind in TTL - Technik ausgeführt.
-
Nach dem gegenwärtigen Stand der Technik lassen sich bei Einsatz der
1405 - Technik höher integrierte Bausteine verwenden, so daß der Schaltungsaufwand
etwas geringer wird, allerdings auf Kosten der Kanalfortschaltzeit, die nicht unter
100 ns gedrückt werden kann. Umgekehrt kann man bei höherem Schaltungsaufwand in
ECL - Technik Kanalfortschaltzeiten von 25 ns erreichen.
-
- Leerseite -