DE3234602A1 - Wechselrichterschaltung - Google Patents

Description

• Wechselrichterschaltuns
• Die Erfindung bezieht sich auf eine Wechselrichterschaltung gemäß dem Oberbegriff des vorliegenden Patentanspruches 1.
• In der Figur 1 ist ein derartiger Wechselrichter schematisch dargestellt. Mit T1 und T2 sind die beiden in Reihe geschalteten Feldeffekt-Transistoren (FETs) bezeichnet, mit UE die speisende Gleichspannung und mit 1 und 2 die Treiberbaugruppen für die Transistoren. Mit DT1 ist die integrierte Invers diode des FETs T1 mit DT2 die integrierte Invers diode des FETs T2 dargestellt.
• Mit 1A ist der Ausgangsstrom des Wechselrichters bezeichnet.
• Bei der Verwendung von Leistungs-Feldeffekt-Transistoren (FETs) in solchen Wechselrichterschaltungen, die rückwärts leitfähige Schalter benötigen, entstehen durch schlechte dynamische Eigenschaften der in den FETs vorhandenen integrierten Inversdioden Schwierigkeiten.
• Besonders stört der langsame Übergang vom Durchlaß- in den Sperrbetrieb (= Reverse Recovery) dieser Dioden. Bei der schnellen Stromübernahme durch einen zweiten FET aus solch einer langsamen integrierten Inversdiode fließt kurzzeitig starker Sperrstrom durch die Diode; Der einschaltende FET wird mit der Summe aus Laststrom und Sperrstrom unter Umständen unzulässig stark belastet.
• Die abschaltende Diode wird während ihres Sperrstromabfalles mit der Summe aus Eingangsspannung und induktiver (Leitungs-) Zusatzspannung unter Umständen unzulässic belastet, vgl. dazu die Applikationsschrift der Firma International Rectifier-AN 934 "The Hexfet's Integral Reverse Rectifier - A "Hidden" Bonus for the Circuit Design," Es ist bekannt, die Stromführung in einer integrierten (parasitären) Inversdiode durch eine zum FET in Reihe geschaltete Diode zu verhindern, doch erhält man dadurch höhere Durchlaßverluste.
• Es ist auch bekannt, die Auswirkung des Recovery-Vorganges der integrierten Invers diode dadurch abzuschwächen, daß ein langsames Einschalten des Transistors durch gezielt langsames Ansteuern erfolgt; doch ergibt diese Maßnahme erhebliche Einschaltverluste. Die Auswirkung des Recovery-Vorganges kann auch durch das Abflachen des Strom-Nulldurchganges in der Diode durch eine Beschaltungsinduktivität abgeschwächt werden; diese Induktivität bedeutet jedoch eine zusätzliche Masse.
• Der Erfindung liegt die Aufgabe zugrunde, bei einer Wechselrichterschaltung der eingangs genannten Art die integrierten Inversdioden der Feldeffekt-Transistoren nicht an der Stromführung zu beteiligen.
• Gemäß der Erfindung wird diese Aufgabe durch die im Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gelöst.
• Die Vorteile der. Schaltung gemäß der Erfindung bestehen darin, daß keine Notwendigkeit besteht, hochsperrende FETs zu verwenden und daß geringe Durchlaß- und Einschaltverluste auftreten. Es wird erreicht,- daß das im Vergleich zu den langsamen integrierten Invers dioden erheblich günstigere Verhalten schneller diskreter Dioden genutzt werden kann.
• Die Schaltung gemäß der Erfindung wird im nachstehend beschriebenen Ausführungsbeispiel an Hand der Zeichnung näher erläutert.
• Es zeigt die Fig. 2a ein Ausführungsbeispiel, die Fig. 2b eine zugehörige Kennlinie.
• Die Fig. 3 bis 6 zeigen weitere Ausgestaltungen der Erfindung.
• In der Fig. 2 sind gleiche Bezugszeichen wie in der Fig. 1 gewählt. Der Strom durch die integrierte Inversdiode DT1 ist mit IDT1s der Strom durch die integrierte Inversdiode DT2 ist mit IDT2 bezeichnet.
• Parallel zur Source-Drain-Strecke des FETs T1 ist eine schnelle diskrete Diode D1 geschaltet; ferner ist parallel zur Source-Drain-Strecke des FETs T2 eine schnelle diskrete Diode D2 geschaltet. Die an der Diode D1 liegende Spannung ist mit UD, der Strom durch sie mit ID1, der Strom durch die Diode D2 mit ID2 bezeichnet.
• Als Dioden D1 und D2 werden Typen mit sehr guten niedrigen Durchlaßkennwerten, d.h. S-chleusenspannung und Ersatzwiderstand verwendet, derart, daß die Durchlaßspannung der schnellen Zusatzdioden D1, D2 die Schleusenspannung der integrierten Inversdioden DT1, DT2 der Feldeffekt-Transistoren T1, T2 nicht erreicht.
• Die Fig. 2 zeigt die Kennlinien einer geeigneten Kombination einer schnellen Diode D (D1 respektive D2) mit einer Inversdiode DT (DTl respektive DT2); 1D und IDT stehen für die entsprechenden Ströme.
• Als Paralleldioden können Schottky-Dioden und Dioden aus Germanium verwendet werden, sofern die Eingangsspannung UE auf UE < 50 V beschränkt bleibt.
• Bei höheren Eingangsspannungen UE 1 50 V werden wegen ihrer höhreren Sperrfähigkeit Siliziumdioden, deren Durchlaßkennlinie üblicherweise derjenigen der integrierten Dioden ähnelt, eingesetzt, wobei jedoch das einfache Parallelschalten noch nicht reicht, um die gewünschte Stromverteilung ID » ID # IDT zu erzielen.
• Eine bekannte Lösung dieses Prohlems besteht darin, daß die schnelle Diode (D1, D2) nicht direkt parallel zu dem entsprechenden FET (T1, T2) geschaltet wird, sondern parallel zu einer Reihenschaltung des betreffenden FETs mit einer die Stromführung der parasitären Dioden verhindernden Diode D1 respektive D2,, wie es in der Figur 3 dargestellt ist. In dieser Schaltung entstehen jedoch zusätzliche Durchlaßverluste in den Reihendioden (Di, D2) während der Einschaltdauer der zugehörigen FETs.
• Dieser Schwierigkeit kann in besonderer Ausgestaltung der erfinderischen Lösung dadurch begegnet werden, daß anstelle der Reihendioden FETs T1 und T2 in Reihe mit den FETs T1 bzw. T2 geschaltet werden, die gleichzeitig mit den FETs T1 bzw. T2 geschaltet werden.
• in Diese Schaltung istvder Fig. 4a dargestellt; mit DT1 ist die parasitäre Inversdiode des FETs T; hezeichnet, mit DT2 die parasitäre Invers diode des FETs T2,.
• Wie es die Kennlinie gemäß Figur 4h zeigt, erhöht die Reihenschaltung zweier (oder mehrerer) Inversdioden DT und DT die Schleusenspannung erheblich, so daß sich ID # IDT einstellt.
• Im Durchlaßbetrieb der FETs T, T'können die Verluste in T'kleiner sein als in der Diode D'nach Figur 3, da die für T'einsetzharen FETs sehr geringer Sperrfähigkeit besonders niedrige Durchlaßwiderstände aufweisen.
• In der Figur 4c ist eine Ansteuervariante für die gemeinsame Ansteuerung der FETs c T11 dargestellt, die ehtsprechend auch für die gemeinsame Ansteuerung der FETs T2, T'2 Verwendung finden kann.
• 2 Für den Einsatz von FET-Schaltern bei hohen Spannungen (UE N 400 V) sind wegen der hohen Durchlaßwiderstände RON und der geringen Stromselastharkeit IDmax hochsperrender FETs häufig Parallelschaltungen notwendig.
• Bei solchen Parallelanordnungen wirken sich die integrierten Inversdioden ebenfalls schädlich aus, so daß auch hier der Stromfluß in diesen Bauelementen in angegebener Weise verhindert werden muß.
• Anstelle einer solchen Parallelanordnung wird in Ausgestaltung der Erfindung eine Reihenschaltung von FETs verwendet, dieso betrieben wird, daß die Reihentransistoren Ti, T2 im Aus-Zustand einen nennenswerten Anteil von UE, z.B. b 2 UE bei der Reihenschaltung von zwei FETs 2 UE, z.B, zu E mit übernehmen und die Transistoren T1, T2 entsprechend entlasten. Sowohl T1, T2 als auch Ti, T'2 sind dann nur für Teilspannungen zu hemessen. Es können niedrigersperrfähige Bauelemente mit erhöhter Strombelastbarkeit verwendet werden.
• Entsprechende Schaltungs-anordnungen sind in Figur 5 und Figur 6 dargestellt. In der Figur 5 werden die FETs T1 und Ti von je einer Treiberbaugruppe 1a, 1b gesteuert, ebenso die FETs T2 und T2 von je einer Treizerbaugruppe 2a, 2b. Ein angedeutetes Netzwerk N sorgt für die passende Spannungsaufteilung zwischen den Reihentransistoren T1, T; und T2, T2, (und eventueil.weiteren Reihentransistoren.T1...; T2...)- In der Figur 6 ist das Netzwerk gemäß der Figur 5 durch eine spannungssymmetrierende Beschaltung an den Gate-Anschlüssen der FETs, die aus kleinen bzw. hochohmigen Bauteilen besteht, ersetzt (parallel zu jeder Gate-Drain-Strecke liegt je ein Widerstand und je ein Kondensator, parallel zur Gate-Drain-Strecke von Ti und T2 zusätzlich noch eine Diode). Es wird dann nur noch eine Treizereaustufe 1 für die FETs T1 und T1 und eine Treieereaustufe 2 für die FETs T2 und T2 benötigt.
• Mit dem Ersetzen der Parallel- durch die erläuterte Reihen-Schaltung wird normalerweise kein Mehraufwand an FETs erforderlich. Nach der Literaturstelle: Hu, C. "A Parametric Study of Power Mosfets", IEEE Device Research Conference, 1979, Denver, steigt der Durchlaßwiderstand RON mit der Durcheruchspannung USR (für konstante Chipfläche) theoretisch nach der Beziehung RON = k . Um 2,5 Hieraus folgt, daß mit dem Ubergang auf eine Reihenschaltung-von Bauteilen kleinerer Sperrfähigkeit bei gleichaleizender Gesamthauteilanzahl sogar eine Verringerung des Gesamtdurchlaßwiderstandes verwunden sein kann. Leerseite

Claims (5)

1. Patentansprüche -½ Wechselrichterschaltung, bei der zwei in Reihe geschaltete rückwärts leitfähige Leistungs-Feldeffekt Transistor-Schalter mit einer Gleichspannungsquelle verbunden sind und die Last zwischen dem Verbindungspunkt der beiden Transistoren und den beiden Polen der Gleichspannungsquelle liegt, dadurch gekennzeichnet. daß parallel zu den Source-Drain-Strecken der Feldeffekt-Transistoren (T1, T2) schnelle, diskrete Dioden (D1, D2) mit sehr guten niedrigen Durchlaßkennwerten, d.h. Schleusenspannung und Ersatzwiderstand, wobei die Durchlaß-Spannung der schnellen Zusatzdioden (D1, D2) die Schleusen-Spannung der integrierten (parasitären) Inversdioden (DTl, DT2) der Feldeffekttransistoren (T1, T2) nicht erreicht, geschaltet sind.
2. 2. Wechselrichterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede Diode (D1, D2) parallel zu einer Reihenschaltung von Feldeffekt-Transistoren (T1, T1 und T2, T2) geschaltet ist, wobei die Feldeffekt-Transistoren jeder dieser Reihenschaltungen durch eine Treiberbaugruppe (1 und 2) gemeinsam angesteuert werden.
3. 3. Wechselrichterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß jede Diode (D1, D2) parallel zu einer Reihenschaltung eines ersten Feldeffekt-Transistors (T bzw. T2) mit einem zweiten Feldeffekt-1 T2) Transistor (T1 bzw. T2) geschaltet ist, wobei die zweiten Transistoren (tal, T2) jeder solchen Reihenschaltung derart betrieben werden, daß sie im Aus-Zustand einen nennenswerten Anteil der Eingangsspannung (UE) übernehmen.
4. 4. Wechselrichterschaltung nach Anspruch 3, dadurch qekennzeichnet, daß ein der passenden Spannungsaufteilung dienendes Netzwerk (N) vorgesehen ist, das zwischen den Eingangsspannungszuleitungen geschal tet und mit den Verbindungspunkten der in Reihe geschalteten Transistoren (T1, T1 bzw. T2, T2), die parallel zur Diode (D1 bzw. D2) liegen, verbunden ist und die Transistoren jeder dieser Reihenschaltungen getrennte Treiberbaugruppen (la, Ib; 2a, 2b) besitzen.
5. 5. Wechselrichterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß eine spannungssymmetrierende Beschaltung an den Gate-Anschlüssen der Transistoren vorhanden ist, die aus einer Parallelschaltung je eines Widerstandes und eines Kondensators zu der Gate-Drain-Strecke jedes Transistors und der zusätzlichen Parallelschaltung von Dioden zu den Gate-Drain-Strecken der zweiten Feldeffekttransistoren besteht, wobei die Feldeffekt-Transistoren jeder Reihenschal- tung eines ersten und zweiten Feldeffekttransistors durch eine Treiberbaugruppe (1 und 2) gemeinsam angesteuert werden.