DE3230855C2 - - Google Patents

Description

Die Erfindung betrifft eine Synchronisationsanordnung gemäß dem Oberbegriff des Anspruchs 1.

Es wurde schon vorgeschlagen, das digitalisierte FBAS-Signal zusammen mit einem Signalisierungssignal und andere Schmal­ bandsignale mit Hilfe eines Stopfmultiplexers zu bündeln und auf der Empfangsseite das Bündel mit Hilfe eines Entstopf-De­ multiplexers zu zerlegen. Zur Erkennung der Signalisierungsin­ formation ist es in jeder Vermittlungsstelle erforderlich, das Multiplexsignal mit Hilfe eines Entstopf-Demultiplexers zu zer­ legen und mit Hilfe eines Stopf-Multiplexers wieder zu bündeln. Bei Verbindungen über mehrere Vermittlungsstellen ergibt sich aufgrund des jeweiligen Entstopfens bzw. Stopfens ein unter Um­ ständen untragbarer Qualitätsverlust des übertragenen Bildes, der durch Akkumulation des Wartezeitjitters in den einzelnen Vermittlungsstellen entsteht. Außerdem sind die Stopf-Multiplex- bzw. Entstopf-Demultiplexeinrichtungen relativ aufwendig.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art anzugeben, mit der es möglich ist, ein digitalisiertes FBAS- oder BAS-Signal an einen PCM-Übertra­ gungskanal mit einer Bitrate von 139,264 ± 15 · 10^-6 Mbit/sec ohne Stopfmultiplexer so anzupassen, daß selbst bei der größten zugelassenen Schwankung der Abtastfrequenz des FBAS- oder BAS-Signals die daraus abgeleitete Ausgangsfrequenz des Multiplexers in den Toleranzbereich der PCM-Übertragungsbit­ rate fällt.

Die Aufgabe wird gelöst, wie im Anspruch 1 beschrieben. Die Unteransprüche geben vorteilhafte Weiterbildungen an.

Die Vorteile der erfindungsgemäßen Lösung sind zum einen, daß die vorgesehene Synchronmultiplex- bzw. Demultiplexeinrichtung mit wenig Aufwand realisiert werden können und zum anderen, daß aufgrund der Synchron-Multiplextechnik der bei der Stopf­ technik auftretende Wartezeitjitter entfällt.

Im folgenden wird die Erfindung anhand von Ausführungsbei­ spielen mit Hilfe von Figuren näher erläutert:

Fig. 1 zeigt eine erfindungsgemäße Synchronisationsanordnung gemäß Anspruch 1.

Fig. 2 zeigt eine erfindungsgemäße Synchronisationsanordnung gemäß Anspruch 2.

Fig. 3 zeigt den Einsatz der erfindungsgemäßen Synchronisa­ tionsanordnung im Zusammenhang mit einem synchronen Breitband-Multiplexer, bei dem aufwendige Stopfverfah­ ren entfallen.

Bei der in Fig. 1 dargestellten Synchronisationseinrichtung wird von der Zeilenfrequenz des Fernsehsignals f _Z = 15,625 ± 1 · 10^-6 kHz sowohl eine für die Abtastung des Fernsehsignals erforderliche Abtastfrequenz f _A = 13,5 MHz als auch eine für die Übertragung über Quaternäre PCM-Über­ tragungsstrecken geeignete Frequenz f _Mux = 139,26316 MHz abgeleitet. Die Anordnung stellt eine an sich bekannte Pha­ senregelschleife dar. Durch die Wahl der Oszillatorfrequenz f ₀ = 2,646 GHz sowie der Frequenzteiler 864/1, 196/1 und 19/1 wird hier erreicht, daß die Ausgangsfrequenz des syn­ chronen Multiplexers f _Mux = 139,26316 MHz innerhalb der für die PCM-Übertragung zulässigen Toleranz von 139,264 ± 15 · 10^-6 MHz liegt. Dies gilt sogar dann, wenn Abweichungen der Zeilenfrequenz des Fernsehsignals von ±8 · 10^-6 auftreten sollten. Die zugelassene Abweichung der Zeilenfrequenz beträgt jedoch lediglich ±1 · 10^-6.

In Fig. 2 ist eine Synchronisationsanordnung skizziert, die denselben Zweck wie die Anordnung nach Fig. 1 erfüllt, aber den Vorteil aufweist, daß der VCO mit der hohen Frequenz f ₀ = 2,646 GHz vermieden wird und statt dessen zwei VCO-Schal­ tungen mit einfacher zu realisierenden Werten f ₀₁ = 13,5 MHz und f ₀₂ = 139,26316 MHz verwendet werden.

Claims (3)

1. Synchronisationsanordnung zur Anpassung der Bitraten eines digital codierten Fernsehsignals (FBAS- oder BAS-Signals) an einen PCM-Übertragungskanal mit einer Bit­ rate von 139,264 ± 15 · 10^-6 Mbit/sec, mit Hilfe eines Mul­ tiplexers, dadurch gekennzeichnet,

• - daß die Abtastfrequenz (f _A ) des FBAS- oder BAS-Signals und die Ausgangsfrequenz (f _Mux ) des Multiplexers an die Zeilenfrequenz (f _Z ) des FBAS- oder BAS-Signals gebun­ den ist,
• - daß die Ausgangsfrequenz (f _Mux ) des Multiplexers mit Hil­ fe einer Phase-Locked-Loop-Schaltung an deren ersten Pha­ senkomparatoreingang die Zeilenfrequenz (f _Z ) liegt, in der Weise abgeleitet wird, daß die Frequenz (f ₀) des Voltage Controlled Oscillator von einem ersten Frequenz­ teiler auf die Ausgangsfrequenz (f _Mux ) des Multiplexers her­ untergeteilt wird,
• - daß die Abtastfrequenz (f _A ) mit Hilfe eines zweiten Fre­ quenzteilers ebenfalls aus der Frequenz (f ₀) des VCO ab­ geleitet wird, und
• - daß die Abtastfrequenz (f _A ) außerdem mit Hilfe eines dritten Frequenzteilers auf die Zeilenfrequenz herunter­ geteilt und an den zweiten Eingang des Phasenkomparators geleitet wird.

2. Synchronisationsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet,

• - daß die Abtastfrequenz (f _A ) mit Hilfe einer ersten PLL-Schaltung, an deren ersten Phasenkomparatoreingang die Zeilenfrequenz anliegt, in der Weise abgeleitet wird, daß die Oszillatorfrequenz (f ₀₁) des ersten VCO gleich der Abtastfrequenz (f _A ) ist, daß die Oszillatorfrequenz (f ₀₁) des ersten VCO mit Hilfe eines ersten Frequenztei­ lers auf die Zeilenfrequenz heruntergeteilt und dem zweiten Eingang des Phasenkomparators der ersten PLL- Schaltung zugeführt wird,
• - daß die Oszillatorfrequenz (f ₀₁) außerdem mit Hilfe ei­ nes zweiten Frequenzteilers heruntergeteilt und dem er­ sten Eingang eines Phasenkomparators einer zweiten PLL-Schaltung zugeführt wird,
• - daß die Oszillatorfrequenz (f ₀₂) des VCO der zweiten PLL-Schaltung gleich der Ausgangsfrequenz (f _A ) des Mul­ tiplexers ist, und
• - daß die Oszillatorfrequenz (f ₀₂) mit Hilfe eines dritten Frequenzteilers heruntergeteilt und dem zweiten Eingang des Phasenkomparators der zweiten PLL-Schaltung zugeführt wird.

3. Synchronisationsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Verhältnis der PCM-Übertragungs­ bitrate zu der Abtastfrequenz des Fernsehsignals wie 196 zu 19 ist.