DE3218856A1 - Schaltungsanordnung zum schnellen datenaustausch zwischen einem zentralen rechner und einer vielzahl peripherer einrichtungen - Google Patents

Schaltungsanordnung zum schnellen datenaustausch zwischen einem zentralen rechner und einer vielzahl peripherer einrichtungen

Info

Publication number
DE3218856A1
DE3218856A1 DE19823218856 DE3218856A DE3218856A1 DE 3218856 A1 DE3218856 A1 DE 3218856A1 DE 19823218856 DE19823218856 DE 19823218856 DE 3218856 A DE3218856 A DE 3218856A DE 3218856 A1 DE3218856 A1 DE 3218856A1
Authority
DE
Germany
Prior art keywords
peripheral devices
memory access
dma
data
direct memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823218856
Other languages
German (de)
English (en)
Other versions
DE3218856C2 (enrdf_load_stackoverflow
Inventor
Frank Ing.(grad.) 1000 Berlin Ziemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DeTeWe Deutsche Telephonwerke AG and Co KG
Original Assignee
DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN DE
DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN
Deutsche Telephonwerke und Kabelindustrie AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN DE, DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN, Deutsche Telephonwerke und Kabelindustrie AG filed Critical DEUTSCHE TELEPHONWERKE und KABELINDUSTRIE AG 1000 BERLIN DE
Priority to DE19823218856 priority Critical patent/DE3218856A1/de
Publication of DE3218856A1 publication Critical patent/DE3218856A1/de
Application granted granted Critical
Publication of DE3218856C2 publication Critical patent/DE3218856C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/285—Halt processor DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
DE19823218856 1982-05-14 1982-05-14 Schaltungsanordnung zum schnellen datenaustausch zwischen einem zentralen rechner und einer vielzahl peripherer einrichtungen Granted DE3218856A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19823218856 DE3218856A1 (de) 1982-05-14 1982-05-14 Schaltungsanordnung zum schnellen datenaustausch zwischen einem zentralen rechner und einer vielzahl peripherer einrichtungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823218856 DE3218856A1 (de) 1982-05-14 1982-05-14 Schaltungsanordnung zum schnellen datenaustausch zwischen einem zentralen rechner und einer vielzahl peripherer einrichtungen

Publications (2)

Publication Number Publication Date
DE3218856A1 true DE3218856A1 (de) 1983-11-17
DE3218856C2 DE3218856C2 (enrdf_load_stackoverflow) 1989-02-23

Family

ID=6164009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823218856 Granted DE3218856A1 (de) 1982-05-14 1982-05-14 Schaltungsanordnung zum schnellen datenaustausch zwischen einem zentralen rechner und einer vielzahl peripherer einrichtungen

Country Status (1)

Country Link
DE (1) DE3218856A1 (enrdf_load_stackoverflow)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DE-Z.: Microextra, 3/82, S. 6-13 *
US-Z.: Computer Design, Jan 1978, S. 117-124 *

Also Published As

Publication number Publication date
DE3218856C2 (enrdf_load_stackoverflow) 1989-02-23

Similar Documents

Publication Publication Date Title
EP0031485B1 (de) Prioritätseinrichtung für eine Einheit einer Datenverarbeitungsanlage mit einer Daten-Sammelleitung
DE3232600C2 (enrdf_load_stackoverflow)
DE69326236T2 (de) Speicher mit variabeler Verschachtelungshöhe und verwandte Konfigurationseinheit
DE2148956B2 (de) Datenübertragungssystem
EP0217122B1 (de) Schaltungsanordung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale
DE3587103T2 (de) Elektrische schaltungseinrichtung und elektrisches schaltungsgeraet mit einem adressgenerator zur anwendung in einer solchen einrichtung.
EP0231434A1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE2121490A1 (de) Orthogonaler Datenspeicher
DE3218856A1 (de) Schaltungsanordnung zum schnellen datenaustausch zwischen einem zentralen rechner und einer vielzahl peripherer einrichtungen
DE602004005806T2 (de) Serieller Speicher mit Mitteln zur Integration eines erweiterten Speicherfeldes
DE69323263T2 (de) Kreuzschienenschalter zum Herstellen Mehrfach-Rückwand-Verbindungs-Topologien in Kommunikationssystemen
DE3101270C2 (de) Rechneranordnung zur Wortverarbeitung mit einer Einrichtung zur Funktionserweiterung
DE3149926A1 (de) Programmierbare vergleichsschaltung
EP0494329B1 (de) Schaltungsanordnung zur Abbildung des logischen Adressraums einer Prozessoreinheit auf den physikalischen Adressraum eines Speichers
DE19701508C2 (de) Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem
EP0155371B1 (de) Befehlsdecoder für ein Steuerwerk eines Prozessors
DE10201179B4 (de) Digitale Speicherschaltung mit mehreren Speicherbänken
DE2518449C3 (de) Datenverarbeitungseinrichtung zur Steuerung der Übertragung von Daten über angeschlossene Übertragungskanäle
DE2554425C3 (de) Anordnung zum gegenseitigen Anpassen von Steuersignale austauschenden Geräten
DE1953585A1 (de) Schaltungsanordnung zur Speicherung alpha-numerisch codierter Informationen,insbesondere in numerischen Steuerungen
DE2800483A1 (de) Schaltungsanordnung zur ansteuerung von mikroprozessorperipherie
DE19747275A1 (de) Mobilfunkgerät mit einem Steuersignalgenerator
DE2729279A1 (de) Einrichtung zur durchfuehrung des informationsaustausches zwischen digitalbaugruppen
DD157062A3 (de) Schaltungsanordnung fuer eine programmierbare steuerungsbaugruppe
DE4135553A1 (de) Verfahren und schaltungsanordnung zur datenblockuebertragung ueber ein bussystem

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: DETEWE-DEUTSCHE TELEPHONWERKE AG & CO, 1000 BERLIN

8339 Ceased/non-payment of the annual fee