DE3046375A1 - Gekapselte halbleitervorrichtung - Google Patents

Gekapselte halbleitervorrichtung

Info

Publication number
DE3046375A1
DE3046375A1 DE19803046375 DE3046375A DE3046375A1 DE 3046375 A1 DE3046375 A1 DE 3046375A1 DE 19803046375 DE19803046375 DE 19803046375 DE 3046375 A DE3046375 A DE 3046375A DE 3046375 A1 DE3046375 A1 DE 3046375A1
Authority
DE
Germany
Prior art keywords
semiconductor device
bottom part
glass
atomic
chalcogenide glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803046375
Other languages
English (en)
Other versions
DE3046375C2 (de
Inventor
Yasuaki Tokyo Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3046375A1 publication Critical patent/DE3046375A1/de
Application granted granted Critical
Publication of DE3046375C2 publication Critical patent/DE3046375C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Glass Compositions (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

TOKYO SHIBAURA DENKI KABUSHIKI KAISHA KAWASAKI, JAPAN
GEKAPSELTE HALBLEITERVORRICHTUNG
Die Erfindung betrifft eine Kompaktbau-Halbleitervorrichtung, insbesondere eine luftdicht in eine Kapseleinheit (package) eingekapselte Halbleitervorrichtung.
Die Einkapselung von Halbleitervorrichtungen bezweckt, sie in einen betriebsbereiten Zustand zu versetzen und zudem zwecks Verbesserung ihrer Zuverlässigkeit vor mechanischen Stoßen und vor äußeren Umgebungseinflüssen (Feuchtigkeit, Verschmutzung, Temperatureinwirkung und dgl.} zu schützen. Zwecks Einkapselung (packaging) einer Halbleitervorrichtung wurde bereits vorgeschlagen, einen Halbleiter-Chip bzw. ein -Pellet, auf dem eine vorbestimmte Schaltung ausgebildet ist, auf einem Basis- bzw. Bodenteil einer Kapseleinheit zu montieren, die Elektroden der Halbleiterelementen mit den Zuleitungen der Kapseleinheit zu verbinden und dann mit Hilfe eines Bindeoder Klebemittels einen Deckelteil luftdicht mit dem Boden-
Bn Deckelteil luf
130038/0657
teil zu verbinden. Ein Beispiel für ein solches Bindemittel ist ein Oxidglas, das Bleioxid, Bortrioxid und dgl. als Hauptbestandteil sowie weiterhin Siliziumoxid, Titanoxid, Zirkonoxid, Aluminiumoxid und dgl. enthält.
Bei Verwendung eines solchen Oxidglases als Bindemittel muß das Verbinden bzw. Verkleben bei einer über der Einfriertemperatur, aber unter dem Schmelzpunkt des Oxidglases liegenden Temperatur erfolgen. Die Einfrierungstemperatur von Oxidglas liegt jedoch vergleichsweise hoch (beispielsweise gibt es ein Oxidglas mit einer Einfriertemperatur von über 300° C). Dadurch wird die Einkapselungerschwert, ferner kommt es zu einer Beeinträchtigung der Halbleitereigenschaften aufgrund der Wärmeeinwirkung. Da darüber hinaus das Verbinden bzw. Verkleben in einer oxidierenden Atmosphäre durchgeführt werden muß, um die Oxidbestandteile des Glases nicht zu verändern, können sich die Anschlußleitungen zersetzen. Bei den bekannten, mittels eines Oxidglases eingekapselten Halbleitervorrichtunaen kann zwischen den Zuleitungen der Kapseleinheit ein kleiner elektrischer Streustrom auftreten, was die Zuverlässigkeit beeinträchtigt.
Aufgabe der Erfindung ist damit insbesondere die Schaffung einer gekapselten Halbleitervorrichtung, die vergleichsweise einfach herstellbar sein und eine hohe Zuverlässigkeit besitzen soll.
Diese Aufgabe wird bei einer gekapselten Halbleitervorrichtung der angegebenen Art erfindungsgemäß gelöst durch einen Bodenteil einer Kapseleinheit, durch ein auf dem Bodenteil montiertes Halbleiterelement, durch einen Deckelteil der Kapseleinheit zum Einkapseln des Halbleiterelements, durch eine Schicht bzw. Lage eines Binde- oder
130038/0657
-X-
•5.
Klebemittels zur Verbindung von Bodenteil und Deckelteil unter Herstellung einer luftdichten Abdichtung, wobei das Binde-oder Klebemittel aus einem Chalcogenid-Glas mindestens eines Elements der Gruppen IVA und VA des Periodensystems besteht, und durch Zuleitungen, die jeweils am einen Ende mit Elektroden des Halbleiterelements verbunden sind und mit dem anderen Ende aus der Kapseleinheit herausragen.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine perspektivische Darstellung einer sog. gekapselten CIRDIP-Halbleitervorrichtung mit Merkmalen nach der Erfindung,
Fig. 2 eine auseinandergezogene perspektivische Darstellung der Bauteile der Halbleitervorrichtung gemäß Fig. 1 vor dem Zusammenbau,
Fig. 3 einen in vergrößertem Maßstab gehaltenen Schnitt längs der Linie III-III in Fig. 1,
Fig. 4 ein Phasengleichgewichtsdiagramm, welches die Zusammensetzung des erfindungsgemäß verwendeten Binde- oder Klebemittels in Dreieckskoordinaten zeigt, und
Fig. 5 eine Schittansicht einer mittels einer Frittendichtung (frit seal) eingekapselten Halbleitervorrichtung .
Die Fig. 1 bis 3 veranschaulichen die Anwendung der Erfindung auf eine in eine sog. CIRDIP-Kapseleinheit eingekapselte Halbleitervorrichtung, wobei einander entsprechende Bauteile mit jeweils gleichen Bezugsziffern bezeichnet sind.
13Ö03Ö/06S7
Die Halbleitervorrichtung weist eine Kapseleinheit (package) aus einem Keramik-Bodenteil 11 und einem Keramik-Deckelteil 13 auf. Tfie aus Fig. 2 und insbesondere aus Fig. 3 hervorgeht, ist in die Mitte des Bodenteils 11 eine Vertiefung 12 eingelassen. Ein eine vorgegebene Schaltung tragendes Halbleiterelement 15 ist in dieser Vertiefung 12 mit Hilfe eines Bindemittels 16 (Fig. 3) in üblicher bekannter Weise, z.B. durch Löten, Verkleben mittels eines Kunstharzes und insbesondere Ausbildung eines die Verbindung bewirkenden eutektischen Gemischs, montiert»
Der Deckelteil 13 besitzt in seiner Mitte eine Vertiefung oder Ausnehmung 14, die zusammen mit der Vertiefung 12 im Bodenteil 11 einen Aufnahmeraum für das Halbleiterelement 15 festlegt.
Die einzelnen Elektroden des Halbleiterelements sind gemäß Fig. 3 mit Hilfe von Anschlußleitungen bzw. -drähten 17 an die zugeordneten Enden von externen Zuleitungen 18 angeschlossen, deren Vorder- bzw. Innenenden in den Raum, in dem sich die Halbleitervorrichtung befindet, hineinragen und mit den Anschlußleitungen 17 in Kontakt stehen. Die externen Zuleitungen 18 verlaufen zwischen Bodenteil 11 und Deckelteil 13 parallel zueinander und sind außerhalb dieser Kapselteile nach unten abgebogen. Diese Zuleitungen 18 werden zusammen mit einem Rahmen 19 (Fig. 2) eingebaut, welcher zur Halterung der Zuleitungen 18 materialeinheitlich mit diesen ausgebildet ist und nach dem Zusammenbau weggeschnitten wird.
Bei einer Halbleitervorrichtung des beschriebenen Aufbaus werden Bodenteil 11 und Deckelteil 13 mit Hilfe von Bindemittelschichten 20 luftdicht miteinander verbunden. Die Bindemittelschichten 20 fixieren gleichzeitig die Zuleitungen 18. Erfindungsgemäß wird als Bindemittel ein
130038/0657
ein Chalcogenid-Glas (d.h. Sulfid, Selenid und/oder Tellurid) mindestenes eines Elements der Gruppe IVA des Periodensystems (z.B. Silizium und/oder Germanium) und der Gruppe VA des Periodensystems (z.B. Arsen) verwendet. Eine Beschreibung solcher Chalcogenid-Gläser findet sich in dem Artikel "Non-oxide IVA-VA-VIA chalcogenide glasses" von A.R. Hilton u.a. in 'Physics and Chemistry of Glasses", Band 7 (4), S. 105-126, 1966, und außerdem in dem Artikel "Chalcogenide Glasses" von H. Rawson in "Inorganic Glass-Forming Systems", S. 249 - 286, Academic Press, 1967.
Beispiele für verwendbare Chalcogenid-Gläser sind As-Se, As-S, Si-As-Te, AsS-AsSe, Si-As-Se und Ge-As-Se. Selbstverständlich muß jeder Bestandteil in einer für die Glasbildung ausreichenden Menge vorhanden sein. Als Beispiel ist der Glasbereich für das Si-As-Te-System in Fig. 4 in einem in Dreieckskoordinaten dargestellten Phasengleichgewichtsdiagramm dargestellt. Der von der gestrichelten Linie in Fig. 4 umschlossene Bereich stellt den Glasbildungsbereich dar. Erfindungsgemäß bevorzugte Glassorten sind · Gläser aus Si (10 -20 Atom-%) - As (30-50 Atom-%) - Se oder Te (Rest) oder aus Ge (10 - 15 Atom-%) - As (30 - 50 Atom-%) - Se oder Te (Rest).
Solche Chalcogenid-Gläser können bis zu 20 Mol-%, beaogen auf das Chalcogenid-Glas,Oxidglasbestandteile (z.B. As2O3) enthalten.
Zur Herstellung einer gekapselten Halbleitervorrichtung unter Verwendung eines solchen Chalcogenidglas-Bindemittels werden zunächst das Halbleiterelement 15 auf dem Bodenteil 11 montiert und die jeweiligen Elektroden mit den zugeordneten Zuleitungen 18 verbunden. Sodann wird ein Gemisch aus einem Chalcogenid-Glaspulver und einem Bindemittel auf die Oberfläche des Bodenteils 11, ausgenommen die Vertiefung 12, sowie auf die Oberfläche (Unterseite) des Deckelteils 13, ausgenommen die Vertiefung 14, aufgetragen. Dann werden die mit dem Glas/Bindemittel-Gemisch beaufschlagten Bauteile
130038/0657
mit den einander zugekehrten Glas/Bindemittelschichten aufeinandergelegt und 5-15 min lang auf einer über dem Erweichungspunkt, aber unter dem Schmelzpunkt des Glases liegenden Temperatur gehalten. Anschließend werden die Lagen allmählich abgekühlt. Auf diese Weise wird eine Halbleitervorrichtung gemäß den Fig. 1 und 3 erhalten. Die erfindungsgemäß einsetzbaren Chalcogenid-Glassorten lassen sich in den meisten Fällen bei Temperaturen von unter 300° C, d.h. bei Temperaturen, bei denen das Halbleiterelement nicht angegriffen wird, verschmelzen. Da das Einkapseln zudem in einer nichtoxidierenden Atmosphäre (z.B. N2) erfolgen kann, werden die elektrischen Eigenschaften des Halbleiterelements und der Anschlußleitungen nicht beeinträchtigt. Bei einer auf diese Weise hergestellten Halbleitervorrichtung hat es sich gezeigt, daß keine elektrischen Streuströme auftreten und im Fall eines dynamischen Randomspeichers kein Kapazitätsproblem ("Weichfehlerproblem"-soft error) durch Qc-Strahlung hervorgerufen wird.
Die Erfindung ist auch auf eine Frittendichtungs- bzw. Fritteneinkapselungs-Halbleitervorrichtung der in Fig. 5 dargestellten Art anwendbar. Gemäß Fig. 5 ist ein eine Vertiefung 52 aufweisender Bodenteil 51 unter Verwendung eines Chalcogenid-Glases 54 unter Herstellung einer luftdichten Abdichtung mit einem Deckelteil 53 verbunden. In der Vertiefung 52 des Bodenteils 51 ist ein Halbleiterelement 55 montiert, dessen Elektroden über Anschlußleitungen bzw. -drähte 56 mit Zuleitungen 57 verbunden sind, die ihrerseits durch den Bodenteil 51 hindurch nach außen verlaufen.
130038/0657
Leerseite

Claims (9)

  1. Henkel, Kern, Feiler & Hänzel Patentanwälte
  2. Registered Representatives
  3. before the
  4. European Patent Office
  5. Möhlstraße 37 0-8000 München 80
  6. Tel.: 089/982085-87 Telex: 0529802 hnkl d Telegramme: ellipsoid
  7. MK-55P688-3
  8. Dr. F/to
  9. 9. Dezember 1980
    TOKYO SHIBAURA DENKI KABUSHIKI KAISHA KAWASAKI, JAPAN
    PATENTANSPRÜCHE
    Gekapselte Halbleitervorrichtung, gekennzeichnet durch einen Bodenteil (11) einer Kapseleinheit, durch ein auf dem Bodenteil montiertes Halbleiterelement (15), durch einen Deckelteil (13) der Kapseleinheit zum Einkapseln des Halbleiterelements, durch eine Schicht bzw. Lage (20) eines Bindender Klebemittels zur Verbindung von Bodenteil und Deckelteil unter Herstellung einer luftdichten Abdichtung, wobei das Binde- oder Klebemittel aus einem Chalcogenid-Glas mindestens eines Elements der Gruppen IVA und VA des Periodensystems besteht, und durch Zuleitung (18), die jeweils am einen Ende mit Elektroden des Halbleiterelements (15) verbunden sind und mit dem anderen Ende aus der Kapseleinheit herausragen.
    130038/0657
    GÄNAL INSPECTED
    2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Bodenteil und der Deckelteil aus Keramik bestehen.
    3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Chalcogenid-Glas ein As-Se-, As-S-, Si-As-Te-, AsS-AsSe-, Si-As-Se- oder Ge-As-Se-Glas ist.
    4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Chalcogenid-Glas aus 10-20 Atom-% Si, 30 - 50 Atom-% As und zum Rest aus Se oder Te besteht.
    5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Chalcogenid-Glas aus 10-15 Atom-% Ge, 30 - 50 Atom-% As und zum Rest aus Se oder Te besteht.
    6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sich die Zuleitungen durch die Lage des Bindemittels hindurch nach außen erstrecken.
    7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Zuleitungen durch den Bodenteil hindurch nach außen verlaufen.
    130038/0657
DE3046375A 1979-12-12 1980-12-09 Halbleiterbauelement Expired DE3046375C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16024579A JPS5683050A (en) 1979-12-12 1979-12-12 Semiconductor device

Publications (2)

Publication Number Publication Date
DE3046375A1 true DE3046375A1 (de) 1981-09-17
DE3046375C2 DE3046375C2 (de) 1983-02-03

Family

ID=15710828

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3046375A Expired DE3046375C2 (de) 1979-12-12 1980-12-09 Halbleiterbauelement

Country Status (4)

Country Link
US (1) US4954874A (de)
JP (1) JPS5683050A (de)
DE (1) DE3046375C2 (de)
GB (1) GB2065970B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2157494B (en) * 1981-06-18 1986-10-08 Stanley Bracey A hermetic package for tab bonded silicon die
JPS5835464A (ja) * 1981-08-27 1983-03-02 Sekisui Chem Co Ltd 血清または血漿分離用組成物
US4701573A (en) * 1985-09-26 1987-10-20 Itt Gallium Arsenide Technology Center Semiconductor chip housing
US4925024A (en) * 1986-02-24 1990-05-15 Hewlett-Packard Company Hermetic high frequency surface mount microelectronic package
DE3777856D1 (de) * 1986-02-24 1992-05-07 Hewlett Packard Co Hermetische, mikroelektronische hochfrequenzpackung fuer oberflaechenmontage.
US5237206A (en) * 1989-07-21 1993-08-17 Kabushiki Kaisha Toshiba Low-melting point glass sealed semiconductor device and method of manufacturing the same
US5095360A (en) * 1990-10-10 1992-03-10 Kyocera America, Inc. Ceramic chip-resistant chamfered integrated circuit package
US6093894A (en) * 1997-05-06 2000-07-25 International Business Machines Corporation Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer
US20030112710A1 (en) * 2001-12-18 2003-06-19 Eidson John C. Reducing thermal drift in electronic components
KR101687219B1 (ko) * 2009-11-05 2016-12-16 다우 글로벌 테크놀로지스 엘엘씨 ｎ형 칼코게나이드 합성물의 제조 및 광전지 디바이스에서의 그 용도
JP6690607B2 (ja) * 2016-08-03 2020-04-28 信越化学工業株式会社 合成石英ガラスリッド及び光学素子用パッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335336A (en) * 1962-06-04 1967-08-08 Nippon Electric Co Glass sealed ceramic housings for semiconductor devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2961350A (en) * 1958-04-28 1960-11-22 Bell Telephone Labor Inc Glass coating of circuit elements
NL251725A (de) * 1959-06-03 1900-01-01
NL123202C (de) * 1960-04-22
BE637222A (de) * 1962-09-14
US3354316A (en) * 1965-01-06 1967-11-21 Bell Telephone Labor Inc Optoelectronic device using light emitting diode and photodetector
US3348045A (en) * 1965-04-22 1967-10-17 Texas Instruments Inc Ge-se-te glass and infrared detection system
US3413187A (en) * 1966-03-31 1968-11-26 Bell Telephone Labor Inc Glass bonding medium for ultrasonic devices
US3650778A (en) * 1969-10-29 1972-03-21 Fairchild Camera Instr Co Low-expansion, low-melting zinc phosphovanadate glass compositions
US3820968A (en) * 1970-04-15 1974-06-28 Texas Instruments Inc Making paths of devitrifiable chalcogenide glasses
US3697666A (en) * 1971-09-24 1972-10-10 Diacon Enclosure for incapsulating electronic components
JPS4940487A (de) * 1972-08-22 1974-04-16
GB1469814A (en) * 1973-04-26 1977-04-06 Energy Conversion Devices Inc Solid state electronic device and circuit therefor
US3983076A (en) * 1973-07-02 1976-09-28 Energy Conversion Devices, Inc. N-type amorphous semiconductor materials
US4167806A (en) * 1976-09-28 1979-09-18 Commissariat A L'energie Atomique Method of fabrication of an amorphous semiconductor device on a substrate
US4142203A (en) * 1976-12-20 1979-02-27 Avx Corporation Method of assembling a hermetically sealed semiconductor unit
SU630232A1 (ru) * 1977-06-20 1978-10-30 Ленинградский Ордена Ленина И Ордена Трудового Красного Знамени Государственный Университет Имени А.А.Жданова Халькогенидное стекло

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335336A (en) * 1962-06-04 1967-08-08 Nippon Electric Co Glass sealed ceramic housings for semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Physics and Chemistry of Glasses, Vol. 7 (August 1966) Nr. 4, S.105-126 *

Also Published As

Publication number Publication date
JPS5683050A (en) 1981-07-07
US4954874A (en) 1990-09-04
DE3046375C2 (de) 1983-02-03
GB2065970B (en) 1984-07-04
GB2065970A (en) 1981-07-01

Similar Documents

Publication Publication Date Title
DE1298630C2 (de) Integrierte schaltungsanordnung
DE3112564A1 (de) Gekapselte halbleiteranordnung
DE3527001C2 (de)
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE1179277B (de) Beschichtung elektrischer Schaltelemente mit Glas
DE3046375A1 (de) Gekapselte halbleitervorrichtung
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE3116406A1 (de) Halbleiteranordnung
DE19518753A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2811933A1 (de) Andrueckbare halbleiter-pelletanordnung
DE2636580A1 (de) Oberflaechengeschuetzter, verkapselter halbleiter und verfahren zu seiner herstellung
DE19954888A1 (de) Verpackung für einen Halbleiterchip
DE2919058A1 (de) Elektronisches geraet mit mindestens einer leiterplatte
DE4133623A1 (de) Harzversiegelte halbleitervorrichtung
DE10162676A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE4238113A1 (de) Anordnung zur spannungsfreien Chipmontage
DE1900425C3 (de) Präzisionsschichtwiderstand in einem dampfundurchlässigen Gehäuse
DE1514736C3 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE112008003056T5 (de) Chalcogenid-Film und Verfahren zu dessen Herstellung
DE1489916B2 (de) Halbleiteranordnung
DE3035933A1 (de) Pyroelektrischer detektor sowie verfahren zur herstellung eines solchen detektors
EP0363679A3 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE69938531T2 (de) Verfahren zur herstellung eines sensors und eines widerstandselementes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee