DE3037150A1

DE3037150A1 - Sichere datenverarbeitungseinrichtung

Info

Publication number: DE3037150A1
Application number: DE19803037150
Authority: DE
Inventors: Hasso 1000 Berlin Krüger; Alfred Ing.(Grad.) Lotz
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1980-09-27
Filing date: 1980-09-27
Publication date: 1982-04-15
Also published as: DE3037150C2

Description

Sichere Datenverarbeitungseinrichtung
Die Erfindung bezieht sich auf eine sichere Datenverarbeitungseinrichtung nach dem Oberbegriff des Patentanspruchs 1.
Es ist bereits eine sichere Datenverarbeitungseinrich tung mit in mindestens zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken, die programmabhängig gesteuert werden, vorgeschlagen worden, die durch folgende Merkmale gekennzeichnet ist: In jedem Kanal ist eine Bus-Leitung enthalten. An jede BUS-Leitung ist ein unabhängig arbeitender Mikroprozessor, ein Schreib-Lesespeicher, ein Festwertspeicher und ein past-memory-Baustein angeschlossen. An jede BUS-Leitung ist eine Paralleldatenausgabe und ene Serielldatenausgabeschaltung angeschlossen. Die BUS-Leitungen sind durch eine fehlersichere Koordinierungsein heit miteinander verbunden, welche die Übernahme und Ausgabe der Informationen steuert (P 29 39 935). Da bei dieser Einrichtung die Ergebnisse der beiden Mikroprozessoren zu verschiedenen Zeiten der Vergleicherbaugruppe ZU-geführt werden, kann es vorkommen, daß bei einem der Mikroprozessoren unverhältnismäßig lange Wartezeiten entstehen. Besonders bei diversitären Systemen kann die Bearbeitungsreihenfolge verschieden sein und dann zu extrem langen Wartezeiten führen.
Die Aufgabe besteht daher darin, bei einer solchen sicheren Datenverarbeitungseinrichtung die Verarbeitungsgeschwindigkeit zu beschleunigen. Die Aufgabe wird nach der Erfindung durch die in den Merkmalen angegebenen Maßnahmen gelöst.
Die Erfindung wird anhand einer Zeichnung im folgenden an Ausführungsbeispielen näher erläutert.
In Fig. 1 ist das Blockschaltbild einer Datenverarbeitungseinrichtung mit drei Kanälen dargestellt. Beim Ausführungsbeispiel sind die drei Kanäle I, II und III in ihrer Struktur vollkommen gleich aufgebaut, können aber hardware-mäßig verschieden sein. Die Informationen werden über eine Eingabeschaltung DE, die aus sicheren Bausteinen besteht, eingegeben. Sie werden über BUS I, BUS II bzw. BUS III Mikroprozessoren MP I, MP II bzw.
MP III zugeleitet. Jeder Mikroprozessor besitzt einen Zwischenspeicher ZS I, ZS II bzw. ZS III, der Bestandteil des Arbeitsspeichers ist. Die Zwischenspeicher stehen mit einer Vergleicherbaugruppe MSJVB mit Majoritätsschaltung in Verbindung, die aus sicheren Bausteinen besteht. Die Vergleicherbaugruppe MS/VB ist an die Datenausgabe DA angeschlossen. Die Datenausgabe DA ist ebenfalls aus sicheren Bausteinen aufgebaut. Sicher heißt in diesem Falle signaltechnisch sicher.
Bedingt durch die Diversität auf Hard- und Softwareseite wird erwartet, daß auch bei gleichzeitig zufällig in gleicher Art in jedem Kanal auftretende Fehler erkannt werden.
Zu diesem Zwecke werden bei einem dreikanaligen Aufbau die Mikroprozessoren, die mit eigenen Taktgene ratoren arbeiten, von ihrem Takt her nicht zwangssynchronisiert.
Die Synchronisation der Kanäle wird von einer nicht dargestellten Synchronisierungseinheit gesteuert. Sie.
hat die Aufgabe, die Programmabläufe der Prozessoren zu koordinieren und die digitalen Ausgaben zu steuern, damit an dem Vergleicher zur bestimmten Zeit identische Informationen anstehen und ausgegeben werden.
Hierbei wird das Anwenderprogramm in Einzelsegmente aufgeteilt. Nach jedem kurzen Programmabschnitt findet ein Vergleich statt. Innerhalb dieser Abschnitte laufen die Mikroprozessoren frei. Nachdem ein Mikroprozessor einen Abschnitt abgearbeitet hat, teilt er dies der Koordinierungseinheit mit und wartet auf eine externe Freigabe.
Hat auch der zweite Mikroprozessor diesen Teilabschnitt innerhalb einer vorgegebenen Zeitspanne abgearbeitet, erteilt die Koordinierungseinheit beiden Mikroprozessoren die Freigabe zur Bearbeitung des nächsten Programmschrittes.
Dabei müssen die beiden Rechner an jeder Stelle aufeinander warten, an der ein Vergleich stattfinden soll Diese Wartezeiten sind nachteilig. Hinzu kommt, daß die Mìkroprozessoren und ihr Programmablauf völlig voneinander verschieden sein können. Daher könnten Vergleiche innerhalb des Programms zu größeren Wartezeiten und Synchronisationsschwierigkeiten führen, als für die sicherheitstechnischen Belange wünschenswert wäre.
Deshalb werden Teile der Arbeitsspeicher der Mikroprozessoren als Zwischenspeicher ZS I bzw. ZS II verwendet, in die die anfallenden Zwischenergebnisse bis zum Vergleich eingespeichert werden.
Da das Rechnersystem diversitär in Hard- als auch in Software aufgebaut und betrieben werden kann, würde dies zumindest bei umfangreicher Software - ohne die Zwischenspeicherung der Ergebnisse - auf Synchronisationsschwierigkeiten stoßen.
Die Mikroprozessoren geben nach der Erfindung ihre Ergebnisse in Zwischenspeicher ein und rechnen sofort weiter, ohne das Ergebnis des Einzelvergleiches abzuwarten Die Zwischenspeicher können mehrstufig aufgebaut sein, damit eine Beschleunigung im Vergleich der aufeinanderfolgenden Zwischenergebnisse erzielt werden kann, um die Fehleroffenbarungszeit zu reduzieren.
Die Synchronisation der Kanäle wird von der nicht dargestellten Koordinierungseinheit in Abha#ngigkeit vom Vergleicher gesteuert.
Durch den diversitären Aufbau des Systems können Laufunterschiede der Mikroprozessoren entstehen. Dadurch, daß die gesamte Zwischen-Liste im Zwischenspeicher abgelegt wird - es kann eine verschiedene Programmstruktur in jedem Mikroprozessor vorhanden sein - ist ein quasikontinuierlicher Datenvergleich möglich.
Falls ein Mikroprozessor falsche Ergebnisse liefert, so wird dies durch den Vergleich festgestellt und ein weiteres Arbeiten der Mikroprozessoren beeinflußt.
Ein kontrollierter Wiederanlauf des Systems ist möglich.
Der Vorteil der Datenverarbeitungseinrichtung nach der Erfindung besteht darin, daß die Rechnerleistung höher ist und die Synchronisierung vereinfacht wird.

Claims

Patentansprüche Sichere SichereDatenverarbeitungseinrichtung mit in mindestens zwei Kanälen korrespondierende Informationen verarbeitenden Schaltwerken, die programmabhängig gesteuert werden, wobei in jedem Kanal ein unabhängig arbeitender Mikroprozessor mit eigener Taktsteuerung vorgesehen ist und eine sichere Koordinierungseinheit für die Verbindung der Kanäle sorgt, dadurch gekennzeichnet, daß aus den Arbeitsspeichern der Mikroprozessoren Teile als Zwischenspeicher definiert sind, die mit mindestens einer Vergleicherbaugruppe verbunden sind, die die zu verschiedenen Zeiten eingehenden zwischengespeicherten Teilergebnisse der beiden Mikroprozessoren vergleicht, während die Mikroprozessoren bereits nachfolgende Programmabschnitte bearbeiten bis zu einem definierten Zeitpunkt, wo die Gesamtzahl der Zwischenergebnisse die jetzt einheitlich geordnet in den Zwischenspei chern stehen, kontinuierlich verglichen und aus dem Ergebnis des Vergleiches Folgeoperationen abgeleitet werden.
2. Sichere Datenverarbeitungseinrichtungen nach Anspruch 1, dadurch gekennzeichnet, daß bei einer mehr als zweikanaligen Ausführung die Vergleicher baugruppe mit einer Majoritätsschaltung gekoppelt ist.
3. Sichere Datenverarbeitungseinrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Eingabe, die Vergleicherbaugruppe und die Ausgabe sichere Bausteine sind.
4. Sichere Datenverarbeitungseinrichtung nach den Ansprüchen 1 - 3, dadurch gekennzeichnet, daß die Zwischenspeicher mehrstufig mit entsprechender Vergleicherzuordnung zur Verkürzung der Fehleroffenbarungszeit aufgebaut sein können.
5. Sichere Datenverarbeitungseinrichtung nach den Ansprüchen 1 - 4, dadurch gekennzeichnet, daß jeder Mikroprozessor für sich unabhängig taktgesteuert ist.
6. Sichere Datenverarbeitungseinrichtung nach den Ansprüchen 1 - 5, dadurch gekennzeichnet, daß die Koordinierungseinheit nach dem Eintreffen der Vergleichsergebnisse einen Befehl zur Abarbeitung der nächsten Programmschritte oder zur Wiederholung eines Programmschrittes oder zur Stillsetzung ausgibt.
7. Sichere Datenverarbeitungseinrichtung nach den Ansprüchen l - 6, dadurch gekennzeichnet, daß die Leistung der Datenverarbeitung durch nennenswerte Reduzierung der Vergleichswartezeiten besonders bei diversitären Systemen, durch quasikontinuierlichen Vergleich erhöht werden.
8. Sichere Datenverarbeitungseinrichtung nach den Ansprüchen 1 - 7, dadurch gekennzeichnet, daß die Größe der Vergleichsspeicher zur Optimierung der Fehleroffenbarungszeit pro Programm vorgegeben werden kann.