DE3036034C2 - Schaltungsanordnung zum vorübergehenden Speichern von binärcodierten Nachrichten- oder Datensignalen in Vermittlungsanlagen - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1. Demgemäß geht die Erfindung aus von einer Schaltungsanordnung zum vorübergehenden Speichern von über Leitungsabschnitte zugeführten binärcodierten Nachrichten- oder Datensignalen in Vermittlungsanlagen. ^b5 Unter Leitungsabschnitten sollen hier sowohl von bzw. zu Datenteilnehmerstellen o.a. als auch von bzw. zu weiteren Datenvermitllungsanlagen o. ä. weg- bzw. hinführende Leitungen verslanden werden. Außerdem

sollen unter Daten hier alle binärcodierten Nachrichtenbzw. Datensignale verstanden werden.

Durch die »Siemens-Zeitschrift« 51 (1977), Heft 1, Seiten 18 bis 23 und durch die Firmendruckschrift »Siemens-System EDX Systembeschreibung«, Ausgabe 7/79, insbesondere F i g. 4 und 10, ist eine Schaltungsanordnung der vorstehend bezeichneten Art bereits bekannt, bei der in der Datenübertragungssteuereinrichtung ein Pufferspeicher vorgesehen ist, in welchem Daten zwischengespeichert werden, die von einem der Leitungsabschnitte zugeführt worden sind, bevor die betreffenden Daten an einen anderen Leitungabschnitt ausgesendet werden. Dabei ist ein derartiger Speicher jedem Leitungsabschnitt fest zugeordnet. Das Abspeichern von Datensignalen in die betreffenden Pufferspei- , eher erfolgt dabei zyklisch, wobei der Zentralprozessor die Datensignale vor deren Weiterverarbeitung umspeichern muß. Hieraus dürfte ersichtlich sein, daß die betreffenden Speicher um so größer sein müssen je höher die Übertragungsgeschwindigkeit auf den einzelnen Leitungsabschnitten ist. Das Umspeichern bringt außerdem einen hohen Arbeitsaufwand im Zentrafprozessor der Datenvermittlungsanlage mit sich.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Weg zu zeigen, wie demgegenüber mit einer geringeren Belastung des Zentralprozessors im Zuge der Datensignalverarbeituiig ausgekommen werden kann und wie dennoch die kritischen Realzeitbedingungen für das Zuordnen von Pufferspeicherbereichen eingehalten werden können. jo

Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 gekennzeichneten Maßnahmen gelös!

Die Erfindung bringt den Vorteil mit sich, daß der Zentralprozessor nicht mehr in einem solchen Ausmaß belastet ist, wie bei der bekannten Anordnung. Die erzielte Entlastung des Zentralprozessors geht dabei auf den Umstand zurück, daß die zwischenzuspeichernden Datensignale nicht erst in einen Pufferspeicherspeicher abgespeichert werden, sondern sofort in den Speicherbereich der als Hauptspeicher dienenden Speicheran-Ordnung eingeführt werden. Da der beireffende Speicherbereich dann nicht mehr überschrieben wird, erübrigt sich somit ein Umspeichern der Datensignale. In dem vorhandenen Verbindungsspeicher werden die Adressen der für eine Datensignalabspeicherung in Frage kommenden Speicherbereiche abgespeichert, die dabei von unterschiedlicher Größe sein können. Durch diese Maßnahme der Bereitstellung der Adresse eines weiteren Speicherbereichs der Speicheranordnung auf die erste Ansteuerung eines für eine Datensignalabspeicherung zur Verfügung gestellten Speicherbereiche ergibt sich überdies der Vorteil, daß keine besonderen Vorgänge bezüglich der Ermittlung von Speicherbereichen für eine Datensignalaufnahme ausgeführt werden müssen. Die für eine Datensignalabi.peicherung in der Speicheranordnung verfügbaren Speicherbereiche lassen sich nämlich auf einfache Weise durch eine Kennung festlegen, auf die dann im Zuge der Abspeicherung von Datensignalen Bezug genommen wird, die von den Leitungsabschnitten her zugeführt _b0 werden, bzw. im Zuge der Zuteilung von Speicherbereichen zu den einzelnen Leitungsabschnitten. Dabei werden vorzugsweise den verschiedenen Leitungsabschnitten auch verschiedene Speicherbereiche der Speicheranordnung für eine Datensignalabspeicherung _h5 zugeteilt.

Bei Ausgestaltung der Schaltungsanordnung gemäß der Erfindung durch die im Anspruch 2 gekennzeichneten Maßnahmen ergibt sich der Vorteil einer besonders einfachen und schnellen Bereitstellung der Adressen, die die für eine Datensignalspeicherung dienenden Speicherbereiche bezeichnen.

Bei Ausgestaltung der Schaltungsanordnung gemäß der Erfindung durch die im Anspruch 3 gekennzeichneten Maßnahmen ergibt sich der Vorteil eines besonders schnellen und einfachen Betriebs hinsichtlich der Bereitstellung der Adressen.

Bei Ausgestaltung der Schaltungsanordnung gemäß der Erfindung durch die im Anspruch 4 gekennzeichneten Maßnahmen ergibt sich der Vorteil, daß auf besonders einfache Weise die für eine Datensignalabspeicherung in dem jeweiligen Speicherbereich in Frage kommenden Speicherplätze bezeichnet werden und daß auch die jeweilige Speicherbereichsgröße berücksichtigt werden kann.

Von Vorteil ist es ferner, wenn gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung die von dem Pufferregister an den Verbindungsspeicher übertragene Adresse bereits bei dieser Übertragung geändert wird. Von einer solchen Maßnahme wird in vorteilhafter Weise dann Gebrauch gemacht werden, wenn durch die in dem Pufferregister stehende Adresse ein Speicherplatz (Kopfzelle) in der Speicheranordnung bezeichnet ist an welchem die Adresse eines weiteren Speicherbereiches abgespeichert ist. Durch die Änderung der von dem Pufferregister an den Verbindungsspeicher übertragenen Adresse kann dann beispielsweise der dem gerade erwähnten Speicherplatz unmittelbar folgende Speicherplatz des betreffenden Speicherbereiches bezeichnet werden, der einem Leitungsabschnitt für die Datensignalspeicherung zugeteilt ist.

Bei Ausgestaltung der Schaltungsanordnung gemäß der Erfindung durch die im Anspruch 6 gekennzeichneten Maßnahmen ergibt sich der Vorteil eines besonders geringen schaltungstechnischen Aufwands hinsichtlich des Aufbaues der auch als Datenübertragungssteuereinrichtung zu bezeichnenden Steuereinrichtung.

Bei Ausgestaltung der Schaltungsanordnung gemäß der Erfindung durch die im Anspruch 7 gekennzeichneten Maßnahmen ergibt sich der Vorteil eines besonders geringen schaltungstechnischen Aufwands für die Abwicklung der Steuerung.

Bei Ausgestaltung der Schaltungsanordnung gemäß der Erfindung durch die im Anspruch 8 gekennzeichneten Maßnahmen ergibt sich der Vorteil, daß die Steuereinrichtung zusammen mit dem Verbindungsspeicher auf besonders einfache Weise zusammenarbeiten kann. Das dabei benutzte Kennzeichenbit ist im übrigen auch aufgrund von anderen Steuersignalen änderbar, beispielsweise vom Zentralprozessor her.

Bei Ausgestaltung der Schaltungsanordnung gemäß der Erfindung durch die im Anspruch 9 gekennzeichnete Maßnahme ergibt sich der Vorteil eines besonders einfachen Betriebs zwischen der Steuereinrichtung und der Speicheranordnung.

Bei Ausgestaltung der Schaltungsanordnung gemäß der Erfindung durch die im Anspruch 10 gekennzeichneten Maßnahme ergibt sich der Vorteil eines besonders geringen Ansteuerungsaufwands für die Leitungsabschnitte und den Verbindungsspeicher.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockschaltbild eine Datenvermittlungsanlage, bei der die Erfindung angewendet werden kann.

F i g. 2 zeigt in einem Blockschaltbild eine Schaltungs-

anordnung gemäß der Erfindung, wie sie in der Datenvermittlungsanlage gemäß Fig. 1 einsetzbar ist. In Fig. I ist ein Blockschaltbild einer Datenvermittlungsanlage gezeigt, wie sie an der eingangs genannten Stelle bereits beschrieben ist. Gemäß Fig. 1 ist allerdings nur eine Leitungsanschlußgruppe TC vorgesehen, die einen Prüfleitungsanschluß TT und 63 Leitungsanschlüsse LTX bis LT(>3 aufweist. An diesen Leitungsanschlüssen sind Leitungsabschnitte L1 bis i.63 angeschlossen. Den zu der Leitungsanschlußgruppe gehörenden Leitungsanschlüssen und dem zugehörigen Prüfleitungsanschluß ist eine Leitungsgruppensteuerung rcCzugehörig.

Mit der Leitungsanschlußgruppe TC ist eine Datenübertragungssteuereinrichtung CC verbunden. Diese Datenübertragungssteuereinrichtung CC ist an einer Busleitung BUS angeschlossen. An der Busleitung BUS sind ferner ein zentraler Prozessor CPU und ein Hauptspeicher MMangeschlossen.

Wie aus der eingangs erwähnten Stelle bekannt, erfolgt die Datensignalübertragung zwischen verschiedenen Leitungsabschnitten bei der in F i g. 1 dargestellten Datenvermittlungsanlage unter der Mitwirkung durch die Datenübertragungssteuereinrichtung CC. Die Datenübertragungssteuereinrichtung fragt die Leitungsabschnitte bzw. Leitungsanschlüsse auf das Vorliegen von Verbindungsanforderungen bzw. Datensignalen ab, um diese dann nach Zwischenspeicherung an den gewünschten Leitungsabschnitt weiterzuleiten. Die Informationen darüber, wohin die jeweils aufgenommenen Datensignale weiterzuleiten sind, sind in einem Verbindungsspeicher der betreffenden Da'tenübertragungssteuereinrichtung CC abgespeichert. Derartige Informationen werden zu Beginn einer jeden Datenverbindung ermittelt und entsprechend abgespeichert.

Der gemäß F i g. 1 vorgesehene, auch als Zentralprozessor zu bezeichnende zentrale Prozessor CPU dient zur Steuerung des Betriebs der Datenübertragungssteuereinrichtungen CC und des Hauptspeichers MM. Auf die damit zusammenhängenden Vorgänge braucht hier jedoch nicht weiter eingegangen zu werden, da diese Vorgänge als bereits bekannt vorausgesetzt werden können.

In F i g. 2 ist in einem Blockschaltbild ein möglicher Aufbau einer Schaltungsanordnung gezeigt, die in der in Fig. 1 angedeuteten Datenübertragungssteuereinrichtungen enthalten ist. Diese Steuereinrichtung ist in Fig.2 generell mit CC bezeichnet. Die betreffende Steuereinrichtung CCist über Verbindungsleitungen La. Lb, Lc mit einer Leitungsanschlußgruppe TG verbunden, an der gemäß F i g. 2 Leitungsabschnitte L 1 bis Lz angeschlossen sind, die Signale sowohl in ankommender als auch in abgehender Richtung zu übertragen vermögen. Gemäß F i g. 2 ist jeder derartige Leitungsabschnitt mit zwei UND-Gliedern Gt, G2 in der Leitungsanschlußgruppe TG verbunden. Diese Verknüpfungsglieder Gl, G 2 sind mit ihren einen Eingängen an einer Adressenleitung angeschlossen, die mit der Leitung La verbunden ist Der Ausgang des UN D-Gliedes G 2 ist mit der Leitung Lb verbunden, und der eine Eingang des UND-Gliedes G 2 ist mit der Leitung Lc verbunden. Die Leitungen La, Lb, Lc können — wie alle übrigen in F i g. 2 durch dick ausgezogene Linien dargestellte Leitungen — jeweils eine Vielzahl von Einzelleitungen, beispielsweise jeweils acht Einzelleitungen umfassen. Die zuvor erwähnten UND-Glieder werden dann in einer entsprechenden Anzahl vorgesehen sein, um die die verschiedenen Datensignale bildenden Bits parallel übertragen zu können.

Die Datenübertragungssteuereinrichtung CC gemäß Fig. 2 ist ferner mit einem Busleitungssystem verbunden, zu welchem eine Adreßbusleitung AB. eine Steuerbusleitung CB und eine Datenbusleitung DB gehören, jede dieser drei Busleitungen umfaßt eine Anzahl von Einzelleitungen, beispielsweise jeweils acht Einzelleitungen. An den betreffenden Busleitungen sind gemäß Fig. 2 ein zentraler Prozessor CPU und zwei Speicher DM, PM angeschlossen, die beispielsweise den in Fig. 1 angedeuteten Hauptspeicher NM bilden mögen. Der Speicher PM gemäß Fig.2 stellt einen Programmspeicher dar; er kann beispielsweise ein ROM-Speicher sein. Der Speicher DM gemäß Fig. 2 stellt den eigentlichen Datenspeicher dar, der nachstehend auch als Speicheranordnung bezeichnet wird. Der Speicher DM kann ein RAM-Speicher sein. Es ist mit einer Speicherzugriffssteuereinrichtung ACC2 an den erwähnten drei Busleitungen AB, CB, DB angeschlos-2» sen.

Die Datenübertragungssteuereinrichtung CC weist einen Verbindungsspeicher CM auf, der den einzelnen Leitungsabschnitten L X bis Lz zugehörige Speicherplätze aufweist. Diese Speicherplätze werden mit dem 2) Adressieren der einzelnen Leitungsabschnitte L X bis Lz ebenfalls adressiert. Dazu dient ein Adressengenerator Ag, der mit seinem Adressenausgang — welcher eine Anzahl von Einzelleitungen führen mag, beispielsweise zwölf Einzelleitungen — an einer Adressenleitung angeschlossen ist, mit der einmal die bereits erwähnte Adressenleitung La verbunden ist und mit der zum anderen ein Adresseneingang ia der Speicherzugriffssteuereinrichtung ACCX bzw. des Verbindungsspeichers CM verbunden ist.

!5 Die Speicherzugriffssteuereinrichtung ACCX des Verbindungsspeichers CM ist mit einem Eingang/Ausgang Ίο X sowohl an einem Eingang eines UND-Gliedes G 4 als auch am Ausgang eines ODER-Gliedes Gl angeschlossen. Das UND-Glied G4 ist mit einem weiteren Eingang am Ausgang eines Sperrgliedes G 3 angeschlossen. Dieses Sperrglied ist mit einem Signaleingang an einem weiteren Eingang/Ausgang io 2 der Speicherzugriffssteuereinrichtung ACCX des Verbindungsspeichers CM angeschlossen. Mit einem Sperreingang ist das Sperrglied G3 an einer Steuerleitung eil angeschlossen, die an einem Ausgang einer für einen direkten Speicherzugriff vorgesehenen Speicherzugriffssteuereinrichtung DMAC angeschlossen ist. An dem zuvor erwähnten Eingang/Ausgang io 2 des Verbindungsspeichers CM ist außerdem ein ODER-Glied GIl mit seinem Ausgang angeschlossen.

Das bereits erwähnte UND-Glied G4 ist mit einem noch v/eiteren Eingang an der oben bereits erwähnten Leitung Lb angeschlossen. An dieser Leitung ist ferner ein UND-Glied G5 mit einem Eingang angeschlossen. Dieses UND-Glied G 5 ist mit einem Sperreingang am Ausgang des ebenfalls bereits erwähnten Sperrgliedes G 3 angeschlossen. Mit einem noch weiteren Eingang ist das UND-Glied G5 am Ausgang eines Pufferregisters bo Breg angeschlossen.

Das UND-Glied G 5 ist mit seinem Ausgang an einem Eingang eines ODER-Gliedes G 8 angeschlossen, welches mit einem weiteren Eingang mit dem Ausgang des UND-Gliedes G 4 verbunden ist Der Ausgang des b5 ODER-Gliedes G 8 ist an einem Eingang der Zugriffssteuereinrichtung DMA C angeschlossen. Der Ausgang des UND-Gliedes G4 ist ferner mit einem Eingang eines UND-Gliedes G6 verbunden, welches mit einem

weiteren Eingang an dem Eingang/Ausgang io 1 des Verbindungsspeichers CM angeschlossen ist.

Mit dem Ausgang des UND-Gliedes C6 ist eine Inkrementierungsschaltung Ine eingangsseitig verbunden. Diese Inkrementierungsschaltung Ine dient dazu, ein ihr zugeführtes Signal — bei dem es sich um eine Adresse handelt, wie dies weiter unten noch näher ersichtlich werden wird — in ihrem Wert zu erhöhen, beispielsweise um +1. Die Inkrementierungsschaltung Ine ist ausgangsseitig mit einem Eingang des bereits erwähnten ODER-Gliedes G 7 verbunden. Mit einem weiteren Eingang des ODER-Gliedes G 7 ist der Ausgang eines UND-Gliedes G9 verbunden. Dieses UND-Glied G9 ist mit einem Eingang am Ausgang des Pufferregisters Breg und mit einem weiteren Eingang zusammen mit einem Eingang des Registers Bregan der Sieuerleitung el X angeschlossen. Wie durch eine gestrichelte Linie in Fig. 2 angedeutet ist, kann die Inkrementierungsschaltung Ine eingangsseitig gegebenenfalls auch mit dem Ausgang des UND-Gliedes C9 verbunden sein.

Das ODER-Glied G 7 ist mit einem weiteren Eingang über eine Leitung Ly an einem Ausgang einer Einstellschaltung Ec angeschlossen. Diese Einstellschaltung kann beispielsweise aus UND-Gliedern G 13. G 14, einem Vergleicher G15 und einem Register Reg bestehen. Die UND-Glieder führen an ihren einen Eingängen jeweils »(»«-Signale. Mit ihren anderen Eingängen sind die UND-Glieder am Ausgang des Vergleichers G 15 angeschlossen. Der Vergleicher G 15 ist mit seiner einen Eingangsseite über eine Leitung Lx am Eingang/Ausgang io 1 des Verbindungsspeichers CM und mit seine^r anderen Eingangsseite am Ausgang des Registers Reg angeschlossen. Dieses Register ist eingangsseitig über eine Leitung Lc am Datensignalausgang und mit einem weiteren Eingang über eine Steuerleitung el 2 an einem Steuerausgang der Speicherzugriffssteuereinrichtung DMAC angeschlossen. Mit einem Rücksetzeingang ist das betreffende Register am Ausgang des UND-Gliedes G 14 angeschlossen. Die erwähnte Steuerleitung eil bzw. eine mit dieser verbundene Steuerleitung ist mit einem Stillsetzbzw. Stopeingang des Adressengenerators Ag verbunden. Der betreffende Adressengenerator Ag wird auf die Zuführung eines »1 «-Signals an seinem gerade erwähnten Eingang si mit der Adressenabgabe aufhören. In diesem Fall kann eine dem Vergleicher G 15 von dem Register Reg her zugeführte Adresse mit einer über die Leitung Lx von dem Verbindungsspeicher CM her zugeführten Adresse verglichen werden, wie dies weiter unten noch ersichtlich werden wird. An dieser Stelle sei lediglich angemerkt, daß im Falle der Ermittelung einer Übereinstimmung zwischen miteinander verglichenen Adressen über die Leitungen Lu und Ly bzw. die Verknüpfungsglieder GU und G 7 »O«-Signale an die Eingänge/Ausgänge io 2 und io 1 des Verbindungsspeichers CM abgegeben werden, in welchem diese Signale dann in demjenigen Speicherplatz eingeschrieben werden, der von dem Adressengenerator .AjT noch adressiert wird.

Die in F i g. 2 dargestellte Schaltungsanordnung weist ferner ein UND-Glied G10 auf. Dieses UND-Glied ist ausgangsseitig an einem Eingang des ODER-Gliedes GIl angeschlossen. An einem Eingang führt das UND-Glied GlO ein »l«-SignaL Mit seinem anderen Eingang ist das UND-Glied GlO an der bereits erwähnten Steuerleitung el 1 angeschlossen. Das Pufferregister Breg ist mit einem noch nicht betrachteten Eingang .in der bereits erwähnten Leitung Lc angeschlossen. Über diese Leitung Lc werden dem Pufferregister Breg Adressen zur Zwischenspeicherung zugeführt. Diese Adressen werde aus der Speicheran-' Ordnung DM abgerufen, wie dies nachstehend noch näher ersichtlich werden wird. Bevor auf die damit zusammenhängenden Vorgänge eingegangen wird, sei jedoch zunächst die Organisation der Speicheranordnung DM betrachtet.

'" Die Speicheranordnung DM ist in eine Anzahl von Speicherbereichen gegliedert, die in Fig. 2 mit AfSl, MB 2 und MB 3 bezeichnet sind. Diese Speicherbereiche können unterschiedliche Größen aufweisen. Den betreffenden Speicherbereichen sind unterschiedliche '' Adressen zugehörig. So ist dem Speicherbereich MB 1 die Adresse ADR1 zugehörig; dem Speicherbereich MB 2 ist die Adresse ADR 2 zugehörig; dem Speicherbereich MB 3 ist die Adresse ADR 3 zugehörig. Mit der Adressierung der Speicheranordnung DM durch eine -'" dieser Adressen ist stets der zugehörige Speicherbereich adressiert. Dabei wird hier so vorgegangen, daß mit dem Auftreten einer der betreffenden Adressen lediglich ein e-ster Speicherplatz des jeweiligen Speicherbereiches adressiert wird. Im Falle des ²' Speicherbereichs MB 1 ist dies ein Speicherbereich, in welchem die Adresse ADR3 steht. Im Falle des Speicherbereiches MB3 als desjenigen Speicherbereiches, der durch die Adresse ADR 3 bezeichnet ist, steht in dem betreffenden Speicherplatz die Adresse ADR 2. '" In dem durch diese Adresse ADR 2 bezeichneten Speicherbereich MB 2 steht in dem entsprechenden Speicherplatz hier die Adresse ADR 1. Diese Adresse weist wieder auf den ersten Speicherbereich MB 1 hin. Zweckmäßigerweise ist in dem betreffenden Speicher- ^!' platz jedoch keine Adresse eingetragen, wenn von dem letzten Speicherbereich der Speicheranordnung DM nicht ohne weiteres zu dem erwähnten ersten Speicherbereich übergegangen können werden soll. Im übrigen kann die Organisation der Speicheranordnung ⁴" DM so getroffen sein, daß mit der jeweils vergrößerten Adresse jeweils einer der übrigen Speicherplätze des jeweiligen Speicherbereiches adressiert ist. So sind beispielsweise durch die um +1 bis +m vergrößerten Adressen die übrigen Speicherplätze ARD\ + \ bis ADR \+m des Speicherbereichs MBX bezeichnet. In entsprechender Weise sind durch die um +1 bis +n vergrößerten Adressen die übrigen Speicherplätze ADR 2+1 bis ADR2 +η des Speicherbereichs MB2 bezeichnet. Schließlich sind durch die um +1 bis + * '" vergrößerten Adressen die übrigen Speicherplätze A DR 3+1 bis A DR 3 + x des Speicherbereichs MB 3 bezeichnet.

Die einzelnen Speicherbereiche der Speicheranordnung weisen ferner Kennzeichenbitstellen Fl, F2 bzw. " F3 auf, die die Verfügbarkeit der im jeweiligen Speicherbereich abgespeicherten Adresse angeben. Beim vorliegenden Beispiel sind die Kennzeichnenbit bzw. Kennzeichenbitstellen Fl und F3 gelöscht, und die Bitstelle F2 ist gesetzt Hierauf wird weiter unten noch näher eingegangen werden.

Nunmehr sei die Arbeitsweise der in Fig.2 dargestellten Schaltungsanordnung näher erläutert Dazu sei zunächst angenommen, daß der Verbindungsspeicher CM keinerlei Speicherbereichsadressen in seinen Speicherplätzen und lediglich »O«-Bits in seinen Kennzeichenfeldern enthält die gemäß Fig.2 mit ZUTa bzw. ZUTz angedeutet sind. Das Fehlen einer Adresse ist in F i g. 2 mit 0... 0 in dem Verbindungsspei-

230242/650

eher CM angedeutet. Es sei jedoch angemerkt, daß im Falle der Verwendung von Tristate-Bauclementen tatsächlich überhaupt keine Adresseninformation in dem Verbindungsspeicher CM enthalten zu sein braucht. Im übrigen wird vorausgesetzt, daß in dem Pufferregister Breg eine Adresse, beispielsweise die Adresse ARD\, eines Speicherbereiches der Speicheranordnung UM bereitgehalten wird als desjenigen Speicherbereichs, der für die Aufnahme und Zwischenspeicherung von Datensignalen in der Speicheranordnung DMgerade zur Verfügung gestellt werden kann.

Unter den zuvor angedeuteten Voraussetzungen sei nunmehr angenommen, daß über die Leitung Lb ein Anforderungssignal zur Datensignalabspeicherung zugeführt wird, auf Grund dessen dem Leitungsabschnitt, über den dieses Anforderungssignal zugeführt worden ist, ein Speicherbereich in der Speicheranordnung DM zuzuteilen ist. Die diesen Leitungsabschnitt bezeichnende Adresse, die der Adressengenerator Ag abgibt, bezeichnet auch den Speicherplatz in dem Verbindungsspeicher CM. welcher dem betreffenden Leitungsabschnitt zugehörig ist. Da diesem Leitungsabschnitt noch kein Speicherbereich in der Speicheranordnung DM zugeteilt ist, wird das Kennzeichenbit ZUT des betreffenden Speicherplatzes ein »O«-Bit sein. Dies hat zur Folge, daß vom Ausgang des Sperrgliedes G 3 ein »(!«-Signal abgegeben wird, auf dessen Auftreten hin lediglich das UND-Glied G5 in den übertragungsfähigen Zustand gesteuert werden kann. Diesem UND-Glied G 5 werden an seinem mit der Leitung Lb verbundenen Eingang das Anforderungssignal und an seinem mit dem Ausgang des Pufferregisters Breg verbundenen Eingang die Adresse des Speicherbereichs der Speicheranordnung DM zugeführt, der für eine Zuteilung bereitgehalten wird.

Die zuvor erwähnte Adresse — bei der es sich annahmegemäß um die Adresse ADR 1 handeln mag — wird vom Ausgang des UND-Gliedes G5 über das ODER-Glied G 8 an die Zugriffssteuereinrichtung DMAC abgegeben. Diese Zugriffssteuereinrichtung DMAC bewirkt nun einen direkten Speicherzugriff zu der Speicheranordnung DM. Dies bedeutet, daß die Zugriffssteucrcinrichtung DMACden zentralen Prozessor CPU unwirksam steuert und nunmehr mit der Speicheranordnung DM in Verbindung tritt. Die Folge davon ist, daß der Speicherbereich MB 1 der Speicheranordnung DM adressiert wird. In diesem Speicherbereich MB 1 wird im besonderen der erste Speicherplatz adressiert, in welchem die Adresse ADR 3 und gegebenenfalls das gelöschte Endekennzeichenbit enthalten ist. Diese Adresse wird auf die erwähnte Ansteuerung hin von der Zugriffssteuereinrichtung DM/tCabgeholt. und zwar zerstörungsfrei. Die Adresse ADR 3 verble-bt also in dem betreffenden Speicherplatz des Speicherbereiches MB 1, und außerdem wird sie von der Zugriffssteuereinrichtung DMAC über die Leitung Lc abgegeben. Über diese Leitung Lc gelangt die Adresse A DR 3 zu dem Adresseneingang des Pufferregisters Breg, in welches diese Adresse mit Auftreten eines »1 «-Steuersignals auf der Steuerleitung c/1 eingeschrieben wird, welches dem zugehörigen Kennzeichenbit entspricht Mit dem Auftreten dieses »1 «-Steuersignals wird im übrigen die vom Ausgang des Pufferregisters Breg — bei dem es sich beispielsweise um ein Schieberegister handeln kann — abgegebene Adresse ADR1 über das nunmehr übertragungsfähige UND-Glied G9 und das ODER-Glied G 7 an den Eingang/Ausgang /öl des Verbindungsspeichers CW

abgegeben. Über diesen Eingang/Ausgang io 1 wird die betreffende Adresse nun in demjenigen Speicherplatz des Verbindungsspeichers CM eingeschrieben, der von dem Adressengenerator Ag noch adressiert dem Leitungsabschnitt zugehörig ist, über welchen zuvor das Anforderungssignal aufgenommen worden ist. Es dürfte einzusehen sein, daß die Folge, mit der der Adressengenerator Ag seine Adressen abgibt, an die vorstehend betrachteten Vorgänge zeitlich angepaßt sein wird. Im übrigen sei an dieser Stelle noch angemerkt, daß die über das UND-Glied G9 abgegebene Adresse ADR 1 gegebenenfalls über die lnkrementierungsschaltung Ine geleitet wird, um beispielsweise im Wert um + 1 erhöht zu werden. Wie oben bereits angedeutet, wird man von einer solchen Maßnahme dann Gebrauch machen, wenn die vom Ausgang des UND-Gliedes G9 abgegebene Adresse lediglich den ersten Speicherplatz eines Speicherbereiches der Speicheranordnung DMbezeichnet.

Mit dem Auftreten eines »K<-Steuersignals auf der Steuerleitung el 1 ist außerdem das UND-Glied GlO übertragungsfähig, so daß an dessen Ausgang ein »1 «-Signal auftritt. Dieses »!«-Signal gelangt über das ODER-Glied GIl zum Eingang/Ausgang io2 des Verbindungsspeichers CM hin. Über diesen Eingang/ Ausgang /o2 wird das betreffende »1 «-Signal in die Kennzeichenbitstelle, z. B. ZUTz. desjenigen Speicherplatzes eingeschrieben, der dem Leitungsabschnitt zugehörig ist, welcher zuvor ein Anforderungssignal abgegeben hat. Die betreffende Kennzeichenbitstelle ist dabei lediglich eine Bitstelle des Speicherplatzes, in dem auch die zuvor erwähnte Adresse ADR 1 eingeschrieben worden ist. Im Anschluß an diesen Vorgang enthält der Verbindungsspeicher CM dann in dem betreffenden Speicherplatz eine Adresse, wie sie beispielsweise im linken Teil des Verbindungsspeichers CM mit ADR bezeichnet ist, und ein Kennzeichenbit »1«. wie dies in der Kennzeichenbitstelle ZUTa angedeutet ist. Bei der betreffenden Adresse kann es sich beispielsweise um die Adresse ADR1 oder ADR1 + 1 handeln. In dem Pufferregister Breg steht nunmehr die Adresse ADR 3.

Bevor ein weiterer Leitungsabschnitt von dem Adressengenerator .4»adressiert wird, kann im übrigen von der Zugriffssteuereinrichtung DMAC über die Leitung Lc noch ein Signal abgegeben werden, weiches die Aufnahmebereiischaft der Schaltungsanordnung bezüglich der Aufnahme und Zwischenspeicherung von Datensignalen angibt. Ein derartiges Signal kann bei derjenigen Einrichtung, die das erwähnte Anforderungssignal abgegeben hat, dann als Sendeaufforderungssignal ausgewertet werden, woraufhin von der betreffenden Einrichtung dann Datensignale abgegeben werden.

Werden nun über denjenigen Leitungsabschnitt, in dessen zugehörigen Speicherplatz des Verbindungsspeichers CMzuvor eine Adresse und ein »!«-Kennzeichenbit eingeschrieben worden sind, Datensignale zugeführt, so bedeutet das Auftreten derartiger Datensignale, daß diese bei entsprechender Ansteuerung der Leitungsgruppe TG von dem Adressengenerator Λ^-her über die Leitung Lb weitergeleitet werden. Durch die zu dem betreffenden Zeitpunkt von dem Adressengenerator Ag abgegebene Adresse wird dann der zugehörige Speicherplatz des Verbindungsspeichers CM adressiert Dadurch tritt am Eingang/Ausgang /o2 dieses Verbindungsspeichers nunmehr ein »1«-Bit auf, welches infolge Fehlens eines »!«-Steuersignals am Sperreingang des Sperrgliedes G3 zur Abgabe eines »!«-Signals vom

Ausgang dieses Sperrgliedes fiihri. Dadurch ist nunmehr das UND-Glied C4 für eine Übertragung vorbereitet. Diesem UND-Glied C4 werden an dem mit dem Eingang/Ausgang io 1 des Verbindungsspeichers CM verbundenen Eingang die Adressenbits der Adresse zugeführt, die aus dem gerade adressierten Speicherplatz, des Verbindungsspeichers CMabgerufen wird. Mit dieser Adresse erfolgt über die Zugriffssteuereinriehuing DMAC nunmehr eine Adressierung der Speicheranordnung DM. In den so adressierten Speicherplatz bzw. Speicherbereich der Speicheranordnung DM weiden dann die über die Leitung Lb anschließend empfangenen Datensignalbits eingespeichert. Die vom Ausgang des UND-Gliedes CA dabei abgegebene Adresse gelangt über das UND-Glied C 6 ferner zu der lnkrementierungsschaliung Inc. die eine im Wert veränderte, im vorliegenden Fall erhöhte Adresse über das ODER-Glied Gl wieder an den Verbindungsspeicher CM abgibt. In diesem Verbindungsspeicher CM wird die betreffende Adresse dann wieder in demjenigen Speicherplatz eingeschrieben, der von dem Adressengenerator Ag noch adressiert ist.

In der vorstehend geschilderten Art und Weise werden nun Datensignale in den Speicherplätzen des Speicherbereiches MD 1 abgespeichert, wobei in den Verbindungsspeicher CM jeweils die Adresse desjenigen Speicherplatzes des Speicherbereichs MB 1 wieder eingeschrieben wird, der als nächster Speicherplatz für die Aufnahme von Datensignalen zu adressieren ist. Diese Vorgänge laufen dabei bezüglich ein und desselben Leitungsabschnitts ab. Wenn hingegen Datensignale über einen anderen Leitungsabschnitt als dem gerade betrachteten Leitungsabschnitt aufzunehmen sind, dann wird über diesen Leitungsabschnitt zunächst ein Anforderungssignal zugeführt, auf dessen Auftreten hin den oben erläuterten Vorgängen entsprechende Vorgänge ablaufen. Dies bedeutet, daß mit dem Auftreten eines solchen weiteren Anforderungssignals zunächst das UND-Glied C5 in den übertragungsfähigen Zustand gesteuert wird. Der Grund dafür liegt darin, daß der Verbindungsspeicher CM an der Kennzeichenbitstelle (ZUTa bis ZUTz) des dem betreffenden I eitiingsabschnitt zugehörigen Speicherplatzes lediglich eine »0« gespeichert bzw. einen Eintrag gelöscht hat. Dadurch wird mit der im Pufferregister Breg enthaltenen Adresse — das ist annahmegemäß die Adresse A DR 3 — der Speicherbereich MB 3 der Speicheranordnung DM adressiert. Infolgedessen wird aus dem ersten Speicherplatz dieses Speicherbereichs MB3 die Adresse ADR2 abgeholt, und zwar ebenfalls zerstörungsfrei, und dem Pufferregister Breg zugeführt. Mit dem Einspeichern dieser Adresse ADR 2 als der Adresse, die einen weiteren Speicherbereich der Speicheranordnung DM für eine Datensignalabspeicherung bezeichnet, wird die in dem Pufferregister Breg noch enthaltene Adresse ADR3 über das UND-Glied G 9 und das ODER-Glied G 7 in den Verbindungsspeicher CM eingeschrieben. Am Adresseneingang ia des Verbindungsspeichers CM steht dabei noch die Adresse an, die den Verbindungsabschnitt bezeichnet, über den das Anforderungssignal gerade aufgenommen worden ist. Damit wird in dem Verbindungsspeicher CM der dem betreffenden Leitungsabschnitt zugehörige Adressenplatz adressiert, in den die Adresse ADR3 nunmehr eingeschrieben wird. Außerdem wird das zugehörige Kennzeichenbit dieses Speicherplatzes auf »1« gesetzt

Den vorstehend betrachteten Vorgängen völlig entsprechende Vorgänge laufen bei der in Fig.2

dargestellten Schaltungsanordnung dann ab, wenn ein Anforderungssignal über einen noch weiteren Leitungsabschnitt zugeführt wird. In diesem Fall würde der Speicherbereich MB 2 adressiert werden, aus welchem dann die Adresse ADR 1 als die Adresse desjenigen Speicherbereiches abgeholt werden könnte, der anschließend für eine weitere Zuteilung bereitstünde. Ein solches Vorgehen würde indessen einschließen, daß in dem Speicherbereich MB 1 — der durch die Adresse ADR 1 bezeichnet ist — enthaltene Datensignale durch neue Datensignale überschrieben werden könnten. Um damit zusammenhängende Schwierigkeiten zu vermeiden, ist vorgesehen, daß die Kennzeichenbitfelder der gewissermaßen hintereinander geketteten Speicherbereiche der Speicheranordnung DM auf »0« gesetzt sind, wodurch angezeigt wird, daß die betreffenden Speicherbereiche im Zuge der aufeinandertolgenden Speicherbereichszuteilung verfügbar sind. Lediglich der letzte Speicherbereich der so hintereinander geketteten Speicherbereiche enthält als Kennzeichenbit eine »!«-Bit, welches anzeigt, daß das Ende der Speicherbereichsketle erreicht ist. Gemäß F i g. 2 weisen die Kennzeichenbitstellen Fl und F3 jeweils eine »0« auf. während die Kennzeichenbitstelie F2 eine »1« aufweist. Nimmt man einmal an, daß der letzte Speicherbereich der hintereinander geketteten Speicherbereiche der Speicheranordnung DM für eine Datensignalaufnahme und -zwischenspeicherung zur Verfügung gestellt ist, so werden weitere Anforderungen nach Zuteilung entsprechender Speicherbereiche solange nicht berücksichtigt werden können, bis in das Pufferregister Breg wieder die Adresse ADR 1 eingeschrieben ist. Dies wird durch den zentralen Prozessor CPU gemäß F i g. 2 vorgenommen werden, wenn diesem eine Information darüber vorliegt, daß die. Datensignale zumindest aus dem Speicherbereich MB 1 ausgelesen worden sind.

Der zentrale Prozessor CPU gemäß Fig. 2 steuert überdies das Löschen der in dem Verbindungsspeicher CM gespeicherten Angaben für den Fall, daß die Datensignalverarbeitung bezüglich über eines der Leitungsabschnitte beendet ist, dem ein Speicherbereich in der Speicheranordnung DM zugeteilt worden ist. In diesem Fall gibt der zentrale Prozessor CPU die Adresse des betreffenden Speicherbereiches zusammen mit einem Steuersignal an die Datenübertragungssteuereinrichtung CC ab. Die betreffende Adresse steht dem zentralen Prozessor CPU aufgrund der Tatsache zur Verfügung, daß der betreffende Speicherbereich zuvor unter Mitwirkung durch den zentralen Prozessor CPU bedient worden ist, um die in ihm enthaltenen Datensignale weiterzuleiten.

Die von dem zentralen Prozessor CPU somit abgegebenen Signale bewirken über die Zugriffssteuereinrichtung DMAC, daß ein »!«-Steuersignal auf der Steuerleitung el 1 auftritt und daß die erwähnte Adresse auf der Leitung Lc auftritt Das betreffende Steuersignal bewirkt, daß die Adresse in das Register Reg der Einstellschaltung Ec eingespeichert wird. Außerdem bewirkt das betreffende Steuersignal, daß der Adressengenerator Ag kurzzeitig mit seiner Adressenabgabe aufhört. Dadurch ist sichergestellt, daß die betreffende Adresse keinerlei Störungen über die Leitung Lc verursacht

Anschließend werden mittels der Vergleichereinrichtung G15 die in dem Register Reg enthaltene Adresse mit den nacheinander vom Verbindungsspeicher CM über die Leitung Lx abgegebenen Adressen verglichen. Diese Adressen werden durch aufeinanderfolgendes

Adressieren des Verbindungsspeichers CAi durch den Adressengenerator Ag bereitgestellt Stellt die Vergleichereinrichtung G15 eine Obereinstimmung der durch sie miteinander verglichenen Adressen fest, so gibt sie ausgangsseitig era »1«-SignaI ab. Dieses Signal bewirkt, daß die UND-Glieder G 13 und G14 in den übertragungsfähigen Zustand gelangen und über die Leitungen Ly und Lu »O«-Signale an die Eingänge/Ausgänge io 1, io 2 des Verbindungsspeichers CM abgeben, in welchem die betreffenden »O«-Signale in demjenigen Speicherplatz eingeschrieben werden, der durch die von dem Adressengenerator Ag noch abgegebene Adresse bezeichnet ist Dabei handelt es sich um die Adresse desjenigen Speicherplatzes, der dem Leitungsabschnitt zugeordnet ist, welchem der Speicherbereich zugeteilt worden war, dessen Adresse gerade in dem Register Nunmehr sei noch bemerkt, daß in der Datenübertragungssteuereinrichtung CC gemäß F i g. 2 lediglich einzelne Verknüpfungsglieder auch für den Fall gezeigt sind, daß Signale bzw. Adressen mit jeweils einer Anzahl von Bits auf der Eingangsseite bzw. Ausgangsseite dieser Verknüpfungsglieder auftreten. Es dürfte einzusehen sein, daß die betreffenden Verknüpfungsglieder jeweils stellvertretend für eine entsprechende Anzahl von Verknüpfungsgliedern stehen, die eine Parallelübertragung der ihnen jeweils zugeführten Bits ermöglichen. Im übrigen ist darauf hinzuweisen, daß für die Reg gespeichert ist. Die Abgabe eines »Ott-Ausgangssignals vom UND-Glied G 14 bewirkt übrigens, daß der Inhalt des Registers Reg anschließend gelöscht wird. Damit kann dem betreffenden Leitungsabschnitt anschließend wieder auf entsprechende Anforderung hin ein Speicherbereich der Speicheranordnung DM zugeteilt werden.

Realisierung der in F i g. 2 gezeigten Schaltungsanordnung der Datenübertragungssteuereinrichtung CC ein Mikroprozessorsystem verwendet werden könnte, mit dem die Speicherzugriffssteuereinrichtung DMAC so- > wie die Leitungsanschlußgruppe TG verbunden sind.

Im Hinblick auf die vorstehend erläuterten Einstellbzw. Löschvorgänge in dem Verbindungsspeicher CM und in der Speicheranordnung DM sei noch angemerkt, daß prinzipiell auch in anderer Weise die erforderlichen

ίο Einstell- bzw. Löschsignale erzeugt werden können als dies erläutert worden ist. So kann das Kennzeichenbit im Verbindungsspeicher CM, welches die Zuteilbarkeit eines Speicherbereichs der Speicheranordnung DM angibt, von über den noch zugehörigen Leitungsabschnitt übertragenen Steuersignalen (z.B. Blockendesignal) oder von dem zentralen Prozessor CPU oder von internen Signalen der Steuereinrichtung CC her beim Erreichen eines Datenbereichsendes zurückgesetzt werden. Anschließende Anforderungen zum Abspeiehern von Datensignalen, die über die Leitungsabschnitte zugeführt werden, bewirken dann eine Zuteilung derartiger wieder zuteilbarer Speicherbereiche der Speicheranordnung DM.

Abschließerd sei noch darauf hingewiesen, daß vorstehend lediglich von einer Speicheranordnung die Rede war, daß aber ohne weiteres auch mehrere Speicheranordnungen mit untereinander unterschiedlich großen Speicherbereichen verwendet werden können. In diesem Fall wäre dann für jede Speicheran-

jo Ordnung ein gesondertes Pufferregister (Breg) \orzusehen. Die Auswahl des jeweiligen Pufferregisters könnte vorzugsweise durch zusätzliche Steuerkennzeichenbits erfolgen, die im Verbindungsspeicher CM abgespeichert werden könnten.

Hierzu 2 Blatt Zeichnungen

Claims (10)

Patentansprüche:

1. Schaltungsanordnung zum vorübergehenden Speichern von über Leitungsabschnitte zugeführten binärcodierten Nachrichten- oder Datensignalen in Vermittlungsanlagen mit einer die Signalübertragung steuernden Steuereinrichtung, an die die Leitungsabschniite angeschlossen sind, mit einem Verbindungsspeicher, der der Steuereinrichtung Information über die Weiterleitung der Signale zur Verfügung stellt, und mit einer Speicheranordnung, in der den einzelnen Leitungsabschnitten Speicherbereiche für die Signalspeicherung zur Verfügung gestellt werden, dadurch gekennzeichnet, daß der Verbindungsspeicher (CM) für jeden Leitungsabschnitt (L 1 bis Lz), über den ein Signal zugeführt wird, die Adresse einss für die Speicherung des betreffenden Signals von der Steuereinrichtung (CC) bereitgehaltenen Speicherbereichs der Speicheranordnung (DM) abspeichert und

daß die Steuereinrichtung (CC) auf die erste Ansteuerung eines solchen Speicherbereichs (z. B. MSl) hin dem Verbindungsspeicher (DM) die Adresse (z.B. ADVj eines weiteren Speicherbereichs (MB3) als nun bereitzuhaltender Speicherbereich zur Verfügung stellt.

2. Schallungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß die Steuereinrichtung (CC) zunächst die Adressen (AD3) des weiteren Speicherbereichs (MB 3) aus demjenigen Speicherbereich (MB I) der Speicheranordnung (DM), der gerade das erste Mal angesteuert wird, abholt,

daß sie danach die betreffende Adresse (MB3) in einem Pufferregister (Breg) der Steuereinrichtung fCQabspeichert und

daß sie bei Auftreten eines Anforderungssignals auf einem hinsichtlich der Signalübertragung erst noch zu erfassenden weiteren Leitungsabschnitt die betreffende Adresse (MB 3) aus dem Pufferregister (Breg) an einem diesem Leitungsabschnitt zugehörigen Speicherplatz im Verbindungsspeicher (CM) abspeichert.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß zum Abspeichern der im Pufferregister (Breg) noch enthaltenen Adresse (ADR 1) im Verbindungsspeicher (CM) die auf das Auftreten eines Anforderungssignals hin aus der Speicheranordnung (DM) abgeholte weitere Adresse (AD3) die noch enthaltene Adresse (ADR 1) aus dem Pufferregister (Breg) zur Abgabe an den Verbindungsspeicher (CM) herausschiebt.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinrichtung (CC) mit jedem auf dem dem betreffenden Speicherplatz zugehörigen Leitungsabschnitt (z. B. Ll) auftretenden weiteren Anforderungssignal die in einem Speicherplatz des Verbindungsspeichers (CM) abgespeicherte Adresse (z. C. ADR I) ändert.

5. Schaltungsanordnung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß die Steuereinrichtung (CC) die vom Pufferregister (Breg) an den Verbindungsspeicher (CM) übertragene Adresse im Zuge dieser Übertragung ändert.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet.

daß die mit den einzelnen Leitungsabschnitten (L I

bis Lz) und mit der Speicheranordnung (DM) verbundene Steuereinrichtung (CC) ein mit dem Verbindungsspeicher (CM) verbundenes Pufferregister (Breg) enthält, das eingangsseitig und ausgangsseitig mit der Speicheranordnung (DM) tut Aufnahme von Adressen, die auf eine Anforderung hin für eine Signalspeicherung bereitgestellte Speicherbereiche (MBi, MB2, MB 3) bezeichnen, una zum Adressieren desjenigen Speicherbereiches (z. B. MBi), der durch die in ihm enthaltene Adresse (ADRi) bezeichnet ist und aus dem eine einen weiteren Speicherbereich (MB 3) bezeichnende Adresse (ADR 3) abholbar ist, verbindbar ist, und
daß der Verbindungsspeicher (CM) mit seinem Ausgang (io 1), der jeweils zu benutzende Speicherbereiche der Speicheranordnung (DM) bezeichnende Adressen abgibt, über eine Adressenänderungseinrichtung (Ine) mit seinem Adresseneinschreibeingang (io 1) verbunden ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Verbindungsspeicher (CM) den einzelnen Leitungsabschnitten (L I bis Lz) zugehörige einzelne Speicherplätze aufweist, in denen zusätzlich zu der einen Speicherbereich bzw. Speicherplatz in der Speicheranordnung (DM) bezeichnenden Adresse noch ein Kennzeichenbit (ZUTa und ZUTz)enthalten ist, das eine Unterscheidung zwischen Leitungsabschnitten, denen ein Speicherbereich in der Speicheranordnung (DM) bereits zugeteilt worden ist, und Leitungsabschnitten, denen auf eine Anforderung hin ein entsprechender Speicherbereich in der Speicheranordnung (DM)ersi noch zuzuteilen ist, ermöglicht.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß mit dem Übertragen einer Adresse aus dem Pufferregister (Breg) zum Verbindungsspeicher (CM) hin zugleich das Kennzeichenbit (ZUTa bis ZUTz) änderbar ist, welches in dem für die Aufnahme der betreffenden Adresse vorgesehenen Soeicherplatz des Verbindungsspeichers (CM) enthalten ist.

9. Schaltungsanordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Steuereinrichtung (CC) über eine einen direkten Speicherzugriff ermöglichende Zugriffssteuereinrichtung (DMAC) mit der Speicheranordnung (DM) verbunden ist.

10. Schallungsanordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die einzelnen Speicherplätze des Verbindungsspeichers (CM) zusammen mit einer Abfrage der einzelnen Leitungsabschnitte (L 1 bis Lz) zum Zwecke der Ermittlung des Auftretens von Verbindungsanforderungs- bzw. Datensignalen ?.dressierbar sind.