DE3036034A1

DE3036034A1 - Verfahren und schaltungsanordnung zur aufnahme und zwischenspeicherung von datensignalen in einer datenvermittlungsanlage

Info

Publication number: DE3036034A1
Application number: DE19803036034
Authority: DE
Inventors: Gerhard Dipl.-Ing. Mt. Laurel N.J. Moschitz; Richard Dipl.-Ing. Voorhees N.J. Schoonhoven
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1980-09-24
Filing date: 1980-09-24
Publication date: 1982-05-19
Also published as: ATA405481A; NO154366B; AT389408B; US4437170A; NO154366C; IT1139439B; BR8106092A; DE3036034C2; IT8124023A0; NO813202L; BE890488A; MX151171A

Description

Unser Zeichen VPA

Verfahren und Schaltungsanordnung zur Aufnahme und Zwischenspeicherung von Datensignalen in einer Datenvermittlungsanlage

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Aufnahme und Zwischenspeicherung von über Leitungsabschnitte zugeführten Datensignalen in einer Datenvermittlungsanlage vor Bearbeitung oder Weiterleitung dieser Datensignale an andere Leitungsabschnitte, mit einer Datenübertragungssteuereinrichtung, an der die Leitungsabschnitte angeschlossen sind, mit einem Verbindungsspeicher, der der Datenübertragungssteuereinrichtung Informationen über die Datensignalweiterleitung zur Verfügung stellt, und mit einer Speicheranordnung, die den Leitungsabschnitten Speicherbereich* für eint Dsitensignalspeicherung zur Verfügung zu stellen gestattet. Unter Leitungsabechnitten werden hier sowohl von bzw. zu Dateni^ilnefamersfcellen veg- bzw. hirführende Leitungen als auch zu weiteren Datenvermittlungsanlagen hinführende bzw. von djesaa haftommaxle Leitungen verstagen.

Ein Verfahren und eine Schaltungsanordnung der vorstehend bezeichneten Art sind bereits bekannt ("Siemens-Zeitschrift" 51, 1977, Heft 1, Seiten 18 bis 23; Firmendruckschrift "Siemens-System EDX Systembeschreibung", Ausgabe 7/79, insbesondere Fig. 4 und 10). Bei dieser bekannten Schaltungsanordnung ist in der Datenübertragungssteuereinrichtung ein Pufferspeicher vorgesehen, in welchem Daten zwischengespeichert werden, die von einem der Leitungsabschnitte zugeführt worden sind, bevor die betreffenden Daten an einen anderen Leitungsabschnitt ausgesendet werden. Dabei ist ein derartiger Speicher jedem Leitungsabschnitt fest zugeordnet. Das Abspeichern von Daten-

Nt 1 Fra / 18.7.1980

-/- VPA SOP 24 09DE

Signalen in die betreffenden Pufferspeicher erfolgt zyklisch, wobei der Zentralprozessor die Datensignale vor deren Weiterverarbeitung umspeichern muß. Dabei dürfte ersichtlich sein, daß die betreffenden Speicher umso größer sein müssen, je höher die Übertragungsgeschwindigkeit auf den einzelnen Leitungsabschnitten ist. Das Umspeichern bringt einen entsprechend hohen Arbeitsaufwand im Zentralprozessor der Datenvermittlungsanlage mit sich.

Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie demgegenüber mit einer geringeren Belastung des Zentralprozessors im Zuge der Datensignalverarbeitung ausgekommen werden kann und wie dennoch die kritischen Realzeitbedingungen für das Zuordnen von Pufferspeicherbereichen eingehalten werden können.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei.einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß in dem Verbindungsspeicher für jeden Leitungsabschnitt, über den Datensignale zugeführt werden, eine Adresse eines für die Aufnahme und Zwischenspeicherung der betreffenden Datensignale bereitgehaltenen Speicherbereiches der Speicheranordnung abgespeichert wird und daß auf die erste Ansteuerung eines solchen Speicherbereiches hin der Datenübertragung s's teuere inrichtung die Adresse eines weiteren Speicherbereiches als desjenigen Speicherbereiches zur Verfügung gestellt wird, welcher einem weiteren Leitungsabschnitt auf eine Anforderung hin für eine Datensignalspeicherung zugeteilt wird.

Die Erfindung bringt den Vorteil mit sich, daß der Zentralprozessor nicht mehr in einem solchen Ausmaß belastet ist wie bei dem oben betrachteten bekannten Verfahren. Die erzielte Entlastung des Zentralprozessors geht dabei auf den Umstand zurück, daß die zwischenzuspeichernden Datensignale nicht erst in einen Pufferspeicher abge-

ORIGiNAL INSPECTED

-y- VPA 8OP 24 0 9DE

speichert werden, sondern sofort in den Speicherbereich der als Hauptspeicher dienenden Speicheranordnung eingeführt werden. Da der betreffende Speicherbereich dann nicht mehr überschrieben wird, erübrigt sich somit ein Umspeichern der Datensignale. In dem vorhandenen Verbindungsspeicher werden die Adressen der für eine Datensignalabspeicherung in Frage kommenden Speicherbereiche abgespeichert, die von unterschiedlicher Größe sein können. Durch die Maßnahme der Bereitstellung der Adresse eines weiteren Speicherbereiches der Speicheranordnung auf die erste Ansteuerung eines für eine Datensignalabspeicherung zur Verfugung gestellten Speicherbereiches ergibt sich überdies der Vorteil, daß keine besonderen Vorgänge bezüglich der Ermittelung von Speicherbereichen für eine Datensignalaufnahme ausgeführt werden müssen. Die für eine Datensignalabspeicherung in der Speicheranordnung verfügbaren Speicherbereiche lassen sich nämlich auf einfache Weise durch eine Kettung festlegen, auf die dann im Zuge der Abspeicherung von Datensignalen Bezug genommen wird, die von den Leitungsabschnitten her zugeführt werden,bzw. im Zuge der Zuteilung von Speicherbereichen zu den einzelnen Leitungsabschnitten. Dabei werden vorzugsweise den verschiedenen Leitungsabschnitten auch verschiedene Speicherbereiche der Speicheranordnung für eine Datensignal-

25' abspeicherung zugeteilt.

Zweckmäßigerweise wird die Adresse des genannten weiteren Speicherbereiches der Speicheranordnung aus demjenigen Speicherbereich abgeholt, der gerade einem Leitungsabschnitt zugeteilt wird, also das erste Mal angesteuert wird. Die betreffende Adresse wird dann in einem Pufferregister der Datenübertragungssteuereinrichtung abgespeichert und aus diesem Pufferregister bei Auftreten eines Anforderungssignals auf einem hinsichtlich der Datensignalübertragung erst, d.h. neu zu erfassenden weiteren Leitungsabschnitts in den Verbindungsspeicher an einem

- ^- VPA 8OP 24 0 9 DE

Leitungsabschnitt zugehörigen Speicherplatz eingespeichert. Dies bringt den Vorteil einer besonders einfachen und schnellen Bereitstellung der Adressen mit sich, die die für eine Datensignalspeicherung dienenden Speicherbereiche bezeichnen.

Vorzugsweise wird das Einspeichern der genannten Adresse in dem Verbindungsspeicher dadurch vorgenommen, daß ,die auf das Auftreten eines Anforderungssignals hin aus der Speicheran-Ordnung abgeholte Adresse die in dem Pufferregister noch enthaltene Adresse aus diesem Pufferregister zur Abgabe an den Verbindungsspeicher herausschiebt. Dadurch ergibt sich der Vorteil eines besonders schnellen und einfachen Betriebs hinsichtlich der Bereitstellung der Adressen.

Die in einem Speicherplatz des Verbindungsspeichers abgespeicherte Adresse wird vorzugsweise mit jedem weiteren Auftreten eines Anforderungssignals über den dem betreffenden Speicherplatz zugehörigen Leitungsabschnitt geändert. Dadurch ergibt sich der Vorteil, daß auf besonders einfache Weise die für eine Datensignalabspeicherung in dem jeweiligen Speicherbereich in Frage kommenden Speicherplätze bezeichnet sind und daß auch die jeweilige Speicherbereichsgröße berücksichtigt werden kann.

Es kann gegebenenfalls zweckmäßig sein, die von dem Pufferregister an den Verbindungsspeicher übertragene Adresse bereits bei dieser Übertragung zu ändern. Von einer solchen Maßnahme wird in vorteilhafter Weise dann Gebrauch gemacht werden, wenn durch die in dem Pufferregister stehende Adresse ein Speicherplatz (Kopfzelle) in der Speicheranordnung bezeichnet ist, an welchem die Adresse eines weiteren Speicherbereiches abgespeichert ist. Durch die Änderung der von dem Pufferregister an den Verbindungsspeicher übertragenen Adresse kann dann beispielsweise der dem gerade erwähnten Speicherplatz unmittelbar folgende Speicherplatz des betreffenden Speicherbereiches bezeichnet werden, der einem Leitungsabschnitt für die Datensignalspeicherung zugeteilt ist.

ORIGINAL INSPECTED

„ .. 3Q.36.034 Q " *' . : :: ; \l·: ;

VPA 80 P 2 4 0 9 DE

Zur Durchführung des Verfahrens gemäß der Erfindung ist es zweckmäßig, eine Schaltungsanordnung zu verwenden, die dadurch gekennzeichnet ist, daß die mit den einzelnen Leitungsabschnitten und mit der Speicheranordnung verbundene Datenübertragungssteuereinrichtung ein mit einem Verbindungsspeicher verbundenes Pufferregister enthält, welches eingangsseitig mit der Speicheranordnung zur Aufnahme von Adressen verbindbar ist, die Speicherbereiche bezeichnen, welche auf eine Anforderung hin für eine Datensignalspeicherung bereitstellbar sind, daß da,s Pufferregister ausgangsseitig ebenfalls mit der Speicheranordnung verbindbar ist und über diese Verbindung denjenigen Speicherbereich zu adressieren gestattet, der durch die in ihm enthaltene Adresse bezeichnet ist und aus dem eine einen weiteren Speicherbereich bezeichnende Adresse ggfs. mit einer Steuerinformation abholbar ist, und daß der Verbindungsspeicher mit seinem Ausgang, der die Jeweils zu benutzenden Speicherbereiche der Speicheranordnung bezeichnende Adressen abgibt, über eine Adressenänderungseinrichtung mit seinem Adresseneinschreibeingang verbunden ist. Hierdurch ergibt sich der Vorteil eines besonders geringen schaltungstechnischen Aufwands hinsichtlich des Aufbaus der Datenübertragungssteuereinrichtung.

Zweckmäßigerweise sind in dem Verbindungsspeicher den einzelnen Leitungsabschnitten einzelne Speicherplätze zugehörig, in denen zusätzlich zu der einen Speicherbereich bzw. Speicherplatz in der Speicheranordnung bezeichnenden Adresse noch ein Kennzeichenbit vorgesehen ist, durch welches eine Unterscheidung zwischen Leitungsabschnitten, denen bereits ein Speicherbereich in der Speicheranordnung zugeteilt worden ist, und Leitungsabschnitten vornehmbar ist, denen auf eine Anforderung hin ein entsprechender Speicherbereich in der Speicheranordnung erst zuzuteilen ist. Hierdurch ergibt sich der Vorteil eines besonders geringen schaltungstechnischen Aufwands für die Steuerung.

->- VPA 80Ρ2Λ090Ε

Vorzugsweise ist mit dem Übertragen einer Adresse aus dem Pufferregister zu dem Verbindungsspeicher hin zugleich das Kennzeichenbit änderbar, welches in dem für die Aufnahme der betreffenden Adresse vorgesehenen Speicherplatz des Verbindungsspeichers enthalten ist. Durch diese Maßnahme ergibt sich der Vorteil, daß die Datenübertragungssteuereinrichtung zusammen mit dem Verbindungsspeicher auf besonders einfache Weise zusammenarbeiten kann. Das erwähnte Kennzeichenbit iet im übrigen auch Auf Grund von anderen Steuersignalen änderbar, beispielsweise vom Zentralprozessor her.

Zweckmäßigerweise ist die Datenübertragungssteuereinrichtung über eine einen direkten Speicherzugriff ermöglichende Zugriffssteuereinrichtung mit der Speicheranordnung verbunden. Dies bringt den Vorteil eines besonders einfachen Betriebs zwischen der Datenübertragungssteuereinrichtung und der Speicheranordnung mit sich.

Die einzelnen Speicherplätze des Verbindungsspeichers sind zweckmäßigerweise zusammen mit einer Abtastung der einzelnen Leitungsabschnitte zum Zwecke der Ermittlung -des Auftretens von Verbindungsanforderungs- bzw. Datensignalen adressierbar. Dadurch ergibt sich der Vorteil eines besonders geringen Ansteuerungsaufwands für die Leitungsabschnitte und den Verbindungsspeicher.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockschaltbild eine Datenvermittlungsanlage, bei der die Erfindung angewendet werden kann.

Fig. 2 zeigt in einem Blockschaltbild eine Schaltungsanordnung gemäß der Erfindung, wie sie in der Daten-Vermittlungsanlage gemäß Fig. 1 einsetzbar ist.

ORIGINAL INSPECTED

.. .. 3Q3603A

/94 '

-/- VPA 8OP 24 09DE

In Fig. 1 ist ein Blockschaltbild einer Datenvermittlungsanlage gezeigt, wie sie an der eingangs genannten Stelle bereits beschrieben ist. Gemäß Fig. 1 ist allerdings nur eine Leitungsanschlußgruppe TG vorgesehen, die einen Prüfleitungsanschluß TT und 63 Leitungsanschlüsse LT1 bis LT63 aufweist. An diesen Leitungsanschlüssen sind Leitungsabschnitte L1 bis L63 angeschlossen. Den zu der Leitungsanschlußgruppe gehörenden Leitungsanschlüssen und dem zugehörigen Prüfleitungsanschluß ist eine Leitungsgruppensteuerung TGC zugehörig.

Mit der Leitungsanschlußgruppe TG ist eine Datenübertragungssteuereinrichtung CC verbunden. Diese Datenübertragungssteuereinrichtung CC ist an einer Busleitung BUS angeschlossen. An der Busleitung BUS sind ferner ein zentraler Prozessor CPU und ein Hauptspeicher MM angeschlossen.

Wie aus der eingangs erwähnten Stelle bekannt, erfolgt die Datensignalübertragung zwischen verschiedenen Leitungsabschnitten bei· der in Fig. 1 dargestellten Datenvermittlungsanlage unter der Mitwirkung durch die Datenübertragungssteuereinrichtung CC. Die Datenübertragungssteuereinrichtung fragt die Leitungsabschnitte bzw. Leitungsanachlüase auf das Vorliegen von Verbindungsanforderungen bzw. Datensignalen ab, um diese dann nach Zwischenspeicherung an den gewünschten Leitungsabschnitt weiterzuleiten. Die Informationen darüber, wohin die jeweils aufgenommenen Datensignale weiterzuleiten sind, sind in einem Verbindungsspeicher der betreffenden Datenübertragungssteuereinrichtung CC abgespeichert. Derartige Informationen werden zu Beginn einer jeden Datenverbindung ermittelt und entsprechend abgespeichert.

Der gemäß Fig. 1 vorgesehene, auch als Zentralprozessor zu bezeichnende zentrale Prozessor CPU dient zur Steuerung

«β

-f- VPA SO P 2 4 ο 9 DE

des Betriebs der Datenübertragungssteuereinrichtungen CC und des Hauptspeichers MM. Auf die damit zusammenhängenden Vorgänge "braucht hier jedoch nicht weiter eingegangen zu werden, da diese Vorgänge als "bereits bekannt vorausgesetzt werden können.

In Fig. 2 ist in einem Blockschaltbild ein möglicher Aufbau einer Schaltungsanordnung gezeigt, die in der in Fig. 1 angedeuteten Datenüberträgungssteuereinrichtungen enthalten ist. Diese Steuereinrichtung ist in Fig. 2 generell mit CC bezeichnet. Die betreffende Steuereinrichtung CC ist über Verbindungsleitungen La, Lb, Lc mit einer Leitungsanschlußgruppe TG verbunden, an der gemäß Fig. 2 Leitungsabschnitte L1 bis Lz angeschlossen sind, die Signale sowohl in ankommender als auch in abgehender Richtung zu übertragen vermögen. Gemäß Fig. 2 ist jeder derartige Leitungsabschnitt mit zwei UND-Gliedern G1, G2 in der Leitungsanschlußgruppe TG verbunden. Diese Verknüpfungsglieder G1, G2 sind mit ihren einen Eingängen an einer Adressenleitung angeschlossen, die mit der Leitung La verbunden ist. Der Ausgang des UND-Gliedes G1 ist mit der Leitung Lb verbunden, und der eine Eingang des UND-Gliedes G2 ist mit der Leitung Lc verbunden. Die Leitungen La, Lb, Lc können - wie alle übrigen in Fig. 2 durch dick ausgezogene Linien dargestellte Leitungen jeweils eine Vielzahl von Einzelleitungen, beispielsweise jeweils acht Einzelleitungen umfassen. Die zuvor erwähnten UND-Glieder werden dann in einer entsprechenden An-. zahl vorgesehen sein, um die die verschiedenen Datensignale bildenden Bits parallel übertragen zu können.

Die Datenübertragungssteuereinrichtung CC gemäß Fig. 2 ist ferner mit einem Busleitungssystem verbunden, zu welchem eine Adreßbusleitung AB, eine Steuerbusleitung CB und eine Datenbusleitung DB gehören. Jede dieser drei Busleitungen

ORIGINAL INSPECTED

umfaßt eine Anzahl von Einzelleitungen, beispielsweise jeweils acht Einzelleitungen. An den betreffenden Busleitungen sind gemäß Fig. 2 ein zentraler Prozessor CPU und zwei Speicher DM, PM angeschlossen, die beispielsweise den in Fig. 1 angedeuteten Hauptspeicher MM bilden mögen. Der Speicher PM gemäß Fig. 2 stellt einen Programmspeicher dar; er kann beispielsweise ein ROM-Speicher sein. Der Speicher DM gemäß Fig. 2 stellt den eigentlichen Datenspeicher dar, der nachstehend auch als Speicheranordnung bezeichnet wird. Der Speicher DM kann ein RAM-Speicher sein. Er ist mit einer Speicherzugriffssteuereinrichtung ACC2 an den erwähnten drei Busleitungen AB, CB, DB angeschlossen.

Die Datenübertragungssteuereinrichtung CC weist einen Verbindungsspeicher CM auf, der den einzelnen Leitungsabschnitten L1 bis Lz zugehörige Speicherplätze aufweist. Diese Speicherplätze werden mit dem Adressieren der einzelnen Leitungsabschnitte L1 bis Lz ebenfalls adressiert.

Dazu dient ein Adressengenerator Ag, der mit seinem Adressenausgang - welcher eine Anzahl von Einzelleitungen führen mag, beispielsweise zwölf Einzelleitungen - an einer Adressenleitung angeschlossen ist, mit der einmal die bereits erwähnte Adressenleitung La verbunden ist und mit der zum anderen ein Adresseneingang ia der Speicherzugriff ssteuereinrichtung ACC1 bzw. des Verbindungsspeichers CM verbunden ist.

Die Speicherzugriffssteuereinrichtung ACC1 des Verbindungsspeichers CM ist mit einem Eingang/Ausgang io1 sowohl an einem Eingang eines UND-Gliedes G4 als auch am Ausgang eines ODER-Gliedes G7 angeschlossen. Das UND-Glied G4 ist mit einem weiteren Eingang am Ausgang eines Sperrgliedes G3 angeschlossen. Dieses Sperrglied ist mit einem Signaleingang an einem weiteren Eingang/Ausgang io2 der Speicherzugriffssteuereinrichtung ACC1 des Verbin-

■80 P 2 4 0 9 DE VPA

dungsSpeichers CM angeschlossen. Mit einem Sperreingang ist das Sperrglied G3 an einer Steuerleitung cl1 angeschlossen, die an einem Ausgang einer für einen direkten Speicherzugriff vorgesehenen Speicherzugriffssteuereinrichtung DMAC angeschlossen iet. An dem zuvor erwähnten Eingang/Ausgang io2 des Verbindungsspeichers CM ist außerdem ein ODER-Glied G11 mit seinem Ausgang angeschlossen.

Das bereits erwähnte UND-Glied G4 ist mit einem noch weiteren Eingang an der oben bereits erwähnten Leitung Lb angeschlossen. An dieser Leitung ist ferner ein UND-Glied G5 mit einem Eingang angeschlossen. Dieses UND-Glied G5" ist mit einem Sperreingang am Ausgang des ebenfalls bereits erwähnten Sperrgliedes G3 angeschlossen. Mit einem noch weiteren Eingang ist das UND-Glied G5 am Ausgang eines Pufferregisters Breg angeschlossen.

Das UND-Glied G5 ist mit seinem Ausgang an einem Eingang eines ODER-Gliedes G8 angeschlossen, welches mit einem weiteren Eingang mit dem Ausgang des UND-Gliedes G4 verbunden ist. Der Ausgang des ODER-Gliedes G8 ist an einem Eingang der Zugriffssteuereinrichtung DMAC angeschlossen. Der Ausgang des UND-Gliedes G4 ist ferner mit einem Eingang eines UND-Gliedes G6 verbunden, welches mit einem weiteren Eingang an dem Eingang/Ausgang io1 des Verbindungsspeichers CM angeschlossen ist.

Mit dem Ausgang des UND-Gliedes G6 ist eine Inkrementierungsschaltung Ine eingangsseitig verbunden. Diese Inkrementierungsschaltung Ine dient dazu, ein ihr zugeführtes Signal - bei dem es sich um eine Adresse handelt, wie dies weiter unten noch näher ersichtlichen werden wird - in ihrem Wert zu erhohen, beispielsweise um +1. ■ Die Inkrementierungsschaltung Ine ist ausgangsseitig-mit einem Eingang des bereits erwähnten ODER-Gliedes G7 verbunden. Mit einem weiteren Eingang des ODER-Gliedes G7

ORIGINAL INSPECTED

303603A

ist der Ausgang eines UND-Gliedes G9 verbunden. Dieses UND-Glied G9 ist mit einem Eingang am Ausgang des Pufferregisters Breg und mit einem weiteren Eingang zusammen mit einem Eingang des Registers Breg an der Steuerleitung d1 angescHkassen. Wie durch eine gestrichelte Linie in Fig. 2 angedeutet ist, kann die Inkrementierungsschaltung Ine eingangsseitig gegebenenfalls auch mit dem Ausgang des UND-Gliedes G9 verbunden sein.

Das ODER-Glied G7 ist mit einem weiteren Eingang über eine Leitung Ly an einem Ausgang einer Einstellschaltung Ec angeschlossen. Diese Einstellschaltung kann beispielsweise aus UND-Gliedern G13, G14, einem Vergleicher G15 und einem Register Reg bestehen. Die UND-Glieder führen an ihren einen Eingängen jeweils "O"-Signale. Mit ihren anderen Eingängen sind die UND-Glieder am Ausgang des Vergleichers G15 angeschlossen. Der Vergleicher G15 ist mit seiner einen Eingangsseite über eine Leitung Lx am Eingang/Ausgang io1 des Verbindungsspeichers CM und mit seiner anderen Eingangsseite am Ausgang des Registers Reg angeschlossen. Dieses Register ist eingangsseitig über eine Leitung Lc am Datensignalausgang und mit einem weiteren Eingang über eine Steuerleitung cl2 an einem Steuerausgang der Speicherzugriffssteuereinrichtung DMAC angeschlossen. Mit einem Rücksetzeingang ist das betreffende Register am Ausgang des UND-Gliedes G14 angeschlossen. Die erwähnte Steuerleitung cl2 bzw. eine mit dieser verbundene Steuerleitung ist mit einem Stillsetz- bzw. Stopeingang des Adressengenerators Ag verbunden. Der betreffende Adressengenerator Ag wird auf die Zuführung eines "1"-Signals an seinem gerade erwähnten Eingang st mit der Adressenabgabe aufhören. In diesem Fall kann eine dem Vergleicher G15 von dem Register Reg her zugeführte Adresse mit einer über die Leitung Lx von dem Verbindungsspeieher CM her zugeführten Adresse verglichen werden, wie dies weiter unten noch ersichtlich werden wird. An dieser

Stelle sei lediglich angemerkt, daß im Falle der" Ermittelung einer Übereinstimmung zwischen miteinander' verglichenen Adressen über die Leitungen Lu und Ly bzw. die Verknüpfungsglieder G11 und G7 "O^ir-Signale an die Eingänge/Ausgänge io2 und io1 des VerbindungsSpeichers CM abgegeben werden, in welchem diese Signale dann in demjenigen Speicherplatz eingeschrieben werden, der von dem Adressengenerator Ag noch adressiert wird.

Die in Fig. 2 dargestellte Schaltungsanordnung weist ferner ein UND-Glied G10 auf. Dieses UND-Glied ist ausgangsseitig an einem Eingang des ODER-Gliedes G11 angeschlossen. An einem Eingang führt das UND-Glied G1O ein ¹¹I"-Signal. Mit seinem anderen Eingang ist das UND-Glied G10 an der bereits erwähnten Steuerleitung cl1 angeschlossen.

Das Pufferregister Breg ist mit einem noch nicht betrachteten Eingang an der bereits erwähnten Leitung Lc angeschlossen. Über diese Leitung Lc werden dem Pufferregister Breg Adressen zur Zwischenspeicherung zugeführt. Diese Adressen werden aus der Speicheranordnung DM abgerufen, wie dies nachstehend noch näher ersichtlich werden wird. Bevor auf die damit zusammenhängenden Vorgänge eingegangen wird, sei jedoch zunächst die Organisation der Spei- cheranordnung DM betrachtet.

Die Speicheranordnung DM ist in eine Anzahl von Speicherbereichen gegliedert, die in Fig. 2 mit MB1, MB2 und MB3 bezeichnet sind. Diese Speicherbereiche können unterschiedliche Größen aufweisen. Den betreffenden Speicherbereichen sind unterschiedliche Adressen zugehörig. So ist dem Speicherbereich MB1 die Adresse ADRI zugehörig; dem Speicherbereich MB2 ist die Adresse ADR2 zugehörig; dem Speicherbereich MB3 ist die Adresse ADR3 zugehörig.

Mit der Adressierung der Speicheranordnung DM durch eine dieser Adressen ist stets der zugehörige Speicherbereich

ORIGINAL INSPECTED

• · · » »Mc *jn*

ί * · · B* Jb % ■

'ff ···· « Ci₄₁ * »> · 4

80Ρ2409ΟΕ

VPA

adressiert. Dabei wird hier so vorgegangen, daß mit dem Auftreten einer der betreffenden Adressen lediglich ein erster Speicherplatz des jeweiligen Speicherbereiches adressiert wird. Im Falle des Speicherbereichs MB1 ist dies ein Speicherbereich, in welchem die Adresse ADR3 steht. Im Falle des Speicherbereiches MB3 als desjenigen Speicherbereiches, der durch die Adresse ADR3 bezeichnet ist, steht in dem betreffenden Speicherplatz die Adresse ADR2. In dem durch diese Adresse ADR2 bezeichneten Speicherbereich MB2 steht in dem entsprechenden Speicherplatz hier die Adresse ADR1. Diese Adresse weist wieder auf den ersten Speicherbereich MB1 hin. Zweckmäßigerweise ist in dem betreffenden Speicherplatz jedoch keine Adresse eingetragen, wenn von dem letzten Speicherbereich der Speicheranordnung DM nicht ohne weiteres zu dem erwähnten ersten Speicherbereich übergegangen können werden soll. Im übrigen kann die Organisation der Speicheranordnung DM so getroffen sein, daß mit der jeweils vergrößerten Adresse jeweils einer der übrigen Speicherplätze des jeweiligen Speicherbereiches adressiert ist. So sind beispielsweise durch die um +1 bis +m vergrößerten Adressen die übrigen Speicherplätze ADR1+1 bis ADR1+m des Speicherbereichs MB1 bezeichnet. In entsprechender Weise sind durch die um +1 bis +n vergrößerten Adressen die übrigen Speicherplätze ADR2+1 bis ADR2+n des Speicherbereichs MB2 bezeichnet. Schließlich sind durch die um +1 bis +x vergrößerten Adressen die übrigen Speicherplätze ADR3+1 bis ADR3+X des Speicherbereichs MB3 bezeichnet.

Die einzelnen Speicherbereiche der Speicheranordnung weisen ferner Kennzeichenbitstellen F1, F2 bzw. F3 auf, die die Verfügbarkeit der im jeweiligen Speicherbereich abgespeicherten Adresse angeben. Beim vorliegenden Beispiel sind die Kennzeichenbit bzw. Kennzeichenbitstellen F1 und F3 gelöscht, und die Bitstelle F2 ist gesetzt. Hierauf wird weiter unten noch näher eingegangen werden.

VPA 80 P 24 0 9 DE

Nunmehr sei die Arbeits-weise der in Fig. 2 dargestellten Schaltungsanordnung näher erläutert. Dazu sei zunächst angenommen, daß der Verbindungsspeicher GM keinerlei Speicherbereichsadressen in seinen Speicherplätzen und lediglich "O"-Bits in seinen Kennzeichenfeldern enthält, die gemäß Fig. 2 mit ZUTa bzw. ZUTz angedeutet .sind. Das Fehlen einer Adresse ist in Fig. 2 mit O ... O in dem Verbindungsspeicher CM angedeutet. Es sei jedoch angemerkt, daß im Falle der Verwendung von Tristate-Bauelementen tatsächlich überhaupt keine Adresseninformation in dem Verbindungsspeicher GM enthalten zu sein braucht. Im übrigen wird vorausgesetzt, daß in dem Pufferregister Breg eine Adresse, beispielsweise die Adresse ADR1, eines Speicherbereiches der Speicheranordnung DM bereitgehalten wird als desjenigen Speicherbereichs, der für die Aufnahme und Zwischenspeicherung von Datensignalen in der Speicheranordnung DM gerade zur "Verfügung gestellt werden kann.

Unter den zuvor angedeuteten Voraussetzungen sei nunmehr angenommen, daß über die Leitung Lb ein Anforderungssignal zur Datensignalabspeicherung zugeführt wird, auf Grund dessen dem Leitungsabschnitt, über den dieses Anforderungssignal zugeführt worden ist, ein Speicherbereich in der Speicheranordnung DM zuzuteilen ist. Die diesen Leitungsabschnitt bezeichnende Adresse, die der Adressengenerator Ag abgibt, bezeichnet auch den Speicherplatz in dem Verbindungsspeicher CM, welcher dem betreffenden Leitungsabschnitt zugehörig ist. Da diesem Leitungsabschnitt noch kein Speicherbereich in der Speicheranordnung DM zugeteilt ist, wird das Kennzeichenbit ZUT des betreffenden Speicherplatzes"ein "O"-Bit sein.

Dies hat zur Folge, daß vom Ausgang des Sperrgliedes G3 ein "O"-Signal abgegeben wird, auf dessen Auftreten hin lediglich das UND-Glied G5 in den übertragungsfähigen Zustand gesteuert werden kann. Diesem UND-Glied G5 werden an seinem mit der Leitung Lb verbundenen Eingang das Anforderungssignal und an seinem mit dem Ausgang des Pufferregisters Breg verbundenen Eingang die Adresse des Speicherbereichs der Speicheranordnung DM zugeführt, der für eine Zuteilung bereitgehalten wird.

ORfGiNAL INSPECTED

jf^J · · ♦ · 'J * ♦ » * 4 * AX

-«-- VPA ^{80 Ρ 2} ^ 0 9 OE

Die zuvor erwähnte Adresse - bei der es sich annahmegemäß um die Adresse ADR1 handeln mag - wird vom Ausgang des UND-Gliedes G5 über das ODER-Glied G8 an die Zugriffssteuereinrichtung DMAC abgegeben. Diese Zugriffssteuereinrichtung DMAC bewirkt nun einen direkten Speicherzugriff zu der Speicheranordnung DM. Dies bedeutet, daß die Zugriffssteuereinrichtung DMAC den zentralen Prozessor CPU unwirksam steuert und nunmehr mit der Speicheranordnung DM in Verbindung tritt. Die Folge davon ist, daß der Speicherbereich MB1 der Speicheranordnung DM adressiert wird. In diesem Speicherbereich MB1 wird im besonderen der erste Speicherplatz adressiert, in welchem die Adresse ADR3 und ggfs. das gelöschte Endekennzeichenbit enthalten ist. Diese Adresse wird auf die erwähnte Ansteuerung hin von der Zugriffssteuereinrichtung DMAC abgeholt, und zwar zerstörungsfrei. Die Adresse ADR3 verbleibt also in dem betreffenden Speicherplatz des Speicherbereiches MB1, und außerdem wird sie von der Zugriffssteuereinrichtung DMAC über die Leitung Lc abgegeben. Über diese Leitung Lc gelangt die Adresse ADR3 zu dem Adresseneingang des Pufferregisters Breg, in welches diese Adresse mit Auftreten eines -"1 "-Steuersignals auf der Steuerleitung cl1 eingeschrieben wird, welches dem zugehörigen Kennzeichenbit entspricht. Mit dem Auftreten dieses "1"-Steuersignals wird im übrigen die vom Ausgang des Pufferregisters Breg - bei dem es sich beispielsweise um ein Schieberegister handeln kann - abgegebene Adresse ADR1 über das nunmehr übertragungsfällige UND-Glied G9 und das ODER-Glied G7 an den Eingang/Ausgang io1 des Verbindungsspeichers CM abgegeben. Über diesen Eingang/Ausgang io1 wird die betreffende Adresse nun in demjenigen Speicherplatz des Verbindungsspeichers CM eingeschrieben, der von dem Adressengenerator Ag noch adressiert dem Leitungsabschnitt zugehörig ist, über welchen zuvcr das Anforderungssignal aufgenommen worden ist. Es dürfte einzusehen sein, daß die Folge, mit der der Adressengenerator Ag seine Adressen abgibt, an die vorstehend betrachteten Vorgänge zeitlich angepaßt sein wird. Im übrigen sei an dieser Stelle noch angemerkt, daß die über das UND-Glied G9

JUJUUJH ··« » . » · ·«. »·

«Ρ 2* 09DE

abgegebene Adresse ADR1 gegebenenfalls über die Inkrementierungsschaltung Ine geleitet wird, um beispielsweise im Wert tun +1 erhöht zu werden. Wie oben bereits angedeutet, wird man von einer solchen Maßnahme dann Gebrauch machen, wenn die vom Ausgang des UND-Gliedes G9 abgegebenen Adresse lediglich den ersten Speicherplatz eines Speicherbereiches der Speicheranordnung DM bezeichnet.

Mit dem Auftreten eines ⁿ1^M-Steuersignals auf der Steuerleitung cl1 ist außerdem das UND-Glied G1O übertragungsfähig, so daß an dessen Ausgang ein "1"-Signal auftritt. Dieses "1"-Signal gelangt über das ODER-Glied G11 zum Eingang/Ausgang io2 des Verbindungsspeichers CM hin. Über diesen Eingang/Ausgang io2 wird das betreffende "iⁿ-Signal in die Kennzeichenbitstelle, z.B. ZUTz, desjenigen Speicherplatzes eingeschrieben, der dem Leitungsabschnitt zugehörig ist, welcher zuvor ein Anforderungssignal abgegeben hatte. Die betreffende Kennzeichenbitstelle ist dabei lediglich eine Bitstelle des Speicherplatzes, in dem auch die zuvor erwähnte Adresse ADR1 eingeschrieben worden ist. Im Anschluß an diesen Vorgang enthält der Verbindungsspeicher CM dann in dem betreffenden Speicherplatz eine Adresse, wie sie beispielsweise im linken Teil des Verbindungsspeichers CM mit ADR bezeichnet ist, und ein Kennzeichenbit "1", wie dies in der Kennzeichenbitstelle ZUTa angedeutet ist. Bei der betreffenden Adresse kann es sich beispielsweise um die Adresse ADR1 oder ADRI+1 handeln. In dem Pufferregister Breg steht nunmehr die Adresse ADR3.

Bevor ein weiterer Leitungsabschnitt von dem Adressengenerator Ag adressiert wird, kann im übrigen von der Zugriffssteuereinrichtung DMAC über die Leitung Lc noch ein Signal abgegeben werden, welches die Aufnahmebereitschaft der Schaltungsanordnung bezüglich der Aufnahme und Zwischenspeicherung von Datensignalen angibt. Ein derartiges Si-

ORIGfNAL INSPEGTED

80 P 2 f} O 9 DE VPA

gnal kann bei derjenigen Einrichtung, die das erwähnte Anforderungssignal abgegeben hat, dann als Sendeaufforderungssignal ausgewertet werden, woraufhin von der betreffenden Einrichtung dann Datensignale abgegeben werden.

■ '■ ■ Werden nun über denjenigen Leitungsabschnitt, in dessen zugehörigenSpeicherplatz des Verbindungsspeichers CM zuvor eine Adresse und ein "1"-Kennzeichenbit eingeschrieben worden sind, Datensignale zugeführt, so bedeutet das Auftreten derartiger Datensignale, daß diese bei entsprechender Ansteuerung der Leitungsgruppe TG von dem Adressengenerator Ag her über die Leitung Lb weitergeleitet werden. Durch die zu dem betreffenden Zeitpunkt von dem Adressengenerator Ag abgegebene Adresse wird dann der zugehörige Speicherplatz des VerbindungsSpeichers CM adressiert. Dadurch tritt am Eingang/Ausgang io2 dieses Verbindungsspeichers nunmehr ein ^M1"-Bit auf, welches infolge Fehlens eines "1"-Steuersignals am Sperreingang des Sperrgliedes G3 zur Abgabe eines "1"-Signals vom Ausgang dieses Sperrgliedes führt. Dadurch ist nunmehr das UND-Glied G4 für eine übertragung vorbereitet. Diesem UND-Glied G4 werden an dem mit dem Eingang/Ausgang io1 des Verbindungsspeichers CM verbundenen Eingang die Adressenbits der Adresse zugeführt, die aus dem gerade adressierten Speicherplatz des Verbindungsspeichers CM abgerufen wird. Mit dieser Adresse erfolgt über die Zugriffssteuereinrichtung DMAC nunmehr eine Adressierung der Speicheranordnung DM. In den so adressierten Speicherplatz bzw. Speicherbereich der Speicheranordnung DM werden dann die über die Leitung Lb arBdiLieEtal empfangenen Datensignalbits eingespeichert. Die vom Ausgang des UND-Gliedes G4 dabei abgegebene Adresse gelangt über das UND-Glied G6 ferner zu der Inkrementierungsschaltung Ine, die eine im Wert veränderte, im vorliegenden Fall erhöhte Adresse über das ODER-Glied G7 wieder an den Verbindungsspeicher CM abgibt. In diesem Verbindungsspeicher CM wird die betref-

OUOUUOH

80 P 2 if 0 9 OE

fende Adresse dann wieder in demjenigen. Speicherplatz eingeschrieben, der von dem Adressengenerator Ag noch adressiert ist.

In der vorstehend geschilderten Art und Weise werden nun Datensignale in den Speicherplätzen des Speicherbereiches MB1 abgespeichert, wobei in den Verbindungsspeicher GM jeweils die Adresse desjenigen Speicherplatzes des Speicherbereichs MB1 wieder eingeschrieben wird, der als nächster Speicherplatz für die Aufnahme von Datensignalen zu adressieren ist. Diese Vorgänge laufen dabei bezüglich ein und desselben Leitungsabschnitts ab. Wenn hingegen Datensigna- - Ie über einen äderen Leitungsabschnitt als dem gerade betrachteten Leitungsabschnitt aufzunehmen sind, dann wird über diesen Leitungsabschnitt zunächst ein Anforderungssignal zugeführt, auf dessen Auftreten hin den oben erläuterten Vorgängen entsprechende Vorgänge ablaufen. Dies bedeutet, daß mit dem Auftreten eines solchen weiteren Anforderungssignals zunächst das UND-Glied G5 in den übertragungsfähigen Zustand gesteuert wird. Der Grund dafür liegt darin, daß der Verbindungsspeieher CM an der Kennzeichenbitstelle (ZUTa bis ZUTz) des dem betreffenden Leitungsabschnitt zugehörigen Speicherplatzes lediglich eine "O" gespeichert bzw. einen Eintrag gelöscht hat. Dadurch wird mit der im Pufferregister Breg enthaltenen Adresse - das ist annahmegemäß die Adresse ADR3 - der Speicherbereich MB3 der Speicheranordnung DM adressiert. Infolgedessen wird aus dem ersten Speicherplatz dieses Speicherbereichs MB3 die Adresse ADR2 abgeholt, und zwar ebenfalls zerstörungsfrei, und dem Pufferregister Breg zugeführt. Mit dem Einspeichern dieser Adresse ADR2 als der Adresse, die einen weiteren Speicherbereich . der Speicheranordnung DM für eine Datensignalabspeicherung bezeichnet, wird die in dem Pufferregister Breg noch enthaltene Adresse ADR3 über das UND-Glied G9 und das ODER-Glied G7 in den Verbindungsspeicher CM eingeschrie-

ORIGiNAL INSPECTED

- VPA 8OP 2 4 09DE

ben. Am Adresseneingang ia des Verbindungsspeichers CM steht dabei noch die Adresse an, die den Verbindungsabschnitt bezeichnet, über den das Anforderungssignal gerade aufgenommen worden ist. Damit wird in dem Verbindungsspeicher CM der dem betreffenden Leitungsabschnitt zugehörige Adressenplatz adressiert, in den die Adresse ADR3 nunmehr eingeschrieben wird. Außerdem wird das zugehörige Kennzeichenbit dieses Speicherplatzes auf "1" gesetzt.

Den vorstehend betrachteten Vorgängen völlig entsprechende Vorgänge laufen bei der in Fig. 2 dargestellten Schaltungsanordnung dann ab, wenn ein Anforderungssignal über einen noch weiteren Leitungsabschnitt zugeführt wird. In diesem Fall würde der Speicherbereich MB2 adressiert werden, aus welchem dann die Adresse ADR1 als die Adresse desjenigen Speicherbereiches abgeholt werden könnte, der anschließend für eine weitere Zuteilung bereitstünde. Ein solches Vorgehen würde indessen einschließen, daß in dem Speicherbereich MB1 - der durch die Adresse ADR1 bezeichnet ist - enthaltene Datensignale durch neue Datensignale überschrieben werden könnten. Um damit zusammenhängende Schwierigkeiten zu vermeiden, ist vorgesehen, daß die Kennzeichenbitfelder der gewissermaßen hintereinander geketteten Speicherbereiche der Speicheranordnung DM auf "O" gesetzt sind, wodurch angezeigt wird, daß die betreffenden Speicherbereiche im Zuge der aufeinanderfolgenden Speicherbereichszuteilung verfügbar sind. Lediglich der letzte Speicherbereich der so hintereinander geketteten Speicherbereiche enthält als Kennzeichenbit ein "1"-Bit, welches anzeigt, daß das Ende der Speicherbereichskette erreicht ist. Gemäß Fig. 2 weisen die Kennzeichenbitstellen F1 und F3 jeweils eine "0" auf, während die Kennzeichenbitstelle F2 eine "1" aufweist. Nimmt man einmal an, daß der letzte Speicherbereich der hintereinander geketteten Speicherbereiche der Speicheranordnung DM für

OUOQUOH

80 P 2 4 09 OE

- gö - VPA ^C

eine Datensignalaufnahme und -zwischenspeicherung zur Verfügung gestellt ist, so werden weitere Anforderungen nach Zuteilung entsprechender Speicherbereiche solange nicht berücksichtigt werden können, bis in das Pufferregister Breg wieder die Adresse ADR1 eingeschrieben ist. Dies wird durch den zentralen Prozessor CPU gemäß Fig. 2 vorgenommen werden, wenn diesem eine Information darüber vorliegt, daß die Datensignale zumindest aus dem Speicherbereich MB1 ausgelesen worden sind.

· Der zentrale Prozessor CPU gemäß Fig. 2 steuert überdies das Löschen der in dem Verbindungsspeicher CM gespeicherten Angaben für den Fall, daß die Datensignalverarbeitung bezüglich über eines der I^tungsabscanitfce "beendet ist, dem ein Speicherbereich in der Speicheranordnung DM zugeteilt worden ist. In diesem Fall gibt der zentrale Prozessor CPU die Adresse des betreffenden Speicherbereiches zusammen mit einem Steuersignal an die Datenübertragungssteuereinrichtung CC ab. Die betreffende Adresse steht dem zentralen Prozessor CPU aufgrund der Tatsache zur Verfügung, daß der betreffende Speicherbereich zuvor unter Mitwirkung durch den zentralen Prozessor CPU bedient worden ist, um die in ihm enthaltenen Datensignale weiterzuleiten.

Die von dem zentralen Prozessor CPU somit abgegebenen Signale bewirken über die Zugriffssteuereinrichtung DMAC, daß ein ^M1 "-Steuersignal auf der Steuerleitung c-11 auftritt und daß die erwähnte Adresse auf der Leitung Lc auftritt. Das betreffende Steuersignal bewirkt, daß die Adresse in das Register Reg der Einstellschaltung Ec eingespeichert wird.^Außerdem bewirkt das betreffende Steuersignal, daß der Adressengenerator Ag kurzzeitig mit seiner Adressenabgabe aufhört. Dadurch ist sichergestellt, daß die betreffende Adresse keinerlei Störungen über die Leitung Lc verursacht.

ORIGINAL INSPECTED

■ ο * ft * « * · *■***« j „ —- *

80 P 2 ^r 0 9 DE

-^i- VPA

Anschließend werden mittels der Vergleichereinrichtung G15 die in dem Register Reg enthaltene Adresse mit den nacheinander vom Verbindungsspeicher CM über die Leitung Lx abgegebenen Adressen verglichen. Diese Adressen werden durch aufeinanderfolgendes Adressieren des Verbindungsspeichers CM durch den Adressengenerator Ag bereitgestellt. Stellt die Vergleichereinrichtung G15 eine Übereinstimmung der durch sie miteinander verglichenen Adressen fest, so gibt sie ausgangsseitig ein "1"-Signal ab. Dieses Signal bewirkt, daß die UND-Glieder G13 und G14 in den übertragungsfähigen Zustand gelangen und über die Leitungen Ly und Lu "O"-Signale an die Eingänge/Aasgänge io1, io2 des Verbindungsspeichers CM abgeben, in welchem die betreffenden "Oⁿ-Signale in demjenigen Speicherplatz eingeschrieben werden, der durch die von dem Adressengenerator Ag noch abgegebene Adresse bezeichnet ist. Dabei handelt es sich um die Adresse desjenigen Speicherplatzes, der dem Leitungsabschnitt zugeordnet ist, welchem der Speicherbereich zugeteilt worden war, dessen Adresse gerade in dem Register Reg gespeichert ist. Die Abgabe eines "O"-Ausgangssignals vom UND-Glied G14 bewirkt übrigens, daß der Inhalt des Registers Reg anschließend gelöscht wird. Damit kann dem betreffenden Leitungsabschnitt anschließend wieder auf entsprechende Anforderung hin ein Speicherbereich der Speicheranordnung DM zugeteilt werden.

Nunmehr sei noch bemerkt, daß in der Datenübertragungssteuereinrichtung CC gemäß Fig. 2 lediglich einzelne Verknüpfungsglieder auch für den Fall gezeigt sind, daß Signale bzw. Adressen mit jeweils einer Anzahl von Bits auf der Eingangsaelte bzw. Auagangaaeite dieser Verknüpfungsglieder auftreten. Es dürfte einzusehen sein, daß die betreffenden Verknüpfungsglieder jeweils stellvertretend für eine entsprechende Anzahl von Verknüpfungsgliedern stehen, die eine Parallelübertragung der

- ^T- VPA 80 P 24 0 9 DE

ihnen jeweils zugefUhrten Bits ermöglichen. Im übrigen ist darauf hinzuweisen, daß für die Realisierung der in Fig. 2 gezeigten Schaltungsanordnung der Datenübertragungssteuereinrichtung CC ein Mikroprozessorsystem verwendet werden könnte, mit dem die Speicherzugriffssteuereinrichtung DMAC sowie die Leitungsanschlußgruppe TG verbunden sind.

Im Hinblick auf die vorstehend erläuterten Einstell- bzw. Löschvorgänge in dem Verbindungsspeicher CM und in der Speicheranordnung DM sei noch angemerkt, daß prinzipiell auch in anderer Weise die erforderlichen Einstell- bzw. Löschsignale erzeugt werden können als dies erläutert worden ist. So kann das Kennzeichenbit im Verbindungsspeicher CM, welches die Zuteilbarkeit eines Speicherbereichs der Speicheranordnung DM angibt, von über den noch zugehörigen Leitungsabschnitt übertragenen Steuersignalen (z.B. Blockendesignal) oder von dem zentralen Prozessor CPU oder von internen Signalen der Steuereinrichtung CC her beim Erreichen eines Datenbereichsendes zurückgesetzt werden. Anschließende Anforderungen zum Abspeichern von Datensignalen, die über die Leitungsabschnitte zugeführt werden, bewirken dann eine Zuteilung derartiger wieder zuteilbarer Speicherbereiche der Speicheranordnung DM.

; Abschließend sei noch darauf hingewiesen, daß vorstehend lediglich von einer-Speicheranordnung die Rede war, daß aber -ohne weiteres auch mehrere .Speicheranordnungen mit untereinander unterschiedlich großen Speicherbereichen verwendet werden können. In diesem Fall wäre dann für jede Speicheranordnung ein gesondertes Pufferregister (Breg) vorzusehen. Die Auswahl des jeweiligen Pufferregisters könnte vorzugsweise durch zusätzliche Steuerkennzeichenbits erfolgen, die im Verbindungsspeicher CM abgespeichert werden könnten.

10 Patentansprüche
2 Figuren ·

ORIGINAL INSPECTED

Leerseite

Claims

» * ₊ -,ν, 80 P 2 4 0 9 DE

Patentansprüche

Verfahren zur Aufnahme und Zwischenspeicherung von über Leitungsabschnitte zugeführten Datensignalen in einer Datenvermittlungsanlage vor Bearbeitung oder Weiterleitung dieser Datensignale an andere Leitungsabschnitte, mit einer Datenübertragungssteuereinrichtung, an der die Leitungsabschnitte angeschlossen sind,mit einem Verbindungsspeicher, der der Datenübertragungssteuereinrichtung Informationen über die Datensignalweiterleitung zur Verfugung stellt, und mit einer Speicheranordnung, die den Leitungsabschnitten Speicherbereiche für eine Datensignalspeicherung zur Verfügung zu stellen gestattet, dadurch gekennzeichnet, daß in dem Verbindungsspeicher (CM) für jeden Leitungsabschnitt (L1 bis Lz), über den Datensignale zugeführt werden, eine Adresse eines für die Aufnahme und Zwischenspeicherung der betreffenden Datensignale bereitgehaltenen Speicherbereiches der Speicheranordnung (DM) abgespeichert wird und daß auf die erste Ansteuerung eines solchen Speicherbereiches (z.B. MBI) hin der Datenübertragungssteuereinrichtung (CC) die Adresse (z.B. AD3) eines weiteren Speicherbereiches (MB3) als desjenigen Speicherbereiches zur Verfugung gestellt wird, welcher einem weiteren Leitungsabschnitt auf eine Anforderung hin für eine Datensignalabflpelcherung zugeteilt wird.
2. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß die Adresse (AD3) des genannten weiteren Speicherbereiches (MB3) der Speicheranordnung (DM) aus demjenigen Speicherbereich (HB1) abgeholt wird, der gerade das erste Mal angesteuert wird, und daß die betreifende Adresse (MB3) in einem Pufferregister (Breg) der Datenübertragungssteuereinrichtung (CC) abgespeichert und aus diesem Pufferregister (Breg) bei Auftreten eines Anforderungssignals auf einem hin-

-I*.- vpa 8OP 2VOSOE

sichtlich der Datensignalübertragung erst zu erfassenden weiteren Leitungeabschnitts in den Verbindungsspeicher (CM) an einem diesem Leitungsabschnitt zugehörigen Speicherplatz eingespeichert wird.

.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Einspeichern der genannten Adresse in dem Verbindungsspeicher (CM) dadurch vorgenommen wird, daß die auf das Auftreten eines Anforderungssignals hin aus der Speicheranordnung (DM) abgeholte Adresse (z.B.AD3) die in dem Pufferregister (Breg) noch enthaltene Adresse (ADRt) aus diesem Pufferregister (Breg) zur Abgabe an den Verbindungsspeicher (CM) herausschiebt.

■ ·
4. Verfahren nach Anspruch 3, d a d u r c h "ge··-" kennzeichnet, daß die in einem Speicherplatz des Verbindungsspeichers (CM) abgespeicherte Adresse (z.B. ADR1) mit jedem weiteren Auftreten eines Anforderungssignals über den dem betreffenden Speicherplatz zugehörigen Leitungsabschnitt (z.B. Lt) geändert wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch

gekennzeichnet, daß die von dem Pufferregister (Breg) an den Verbindungsspeicher (CM) übertragene Adresse bei dieser Übertragung geändert wird.
6. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5, d a d u r ch gekennzeichnet', daß die mit den einzelnen Leitungsabschnitten (L1 bis Lz) und^ mit der Speicheranordnung (DM) verbundene Datenübertragungssteuereinrichtung (CC) ein mit einem Verbindungsspeicher (CM) verbundenes Pufferregister (Breg) enthält, welches eingangsseitig mit der Speicheranordnung (DM) zur Aufnahme von Adres-

ORIGlNAL INSPECTED

- ;» - VPA 80 P 2 4 0 9 DE

sen verbindbar ist, die Speicherbereiche (MB1, MB2, MB3) bezeichnen, welche auf eine Anforderung hin für eine Datensignalspeicherung bereitstellbar sind, daß das Pufferregister (Breg) ausgangsseitig ebenfalls mit der Speicheranordnung (DM) verbindbar ist und über diese Verbindung denjenigen Speicherbereich (z.B. MB1) zu adressieren gestattet, der durch die in ihm enthaltene Adresse (ADR1) bezeichnet ist und aus dem eine einen weiteren Speicherbereich (MB3) bezeichnende Adresse (ADR3) abholbar ist, und daß der Verbindungsspeicher (CM) mit seinem Ausgang (lot), der die jeweils _2U benutzenden Speicherbereiche der Speicheranordnung (DM) bezeichnende Adressen abgibt, Über eine Adressenänderungseinrichtung (Ine) mit seinem Adresseneinschrelbeingang (io1) verbunden ist.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß in dem Verbindungsspeicher (CM) den einzelnen Leitungsabschnitten (L1 bis Lz) einzelne Speicherplätze zugehörig sind, in denen zusätzlich zu der einen Speicherbereich bzw. Speicherplatz in der Speicheranordnung (DM) bezeichnenden Adresse noch ein Kennzeichenbit(ZUTa bis 7JJSz) vorgesehen ist, durch welches eine Unterscheidung zwischen Leitungsabschnitten, denen bereits ein Speicherbereich in der Speicheranordnung (DM) zugeteilt worden ist, und Leitungsabschnitten vornehmbar ist, denen auf eine Anforderung hin ein entsprechender Speicherbereich in der Speicheranordnung (DM) erst zuzuteilen ist.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet , daß mit dem Übertragen einer Adresse aus dem Pufferregister (Breg) zu dem Verbindungsspeicher (CM) hin zugleich das Kennzeichenbit (ZUTa bis ZÜTz) änderbar ist, welches in dem für die Aufnähme der betreffenden Adresse vorgesehenen Speicherplatz des Verbindungsspeichers (CM) enthalten ist.

80 P 2 H 0 9DE

VPA
9. Schaltungsanordnung nach einem der Ansprüche β bis 8, dadurch gekennzeichnet , daß die Datenübertragungssteuereinrichtung (CC) über eine einen direkten Speicherzugriff ermöglichende Zugriffssteuereinrichtung (DMAC) mit der Speicheranordnung (DM) verbunden ist.
10. Schaltungsanordnung nach einem der Ansprüche 6 bis 9* dadurch gekennzeichnet, daß die einzelnen Speicherplätze des Verbindungsspeichers (CM) zusammen mit einer Abfrage der einzelnen Leitungsabschnitte (L1 bis Lz) zum Zwecke der Ermittlung des Auftretens von Verbindungsanforderungs- bzw. Datensignalen adressierbar sind.

ORIGINAL INSPECTED