DE3035717A1 - Verfahren zur serienmaessigen herstellung von folienwiderstaenden oder netzwerken von folienwiderstaenden - Google Patents

Verfahren zur serienmaessigen herstellung von folienwiderstaenden oder netzwerken von folienwiderstaenden

Info

Publication number
DE3035717A1
DE3035717A1 DE19803035717 DE3035717A DE3035717A1 DE 3035717 A1 DE3035717 A1 DE 3035717A1 DE 19803035717 DE19803035717 DE 19803035717 DE 3035717 A DE3035717 A DE 3035717A DE 3035717 A1 DE3035717 A1 DE 3035717A1
Authority
DE
Germany
Prior art keywords
foil
resistors
multilayer film
layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803035717
Other languages
English (en)
Other versions
DE3035717C2 (de
Inventor
Wolfgang Dipl.-Phys. Dr.rer.nat. 8000 München Schneider
Harald Ing.(Grad.) 8400 Regensburg Vetter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803035717 priority Critical patent/DE3035717C2/de
Publication of DE3035717A1 publication Critical patent/DE3035717A1/de
Application granted granted Critical
Publication of DE3035717C2 publication Critical patent/DE3035717C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/07Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by resistor foil bonding, e.g. cladding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

  • Verfahren zur serienmäßigen Herstellung von Folienwider-
  • ständen oder Netzwerken von Folienwiderständen.
  • Die vorliegende Erfindung betrifft ein Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen in der Form von Chip-WLderständen, bei dem eine Folie aus duktilem Metall mit zumindest einer Widerstandsschicht beschichtet wird, bei dem mit dieser mehrschichtigen Folie ein elektrisch isolierender Träger stoffschlüssig verbunden wird, bei dem danach durch selektives Ätzen zumindest ein Widerstand und die zugehörigen Anschlußflächen aus den genannten Schichten der mehrschichtigen Folie gebildet und schließlich die Widerstände bzw. Netzwerke voneinander getrennt werden.
  • Ein derartiges Verfahren ist aus der DE-OS 2834906 bekannt. Dort werden Mehrschichtiolien mit platten- oder bandförmigen Trägern zusammenkaschiert. Für einzelne Chip-Widerstände, die üblicherweise sehr kleine Abmessungen aufweisen, ist dieses Verfahren jedoch nicht rationell einsetzbar.
  • Chipwiderstände müssen für eine automatische Bestückung geeignet sein. In üblichen Bestückungsautomaten werden sie magaziniert bzw. gegurtet, automatisch positioniert, auf die Schaltungsplatine geklebt und schwallgelötet.
  • Für die Verwendung in derartigen Bestückungsautomaten stehen derzeit Chipwiderstände zur Verfügung, deren gesamter Widerstandskörper von Strom durchflossen wird.
  • Insbesondere handelt es sich um keramische Widerstände.
  • Die Aufgabe, die der vorliegenden Erfindung zugrundeliegt, besteht in der rationellen Serienherstellung großer Mengen von Chip-Widerständen, die für die beschriebene Auto- matenbestückung geeignet sind und mit engen mechanischen und elektrischen Toleranzen hergestellt werden können.
  • Diese Aufgabe wird bei einem Verfahren der eingangs beschriebenen Art dadurch gelöst, daß auf der mehrschichtigen Folie Träger in der später benötigten Form und Größe aus flüssigem und/oder pulverförmigem Trägermaterial gebildet werden.
  • Gegenüber der DE-OS 2834906 hat das vorliegende Verfahren den Vorteil, daß erhebliche Mengen von Material und Zeitaufwand eingespart werden. Dort wird von Trägerplatten ausgegangen, die bei Weiterentwicklung in Richtung auf Chip-Widerstände zersägt werden müssen. Bei der Ausdehnung von Chip-Widerständen, die häufig nur wenige Millimeter beträgt, bedeutet ein Sägen eines Spaltes von etwa 0,5mm bis 1mm bereits einen erheblichen Materialver lust. Außerdem bedeutet das Sägen bei derartigen Massenprodukten einen hohen Zeitaufwand. Das Aufbringen des flüssigen oder pulverförmigen Trägermaterials kann dagegen für ein großes Kollektiv gleichzeitig oder auch kontinuierlich erfolgen. Die Streuungen der Werte sind sehr klein, da das Trägermaterial bis zur Verfestigung in einer entsprechenden Form verbleiben kann.
  • Besonders kleine mechanische Toleranzen sind bei Verwendung von aushärtbarem Gießharz als Trägermaterial erreichbar. Wird eine hohe Festigkeit und Flammfestigkeit gefordert, so kann glasfaserverstärktes Epoxidharz vorteilhaft verwendet werden. Ein besonders sauberes Arbeiten ist möglich, wenn ein sinterfähiges Pulver, insbesondere Kunststoffpulver, verwendet und nach dem Aufbringen zusammengesintert wird. Hierbei wird vorteilhaft als iderstandsschicht eine Chromnickelschicht verwendet, da in diesem Fall die mehrschichtige Folie nur aus Metallen besteht, welche die Sintertemperaturen ohne weiteres vertragen. Die Folie aus duktilem Metall besteht vorzugswei- se aus Kupfer.
  • Die Aufteilung in einzelne Widerstände erfolgt vorteilhaft gleichzeitig in einem Arbeitsgang mit der Ätzung der Widerstandsmuster. In diesem Fall wird die Folie so auf eine entsprechend gestaltete Haltevorrichtung gelegt, daß jeder der bereits gebildeten Träger in einer besonderen Vertiefung der Haltefolie zu liegen kommt. In dieser Haltevorrichtung können dann weitere Arbeitsgänge am Widerstand durchgeführt werden, beispielsweise die Prüfung der elektrischen Daten.
  • Besonders vorteilhaft einbauSähige Chip-Widerstände werden erhalten, indem die mehrschichtige Trägerfolie in einem Tiefziehverfahren mit Vertiefungen versehen wird, welche einen nicht oder nur geringfügig verformten Boden aufweisen, wobei die Vertiefungen mit dem Trägermaterial ausgefüllt werden, wobei in den nicht oder nur geringfügig verformten Boden die Strukturen der Widerstände eingeätzt werden und wobei die mehrschichtige Folie auf der den Widerständen gegenüberliegenden Seite aufgetrennt wird. Die~Verformung des Bodens darf dabei nur so gering sein, daß keine Risse in der im allgemeinen relativ spröden Widerstandsschicht entstehen. Das Auftramen kann vorteilhaft gleichzeitig mit der Ätzung der Widerstandsmuster erfolgen Bei dieser Ausführungsform verbleiben die Wände der Vertiefungen am Bauelement und können als Anschlußelemente eingesetzt werden. Hierbei ist es insbesondere vorteilhaft, wenn die durch Tiefziehen entstandenen Vertiefungen die Form von Nuten aufweisen, in denen jeweils eine ganze Reihe von Trägern gebildet werden. In diesem Fall verbleiben nach dem Ätzen nur an zwei Seiten Kupferschichten, welche nur über die erzeugten Widerstandsmuster miteinander elektrisch leitend-verbunden sind. Bei dieser Ausführungsform ist es besonders vorteilhaft, wenn die späteren Kontaktflächen vor dem Prägen der Folie mit Zinn beschichtet werden. Das Zinn verhindert beim Ätzvorgang eine evtl. denkbare geringftigige Schwächung der Kontaktflächen. Zusätzlich ist es vorteilhaft, wenn die Vertie- fungen nur um etwa die doppelte Folienstärke der mehrschichtigen Folie voneina,ider beabstandet sind. Dadurch liegen die Außenflächen der mehrschichtigen Folie dicht beidnander, die Ätzlösung kann die späteren Kontaktflächen nicht zerstören, da sie allenfalls in geringer Menge an diese herankommt. Auf eine Abdeckung kann daher in diesem Bereich verzichtet werden, auch wenn keine Zinns X chten sufgebradit sind.
  • Vorteilhaft werden die empfindlichen Widerstands schichten nach dem Ätzen und vor der Entnahme aus der Haltevorrichtung mit einer Lackschicht überzogen.
  • Die fertigen Chip-Widerstände werden vorteilhaft durch eine Serie von Stempeln aus der Haltevorrichtung herausgedrückt, wobei die Stempel durch hierfür vorgesehene Ausnehmungen in der Haltevorrichtung gedrückt werden.
  • Die Erfindung wird nun anhand von drei Figuren erläutert.
  • Sie ist nicht auf die in den Figuren gezeigten Beispiele beschränkt.
  • Fig. 1 zeigt eine Metallfolie, auf die die Träger bereits aufgebracht sind, in teilweise geschnittener und gebrochener Ansicht.
  • Fig. 2 zeigt die Chip-Widerstände nach dem Ätzen in der Vorrichtung.
  • Fig. 3 zeigt eine tiefgezogene Mehrschichtfolie vor dem Einbringen des Trägermaterials.
  • Auf eine Folie 1 aus duktilem Metall, insbesondere Kupfer, ist eine Haftschicht 2 und darauf eine Widerstandsschidit 3 aufgebracht. Diesen Schichten gegenüberliegend sind im Bereich der späteren Kontaktierungszonen Lotmetallschichten 5, insbesondere Zinnschichten aufgebracht. Die Widerstandsschicht 3 besteht hierbei vorteilhaft aus einer Nikkelchromschicht. Als Haftschicht 2 eignet sich z.B.eine sehr dünne Schicht aus Nickel.
  • Auf die so gebildete Mehrschictfoiie sind Träger4 aufgebradit. Die Träger 4 sind voneinander beabstandet und wurden aus flüssigem oder pulverförmigem Trägermaterial hergestellt.
  • Sie bestehen beispielsweise aus Epoxidharz, welches in flüssiger Form aufgebracht und in einer Form ausgehärtet wurde.
  • Der Aufbau gemäß Fig. 1 wird so auf eine Haltevorrichtung gesteckt, daß die Träger 4 in Vertiefungen 13 einer Hatevorrichtung 7 zu liegen kommen. In dieser Haltevorrichtung 7 werden in einem Arbeitsgang sowohl die Muster in die Schichten 1 bis 3 der mehrschichtigen Folie geätzt, so daß Kontaktflächen 6 und Widerstandsbahnen 10 entstehen, als auch die Widerstände vereinzelt, indem die Folie zwischen zwei Trägern 4 weggeätzt wird. In dieser Haltevorrichtung wird schließlich ein Schutzlack 11 auf die Widerstandsschicht 10 aufgebracht. Nach der Fertigstellung der Bauelemente werden diese durch Stempel 9, die durch die Ausnehmungen 8 hindurchgedrückt werden, vereinzelt (Fig.2).
  • Gemäß Fig. 3 ist eine Mehrschichtfolie, die aus den Schichten 1, 2, 3 besteht, tiefgezogen. So bilden sich Vertiefungen 14, welche mit Trägermaterial gefüllt werden Zinnschichten 12 überdecken die späteren Kontaktierungsflächen 15. Sie schützen die Kontaktierungsflächen beim Ätzvorgang und gewährleisten gleichzeitig eine einwandtfreie Lötfähigkeit der Kontaktierungsflächen. In den Bereichen 16 zwischen den Zinnschichten 15 wird beim Äbzvorgang die Widerstandsbahn freigelegt. Bei Bedarf wird die Widerstandsbahn auch mäanderförmig gestaltet.
  • Zwischen je zwei unmittelbar benachbarten Zinnschichten 15 ist nur ein kleiner Spalt 17 freigelassen, welcher gerade zur Einführung eines Prägewerkzeuges ausreicht. Der Abstand zweier benachbarter Vertiefungen 14 entspricht daher in etwa der doppelten Schichtdicke der mehrschichtigen, aus den Schichten 1 bis 3 bestehenden Folie. Dadurch kann kaum Ätzmittel in den Spalt 17 eindringen, auch ohne die Anwesenheit einer Zinnschicht, die eine Schutzschicht beim Ätzen in üblichen Ätzbädern für Kupfer darstellt, findet keine nenpenswerte Ätzung im Bereich der Kontaktfläche 15 statt.
  • Bei Ätzen werden die oberhalb der strichpunktierten Linie 18 liegenden Teile der Mehrschichtenfolie abgeätzt.
  • Dadurch werden die Chip-Widerstände vereinzelt.
  • 9 Patentansprüche 3 Figuren

Claims (9)

  1. Patentansprüche D Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen, bei dem eine Folie aus duktilem Metal mit zzfnSYt e=sr Widerstanssdicht besOid*et wird,bei dem mit dieser mehrschichtigen Folie ein elektrisch isolierender Träger stoffschlüssig verbunden wird, bei dem danach durch selektives Ätzen zumindest ein Widerstand und die zugehörigen Anschlußflächen aus den genannten Schichten der mehrschichtigen Folie gebildet und schließlich die Widerstände bzw. Netzwerke voneinander getrennt werden, d a d u r c h g ek e n n z e i c h n e t, daß auf der mehrschichtigen Folie Träger in der später benötigten Form und Größe aus flüssigem und/oder pulverförmigem Trägermaterial gebildet werden.
  2. 2. Verfahren nach Anspruch 1, d a d u. r c h g e k e n n -z e i c h n e t, daß die mehrschichtige Folie in einem Tiefziehverfahren mit Vertiefungen versehen wird, welche einen nicht oder nur geringfügig verformten Boden aufweisen, daß die Vertiefungen mit dem Trägermaterial ausgefüllt werden, daß in den nicht oder nur geringfügig verformten Boden die Strukturen der Widerstände eingeätzt werden und daß die mehrschichtige Folie auf der den Widerständen gegenüberliegenden Seite aufgetrennt wird.
  3. 3. Verfahren nach den Ansprüchen 1 oder 2, d a d u r ch g e k e n n z e i c h n e t, daß als Trägermaterial ein aushärtbares Gießharz verwendet wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, d a -d u r c h g e k e n n z e i c h n e t, daß glasfaserverstärktes Epoxidharz verwendet wird.
  5. 5. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t, daß ein sinterfähiges Pulver verwendet und nach dem Aufbringen zusammengesintert wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, d a -d u r c h g e k e n n z e i c h n e t, daf3 die Aufteilung in einzelne Widerstände gleichzeitig, in einem Arbeitsgang mit der Ätzung der Widerstandsmuster erfolgt.
  7. 7. Verfahren nach Anspruch 2, d a d u r c h gekennz e i c h n e t, daß in die mehrschichtige Folie nutenförmige Vertiefungen eingeprägt werden, daß in jeder Nut eine Reihe von einzelnen Trägern erzeugt wird und daß beim Ätzen sowohl die Muster erzeugt als auch die einzelnen Widerstände voneinander getrennt werden.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, d a -d u r c h g e k e n n z e i c h n e t, daß die späteren Kontaktflächen gegebenenfalls vor dem Prägen der Folie mit Zinn beschichtet werden.
  9. 9. Verfahren nach einem der Ansprüche 2, 7 oder 8, d adu r c h g e k e n n z e i c h n e t, daß die Vertiefungen nur um etwa den doppelten Betrag der Schichtdicke der mehrschichtigen Folie voneinander beabstandet erzeugt werden.
DE19803035717 1980-09-22 1980-09-22 Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen Expired DE3035717C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803035717 DE3035717C2 (de) 1980-09-22 1980-09-22 Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803035717 DE3035717C2 (de) 1980-09-22 1980-09-22 Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen

Publications (2)

Publication Number Publication Date
DE3035717A1 true DE3035717A1 (de) 1982-04-08
DE3035717C2 DE3035717C2 (de) 1983-08-25

Family

ID=6112567

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803035717 Expired DE3035717C2 (de) 1980-09-22 1980-09-22 Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen

Country Status (1)

Country Link
DE (1) DE3035717C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563572A (en) * 1993-11-19 1996-10-08 Isabellenhutte Heusler Gmbh Kg SMD resistor
US6873028B2 (en) * 2001-11-15 2005-03-29 Vishay Intertechnology, Inc. Surge current chip resistor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE910185C (de) * 1950-07-13 1954-04-29 Voltohm Processes Ltd Verfahren zur Herstellung eines elektrischen Widerstandes aus Metall
DE1057672B (de) * 1953-08-17 1959-05-21 Nathan Pritikin Verfahren zur Herstellung eingelegter Stromkreise
DE1259988B (de) * 1962-11-29 1968-02-01 Amphenol Corp Verfahren zum Herstellen flexibler elektrischer Schaltkreiselemente
US3449828A (en) * 1966-09-28 1969-06-17 Control Data Corp Method for producing circuit module
DE2501824A1 (de) * 1975-01-17 1976-07-22 Krasnod Sawod Elektroismeritel Gedruckter widerstand und dessen herstellungsverfahren
DE2623640A1 (de) * 1976-05-26 1977-12-01 Draloric Electronic Elektrischer schichtwiderstand und verfahren zu seiner herstellung
DE2641310A1 (de) * 1976-09-14 1978-03-16 Siemens Ag Elektronische baugruppe
DE2834906A1 (de) * 1978-08-09 1980-02-14 Siemens Ag Elektrische folienschaltung und verfahren zu ihrer herstellung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE910185C (de) * 1950-07-13 1954-04-29 Voltohm Processes Ltd Verfahren zur Herstellung eines elektrischen Widerstandes aus Metall
DE1057672B (de) * 1953-08-17 1959-05-21 Nathan Pritikin Verfahren zur Herstellung eingelegter Stromkreise
DE1259988B (de) * 1962-11-29 1968-02-01 Amphenol Corp Verfahren zum Herstellen flexibler elektrischer Schaltkreiselemente
US3449828A (en) * 1966-09-28 1969-06-17 Control Data Corp Method for producing circuit module
DE2501824A1 (de) * 1975-01-17 1976-07-22 Krasnod Sawod Elektroismeritel Gedruckter widerstand und dessen herstellungsverfahren
DE2623640A1 (de) * 1976-05-26 1977-12-01 Draloric Electronic Elektrischer schichtwiderstand und verfahren zu seiner herstellung
DE2641310A1 (de) * 1976-09-14 1978-03-16 Siemens Ag Elektronische baugruppe
DE2834906A1 (de) * 1978-08-09 1980-02-14 Siemens Ag Elektrische folienschaltung und verfahren zu ihrer herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563572A (en) * 1993-11-19 1996-10-08 Isabellenhutte Heusler Gmbh Kg SMD resistor
US5683566A (en) * 1993-11-19 1997-11-04 Isabellenhutte Heusler Gmbh Kg Method of manufacting an SMD resistor
US6873028B2 (en) * 2001-11-15 2005-03-29 Vishay Intertechnology, Inc. Surge current chip resistor

Also Published As

Publication number Publication date
DE3035717C2 (de) 1983-08-25

Similar Documents

Publication Publication Date Title
EP0654799B1 (de) Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE3635800C2 (de)
DE4422216A1 (de) Mehrlagige metallische Leiterplatte und gegossener Baustein
EP0605800A1 (de) Verfahren zum Herstellen von Widerständen aus Verbundmaterial und insbesondere nach diesem Verfahren hergestellte Widerstände
WO2000049841A1 (de) Elektrisches verbindungsverfahren und verbindungsstelle
DE3428811A1 (de) Gedruckte schaltungsplatten
DE4103834C2 (de)
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung
DE1909480C2 (de) Trägeranordnung und Verfahren zur elektrischen Kontaktierung von Halbleiterchips
DE10035638A1 (de) Verfahren zum Herstellen eines elektrisch leitenden Musters auf einem Substrat
DE10103084B4 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE3035717A1 (de) Verfahren zur serienmaessigen herstellung von folienwiderstaenden oder netzwerken von folienwiderstaenden
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE2546443C3 (de) Zusammengesetzte Mikroschaltung und Verfahren zu ihrer Herstellung
DE4030055A1 (de) Verfahren zum herstellen einer schaltung
DE3709770A1 (de) Leiterplatte, -folie, multilayerinnenlage oder leitersubstrat mit durchkontaktierungen und herstellungsverfahren
EP0204379B1 (de) Verfahren zum Herstellen eines hermetisch verschlossenen Bauelementengehäuses, insbesondere für Schwingquarze
DE3342279C1 (de) Lötverfahren und Einrichtung zur Durchführung des Verfahrens
DE3040460C2 (de) Elektronische Schaltung und Verfahren zu ihrer Herstellung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE102017206930A1 (de) Lotformteil zum Diffusionslöten, Verfahren zu dessen Herstellung und Verfahren zu dessen Montage
DE1540512C3 (de) Verfahren zur Herstellung einer Mehrschicht-Letterplatte
DE1282757B (de) Verfahren zur Herstellung elektrischer Baugruppen
EP0166817A1 (de) Verfahren und Vorrichtung zum Verlöten von Anschlussdrähten von elektrischen Bauteilen sowie Anordnung aus elektrischen Bauteilen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee