DE3030753A1 - CROSS-CROSSING IN AN INTEGRATED SEMICONDUCTOR CIRCUIT AND METHOD FOR THEIR PRODUCTION. - Google Patents
CROSS-CROSSING IN AN INTEGRATED SEMICONDUCTOR CIRCUIT AND METHOD FOR THEIR PRODUCTION.Info
- Publication number
- DE3030753A1 DE3030753A1 DE19803030753 DE3030753A DE3030753A1 DE 3030753 A1 DE3030753 A1 DE 3030753A1 DE 19803030753 DE19803030753 DE 19803030753 DE 3030753 A DE3030753 A DE 3030753A DE 3030753 A1 DE3030753 A1 DE 3030753A1
- Authority
- DE
- Germany
- Prior art keywords
- dopant
- undercrossing
- layer
- zones
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000000034 method Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000002019 doping agent Substances 0.000 claims description 25
- 229910052785 arsenic Inorganic materials 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 13
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000000873 masking effect Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- -1 arsenic ions Chemical class 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung bezieht sich auf eine Unterkreuzung in einer zwei in einer einkristallinen Halbleiterschicht mit Abstand voneinander angeordnete Zonen desselben Leitungstyps aufweisenden integrierten Halbleiterschaltung, wobei der von den beiden Zonen eingeschlossene Zwischenbereich aus dem Material der einkristallinen Halbleiterschicht besteht. Die Erfindung bezieht sich ferner auf ein Verfahren zum Herstellen einer Unterkreuzung in einer in einer einkristallinen Halbleiterschicht gebildeten integrierten Halbleiterschaltung, bei dem in der Halbleiterschicht ein Paar auf Abstand gesetzter Zonen desselben Leitungstyps gebildet wirdo Insbesondere bezieht sich die Erfindung auf miniaturisiert gepackte komplementärsymmetrische Metall-Oxid-Halbleiter-Bauelemente (CMOS-Bauelemente) und Verfahren zum Herstellen solcher Einrichtungen, vorzugsweise soweit es sich um die Anwendung der Siliziumauf-Saphir- (SOS) -Technik handelt.The invention relates to an undercrossing in an integrated semiconductor circuit having two zones of the same conductivity type arranged at a distance from one another in a monocrystalline semiconductor layer, the intermediate region enclosed by the two zones being made of the material of the monocrystalline semiconductor layer. The invention further relates to a method of producing a sub-intersection in a recess formed in a monocrystalline semiconductor layer semiconductor integrated circuit, wherein the set in the semiconductor layer a pair of spaced zones of the same conductivity type is formed o In particular, the invention relates to miniaturized packed complementary symmetrical metal oxide Semiconductor components (CMOS components) and methods for producing such devices, preferably as far as the application of silicon on sapphire (SOS) technology is concerned.
Zum Verstärken der Packungsdichte der Bauelemente in einer integrierten Schaltung ist es wünschenswert, den für Verbindungsleitungen zwischen zwei oder mehr Bauelementen benötigten Raum zu verkleinern. Bisher wurden platzaufwendige Überbrückungen aus Metall zum Verbinden zweier durch eine dazwischenliegende Gate-Leitung getrennter Diffusionsbereiche verwendet. Stattdessen wurden auch dotierte Epitaxialschichten benutzt, die - sehr platzaufwendig - um die Gate-Leitungen herum liefen.To increase the packing density of the components in an integrated circuit, it is desirable to use that for connecting lines to reduce the space required between two or more components. So far, space-consuming bridges have been used Made of metal for connecting two diffusion regions separated by an intermediate gate line used. Instead, doped epitaxial layers were also used, which - very space-consuming - around the gate lines walked around.
Bei einem ein beim Herstellen selbst ausgerichtetes Silizium-Gate aufweisenden CMOS-Bauelement kann MOS-Wirkung (MOS = Metall-Oxid-Halbleiter) zwischen zwei Diffusionsbereichen auftreten, oberhalb derer eine elektrisch leitende Verbindungsleitung liegt. Abhängig von dem Leitungstyp der Diffusionsbereiche und von der Art der darüberliegenden Verbindungs-In the case of a CMOS component having a silicon gate that is self-aligned during manufacture, a MOS effect (MOS = Metal oxide semiconductors) occur between two diffusion areas, above which an electrically conductive connecting line lies. Depending on the conductivity type of the diffusion areas and the type of connection above
130011/0674130011/0674
leitung können die Diffusionsbereiche durch die MOS-Wirkung elektrisch leitend verbunden oder nicht verbunden werden. In typischen Fällen werden in Bereichen mit hoher Packungsdichte dotierte Gate-Leitungen aus dotiertem polykristallinem Silizium verwendet.line, the diffusion areas can be connected or not connected in an electrically conductive manner due to the MOS effect. In typical cases, doped gate lines are made of doped polycrystalline in areas with a high packing density Uses silicon.
Zum zuverlässigen Verbinden zweier durch eine dotierte polykristalline
Silizium-Leitung getrennter Diffusionen (Diffusionsbereiche) mit einem niederohmigen Strompfad kann vor
dem Niederschlagen der polykristallinen Silizium-Leitung eine zusätzliche Diffusion ausgeführt werden. Ein solcher
Strompfad wäre unbeeinflußt von einer MOS-Wirkung. Der unterhalb
der polykristallinen Silizium-Leitung angeordnete Diffusionsbereich besitzt denselben Leitungstyp wie die von ihm
miteinander verbundenen Diffusionszonen. Da in integrierten
CMOS-Schaltungen sowohl P+- als auch N+-DIffusionen angewendet
werden, sind zwei zusätzliche Maskierschritte, nämlich eine für die NH
sionen erforderlich,To reliably connect two diffusions (diffusion areas) separated by a doped polycrystalline silicon line to a low-resistance current path, an additional diffusion can be carried out before the polycrystalline silicon line is deposited. Such a current path would not be influenced by a MOS effect. The diffusion region arranged below the polycrystalline silicon line has the same conductivity type as the diffusion zones that it connects to one another. Since both P + and N + diffusions are used in CMOS integrated circuits, there are two additional masking steps, namely one for the N H
sions required,
lieh eine für die N+-Diffusioi©iund eine für die P+-Diffu-borrowed one for the N + diffusion and one for the P + diffusion
Der Erfindung liegt die Aufgabe zugrunde, das jeweilige Bauelement so zu konzipieren, daß, beispielsweise in einer CMOS-Anordnung, sowohl das P+-Zonenpaar als auch das N+-Zonenpaar mittels einer einzigen zusätzlichen Diffusion und damit eines einzigen zusätzlichen Maskierschrittes über den zusätzlich diffundierten Zwischenbereich unabhängig von einer MOS-Wirkung ohmisch, d.h. elektrisch leitend, miteinander zu verbinden sind. Die erfindungsgemäße Lösung besteht für die Unterkreuzung in einer zwei in einer einkristallinen Halbleiterschicht mit Abstand voneinander angeordnete Zonen desselben Leitungstyps aufweisenden, integrierten Halbleiterschaltung darin, daß derThe invention is based on the object of designing the respective component so that, for example in a CMOS arrangement, both the P + zone pair and the N + zone pair by means of a single additional diffusion and thus a single additional masking step over the additional diffused intermediate area are to be connected to one another in an ohmic, ie electrically conductive manner, regardless of a MOS effect. The solution according to the invention consists for the crossover in an integrated semiconductor circuit having two zones of the same conductivity type arranged at a distance from one another in a monocrystalline semiconductor layer in that the
13001 1/087413001 1/0874
von den beiden Zonen eingeschlossene Zwischenbereich der Halbleiterschicht aus zwei übereinanderliegenden, sich von der einen zur anderen Zone durch den Zwischenbereich hindurch erstreckenden Teilschichten unterschiedlicher Leitfähigkeit besteht, so daß eine der Teilschichten die auf Abstand gesetzten Zonen unabhängig von einer MOS-Wirkung ohmisch bzw. elektrisch leitend verbindet. Gemäß der Erfindung besteht ein Verfahren zum Herstellen der Unterkreuzung darin, daß über der einkristallinen Halbleiterschicht eine mit mindestens einer auf den Bereich zwischen den Zonen beschränkten Öffnung versehene Maskierschicht angeordnet wird und daß zwei verschiedene, einander entgegengesetzte Leitungstypen hervorrufende Dotierstoffarten in die Halbleiterschicht eingeführt werden»The intermediate area of the semiconductor layer, enclosed by the two zones, consists of two superimposed, from the one to the other zone through the intermediate area extending sub-layers of different conductivity exists, so that one of the sub-layers has the spaced-apart zones independently of a MOS effect ohmically or electrically conductively connects. According to the invention there is a method for producing the undercrossing in that over the monocrystalline semiconductor layer one with at least one on the area between The masking layer provided with the restricted opening zones is arranged and that two different, mutually opposite Types of dopants causing conductivity types are introduced into the semiconductor layer »
Dadurch, daß der Zwischenbereich erfindungsgemäß aus zwei Teilschichten entgegengesetzten Leitungstyps besteht, wird unabhängig vom Leitungstyp der angrenzenden Zonen desselben Leitungstyps (unabhängig von dem Leitungstyp selbst) durch den Zwischenbereich ein von einer MOS-Wirkung unabhängiger Leiterpfad als Unterkreuzung bzw. eine innere Verbindungsleitung von einer Zone zur Nachbarzone gebildet. Durch die Erfindung wird also eine "Universal-Unterkreuzung" geschaffen, die sowohl zum Verbinden von P -Diffusionszonen als auch zum Verbinden von N+-Diff us ionen zu verwenden ist und deren zusätzlicher Vorteil darin besteht, daß sie mit einer einzigen zusätzlichen Diffusion herzustellen ist. Gemäß weiterer Erfindung läßt sich die eine Teilschicht des Zwischenbereichs aus einem relativ schnell diffundierenden Dotierstoff und die andere Teilschicht aus einem demgegenüber relativ langsam diffundierenden Dotierstoff des entgegengesetzten Leitungstyps herstellen. Der Einbau der Dotierstoffe in die Halbleiterschicht im Bezirk des ZwischenbereichsBecause the intermediate area according to the invention consists of two partial layers of opposite conduction types, regardless of the conduction type of the adjacent zones of the same conduction type (regardless of the conduction type itself), a conductive path independent of a MOS effect as an undercrossing or an inner connecting line of a zone is created through the intermediate area formed to the neighboring zone. The invention therefore creates a "universal undercrossing" which can be used both for connecting P diffusion zones and for connecting N + diffusion and the additional advantage of which is that it can be produced with a single additional diffusion is. According to a further invention, one sublayer of the intermediate region can be produced from a relatively rapidly diffusing dopant and the other sublayer from a relatively slowly diffusing dopant of the opposite conductivity type. The incorporation of the dopants into the semiconductor layer in the area of the intermediate area
130011/0674130011/0674
läßt sich dann durch gleichzeitiges Aufbringen der beiden den entgegengesetzten Leitungstyp erzeugenden Dotierstoffe, vorzugsweise durch Ionen-Implantationen, z.B. von Bor und Arsen, herstellen. Zum Einbringen der Dotierstoffe in die einkristalline Halbleiterschicht wird zweckmäßig eine einzige auf den darunterliegenden Zwischenbereich begrenzte Öffnung der Maskierschicht vorgesehen.can then be produced by simultaneous application of the two dopants producing the opposite conductivity type, preferably by ion implantations, for example of boron and arsenic. To introduce the dopants into the monocrystalline semiconductor layer, a single opening in the masking layer, which is limited to the intermediate region below, is expediently provided.
Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigen:Further details of the invention are explained on the basis of the schematic representation of exemplary embodiments. Show it:
Fig. 1 einen Querschnitt durch eine bekannte integrierte Schaltung; 1 shows a cross section through a known integrated circuit;
Fig., 2 einen Querschnitt durch eine integrierte CMOS/SOS-Schaltung ähnlich derjenigen nach Fig. 1, jedoch mit erfindungsgemäßer Universal-ünterkreuzung; FIG. 2 shows a cross section through an integrated CMOS / SOS circuit similar to that according to FIG. 1, but with a universal intersection according to the invention; FIG.
Fig. 3 einen Ausschnitt des Querschnitts der integrierten Schaltung während des Hersteilens; und 3 shows a detail of the cross section of the integrated circuit during manufacture; and
Fig. 4 ein Diagramm mit den berechneten Konzentrationsprofilen bei verwendeten Bor- und Arsen-Dosen. 4 shows a diagram with the calculated concentration profiles for the boron and arsenic doses used.
Fig. 1. zeigt einen Teil eines Querschnitts eines bekannten integrierten Schaltkreises 10. Zu dem integrierten Schaltkreis 10 g&ört ein isolierendes Substrat 12 mit darauf gebildeten inseiförmigen halbleitenden Bereichen 14 und 16„ Im allgemeinen besteht das Substrat 12 aus Saphir und die Bereiche 14, 16 werden nach der bekannten SOS-Technologie aus Silizium hergestellt. In der dargestellten.Vorzugsausführung besteht der Bereich 14 aus einem Paar von P+-Diffusionsbereichen 18 und 20 und einer dazwischenliegenden P-Zone 22. Auf1 shows part of a cross section of a known integrated circuit 10. In addition to the integrated circuit 10, an insulating substrate 12 with insular semiconducting regions 14 and 16 formed thereon. In general, the substrate 12 is made of sapphire and the regions 14, 16 are formed Manufactured from silicon using the well-known SOS technology. In the preferred embodiment shown, the area 14 consists of a pair of P + diffusion areas 18 and 20 and a P-zone 22 therebetween
130011/067130011/067
dem inseiförmigen Bereich 14 liegt eine Silizium-Dioxidschicht 24 und auf dieser eine dotierte polykristalline Siliziumleitung 26. Zweck der P-Zone 22 ist es, einen leitenden Strompfad zwischen den P+-Bereichen 18 und 20 zu "bilden.A silicon dioxide layer 24 lies on the island-shaped region 14 and a doped polycrystalline silicon line 26 on top of it. The purpose of the P zone 22 is to "form a conductive current path between the P + regions 18 and 20".
In ähnlicher Weise wie der inseiförmige Bereich 14 enthält der Bereich 16 ein Paar auf Abstand gesetzter N+-Bereiche 28, 30 mit dazwischenliegender N-Zone 32. Auf dem inseiförmigen, aus Silizium bestehenden Bereich 16 liegt eine Silizium-Dioxidschicht 34 und auf dieser eine N -dotierte polykristalline Siliziumleitung 36. Zweck der N-Zone 32 ist es, einen zuverlässigen Leiterpfad zwischen den N -Bereichen 28 und zu bilden.In a manner similar to the island-shaped area 14, the area 16 contains a pair of spaced apart N + areas 28, 30 with an intermediate N-area 32. On the island-shaped area 16 made of silicon lies a silicon dioxide layer 34 and on top of it one N -doped polycrystalline silicon line 36. The purpose of the N-zone 32 is to form a reliable conductive path between the N -regions 28 and 28.
In typischen Fällen wird der integrierte Schaltkreis unter Anwendung einer Selbstjustier-Technik hergestellt, bei der die polykristalline Siliziumleitung 26 zugleich mit den Bereichen 18 und 20 durch Ionen-Implantation P -dotiert wirde In ähnlicher Weise wird die N -dotierte polykristalline Siliziumleitung 36 durch Ionen-Implantation zugleich mit den Bereichen 28 und 30 N+-dotiert„ Bei dem bekannten Verfahren ist es daher erforderlich, die P-Zone 22 und die N-Zone 32 in getrennten Schritten und jeweils unter Zuhilfenahme besonderer Fotomasken zu dotieren.In typical cases, the integrated circuit using a self-adjustment technique is produced, in which the polycrystalline silicon line 26 is doped simultaneously with the regions 18 and 20 by ion implantation of P e In a similar manner, the N doped polycrystalline silicon line 36 by ion -Implantation at the same time with the areas 28 and 30 N + -doped “In the known method, it is therefore necessary to dope the P-zone 22 and the N-zone 32 in separate steps and each with the aid of special photomasks.
Da die Ausbeute beim Herstellen von Halbleiter-Bauelementen mit zunehmender Zahl der Verfahrensschritte abnimmt, ist der "Wegfall eines Maskier Schrittes höchst wünschenswert«, Durch die Erfindung wird nun erreicht, daß wenigstens ein Maskierschritt beim Herstellen der "Uhiversal-Unterkreuzung" eingespart wird.Since the yield in the manufacture of semiconductor components decreases with an increasing number of process steps, the "Elimination of a masking step is highly desirable," By the invention is now achieved that at least one masking step is saved when producing the "universal undercrossing" will.
130011/0674130011/0674
Fig. 2 zeigt einen Teil einer erfindungsgemäßen integrierten Halbleiterschaltung 100 im Schnitt. Die Schaltung 100 enthält ein isolierendes Substrat 38 mit darauf gebildeten inseiförmigen Einkristallbereichen 40 und 42. Vorzugsweise besteht das Substrat 38 aus Saphir und die Inselbereiche 40, 42 werden aus Silizium hergestellt. Der Inselbereich 40 enthält ein Paar P+-Bereiche 44, 46 mit einer dazwischen befindlichen Universal-Unterkreuzung 48. Auf dem Inselbereich 42 liegt eine Silizium-Dioxidschicht 50„ Oberhalb der Universal-Unterkreuzung 48 befindet sich auf der Silizium-Dioxidschicht 50 eine P+-dotierte polykristalline Siliziumleitung 52. In ähnlicher Weise enthält der Inselbereich 42 ein Paar N+-Bereiche 54, 56 mit einer dazwischen befindlichen Universal-Unterkreuzung 58. Der Inselbereich 42 ist mit einer Silizium-Dioxidschicht 60 bedeckt. Oberhalb der Universal-Unterkreuzung 58 befindet sich auf der Silizium-Dioxidschicht 60 ein N -dotierter polykristalliner Siliziumstreifen 62.2 shows part of an integrated semiconductor circuit 100 according to the invention in section. The circuit 100 includes an insulating substrate 38 having island-shaped single crystal regions 40 and 42 formed thereon. Preferably, the substrate 38 is made of sapphire and the island regions 40, 42 are made of silicon. The island region 40 contains a pair of P + regions 44, 46 with a universal undercrossing 48 in between. A silicon dioxide layer 50 is located on the island region 42. Above the universal undercrossing 48 there is a P + on the silicon dioxide layer 50 -Doped polycrystalline silicon line 52. Similarly, the island region 42 includes a pair of N + regions 54, 56 with a universal undercross 58 in between. The island region 42 is covered with a silicon dioxide layer 60. An N-doped polycrystalline silicon strip 62 is located on the silicon dioxide layer 60 above the universal crossover 58.
Die Universal-Unterkreuzungen 48 und 58 enthalten beide eine auf einer P-Zone 66 liegende N-Zone 64. Zwischen den P+-Bereichen 44 und 46 wird daher ein leitender Pfad durch die untere P-leitende Teilschicht 66 der Universal-Unterkreuzung 48 erstellt. In ähnlicher Weise wird ein leitender Pfad zwischen den N+-Bereichen 54 und 56 durch die obere N-leitende Teilschicht 64 der Universal-Unterkreuzung 58 gebildet. Die Unterkreuzungen 48 und 58 können deshalb als "universal" bezeichnet werden, weil sie sowohl die beiden N+-Zonen als auch die beiden P+-Zonen ohmisch bzw. elektrisch leitend verbinden.The universal sub-crossings 48 and 58 both contain an N-zone 64 lying on a P-zone 66. A conductive path through the lower P-conductive sublayer 66 of the universal sub-crossing 48 is therefore created between the P + regions 44 and 46 . Similarly, a conductive path is formed between the N + regions 54 and 56 through the upper N-type sub-layer 64 of the universal undercross 58. The cross-intersections 48 and 58 can therefore be referred to as "universal" because they connect both the two N + zones and the two P + zones in an ohmic or electrically conductive manner.
Zum Herstellen der erfindungsgemäßen Universal-Unterkreuzungen 48, 58 werden vorzugsweise ein langsam diffundierenderTo produce the universal undercrossings 48, 58 according to the invention, a slowly diffusing one is preferably used
130011/0674130011/0674
- ίο -- ίο -
N-Dotierstoff und ein schnell diffundierender P-Dotierstoff mit annähernd derselben Gesamtdosis durch eine gemeinsame Maskenöffnung implantiert. Nach dem Ionen-Implantieren werden die Dotierstoffe diffundiert; dabei ergeben sich wegen der unterschiedlichen Diffusionsgeschwindigkeiten zwei getrennte Schichten nämlich eine N-Schicht 64 und eine P-Schicht 66. Als Folge der Herstellungsweise und der unterschiedlichen Diffusionsgeschwindigkeiten entstehen - einschließlich ihrer gemeinsamen Grenzschicht - im wesentlichen zur Oberfläche des Substrats 58 parallel verlaufende Schichten 64, 66.N-dopant and a rapidly diffusing P-dopant with approximately the same total dose through a common Mask opening implanted. After the ion implantation, the dopants are diffused; thereby arise because of the different diffusion speeds two separate layers namely an N-layer 64 and a P-layer 66. As a result of the manufacturing method and the different diffusion speeds arise - including their common boundary layer - layers 64, 66 running essentially parallel to the surface of the substrate 58.
In typischen Fällen werden Arsen als N-Dotierstoff und Bor als P-Dotierstoff verwendet. Beide Dotierstoffe werden durch Oxidschichten 50, 60 hindurch bis zu einer Dosis von etwaIn typical cases, arsenic is used as the N-dopant and boron as the P-dopant. Both dopants are through Oxide layers 50, 60 therethrough to a dose of about
14 /2
2 χ 10 Atomen/cm implantiert. Die entsprechende Dotierung
führt zu einem ohmischen Leiter, dessen Flächen- bzw. Schichtwiderstand ausreichend niedrig ist, um im wesentlichen
unabhängig von einer MOS-Wirkung zu sein. Ein Flächenwiderstand von weniger als etwa 1000 Ohm/Quadrat, entsprechend einer
Dotierstoffkonzentration von etwa 10 Atomen/cm, wird als
Maximalwert angesehen, der dazu geeignet ist, einen Leiter ohmisch und praktisch unabhängig von einer MOS-Wirkung zu
machen. Die aus Silizium bestehenden Inselbereiche 40, 42 besitzen in typischen Fällen eine Dicke von größenordnungsmäßig
etwa 600 Nanometer (nm). Die auf die Ionen-Implantation folgenden Schritte beim Herstellen der integrierten Schaltung
100 entsprechen einer 50 Minuten dauernden Diffusion bei
10500C. Das Ergebnis dieser Diffusion ist das Entstehen der
N-Schicht 64 oberhalb der P-Schicht 66 und damit die Bildung der Universal-Unterkreuzungen 48 und 58.14/2
2 χ 10 atoms / cm implanted. The corresponding doping leads to an ohmic conductor whose surface or sheet resistance is sufficiently low to be essentially independent of a MOS effect. A sheet resistance of less than about 1000 ohms / square, corresponding to a dopant concentration of about 10 atoms / cm, is regarded as the maximum value which is suitable for making a conductor ohmic and practically independent of a MOS effect. The island regions 40, 42 made of silicon typically have a thickness of the order of about 600 nanometers (nm). The steps following the ion implantation when producing the integrated circuit 100 correspond to a 50-minute diffusion at 1050 ° C. The result of this diffusion is the emergence of the N-layer 64 above the P-layer 66 and thus the formation of the universal Undercrossings 48 and 58.
Obwohl die Leitfähigkeit der P- und N-Pfade in den Unterkreuzungen 48, 58 kleiner ist als sie durch getrennte P^ und N-Diffusionen, z.B. in den Zonen 22 und 32 gemäß Fig. 1, zuAlthough the conductivity of the P and N paths in the sub-intersections 48, 58 is smaller than it is due to separate P ^ and N diffusions, e.g. in zones 22 and 32 of Figure 1
130011/0674130011/0674
erhalten wäre, werden durch die Universal-Unterkreuzungen 48 und 58 adäquat leitende Strompfade zwischen den zu verbindenden Zonen geschaffen.would be obtained by the universal undercrossings 48 and 58 adequately conductive current paths are created between the zones to be connected.
In der Regel reichen zum Ausführen der Erfindung beim Implantieren der Dotierstoffe gleiche Bor- und Arsen-Dosen aus. Grundsätzlich ist es jedoch möglich und vorteilhaft, die Bor- und Arsen-Dosen im Hinblick auf eine Verbesserung der Leitfähigkeit der Strompfade zu optimieren. Beim Optimieren läßt sich eine Verbesserung der Leitfähigkeit von etwa 40 % für beide Strompfade erzielen. Bei beim Implantieren verwendeten gleichen Dosen ergibt sich eine Leitfähigkeit des durch Implantieren mit Arsen N-dotierten Pfades 64 der Universal-Unterkreuzung 58 von etwa 55 % von derjenigen einer einzelnen N-Zone, z.B. der Zone 32 gemäß Fig. 1. Entsprechend ergibt die Bor-Implantation in der P-leitenden Teilschicht 66 der Unterkreuzung 48 ein Wert der Leitfähigkeit von etwa 33 % derjenigen der einzelnen P-Zone 22 nach Fig. 1.As a rule, equal boron and arsenic doses are sufficient to carry out the invention when implanting the dopants. In principle, however, it is possible and advantageous to optimize the boron and arsenic doses with a view to improving the conductivity of the current paths. When optimizing, an improvement in conductivity of about 40 % can be achieved for both current paths. With the same doses used during implantation, the conductivity of the path 64 of the universal crossover 58 doped with arsenic N-doped by implantation with arsenic results in about 55 % of that of a single N-zone, for example zone 32 according to FIG. 1. Correspondingly, the boron results -Implantation in the P-conductive partial layer 66 of the undercrossing 48, a conductivity value of approximately 33 % of that of the individual P-zone 22 according to FIG. 1.
In den Fig. 3 und 4 wird die Wirkung des Ionen-Implantierens von Bor und Arsen mit Implantations-Energien von etwa 150 KeV bis zu einer Gesamtdosis von 2 χ 10 Atomen/cm (für jeden Dotierstoff) bei anschließender Diffusion von 50 Minuten bei 10500C schematisch dargestellt. Fig. 3 zeigt den räumlichen Aufbau einer erfindungsgemäßen Universal-Unterkreuzung 70 beim Herstellen eines Bauteils. Die Unterkreuzung 70 wird durch Ionen-Implantat!on von Bor und Arsen (vergleiche die Pfeile in Figi 3) durch eine eine Dicke von etwa 100 nm aufweisende Silizium-Dioxidschicht 72 hindurch gebildet. Beim Ionen-Implantieren wird eine vorher begrenzte Fotolackschicht 74 verwendet. Während dieser Verfahrensschritte sind die Source- und Drainzonen noch nicht gebildet.3 and 4 the effect of the ion implantation of boron and arsenic with implantation energies of about 150 KeV up to a total dose of 2 × 10 atoms / cm (for each dopant) with subsequent diffusion of 50 minutes at 1050 0 C shown schematically. FIG. 3 shows the spatial structure of a universal crossover 70 according to the invention when a component is being manufactured. The crossover 70 is formed by ion implantation of boron and arsenic (compare the arrows in FIG. 3) through a silicon dioxide layer 72 having a thickness of approximately 100 nm. A pre-defined photoresist layer 74 is used in ion implantation. The source and drain zones are not yet formed during these process steps.
13001 1/087413001 1/0874
Nach dem Diffundieren der implantierten Ionen würde die Unterkreuzung 70 aus einer relativ flachen N-leitenden Schicht 76 und einer darunterliegenden und sich Ms zum Saphir-Substrat 80 in der N -Schicht 82 erstreckenden P-leitenden Schicht 78 bestehen, wenn keine Source- und Drainzonen (vergleiche Fig. 2) zu "bilden wären. Eine Folge der Diffusion ist es, daß die P-Bor-Ionen dazu tendieren, sowohl tiefer als auch mehr in die Breite als die N-Arsen-Ionen zu diffundieren. In der Praxis wurden die durch die Unterkeuzung 70 miteinander zu verbindenden und auf beiden Seiten der Unterkreuzung 70 liegenden Zonen entweder N+- oder P+-dotiert und nach der Diffusion würde sich eine Struktur ergeben, wie sie Fig. 2 in etwa zeigt, d.h. die N-Zone 76 würde in der Praxis nicht durch die P-Zone 78 gegenüber den Nachbarbereichen isoliert.After diffusion of the implanted ions, the crossover 70 would consist of a relatively shallow N-type layer 76 and an underlying P-type layer 78 extending Ms to the sapphire substrate 80 in the N-layer 82 if there were no source and drain regions A consequence of diffusion is that the P-boron ions tend to diffuse both deeper and more broadly than the N-arsenic ions the zones to be connected to one another by the undercrossing 70 and lying on both sides of the undercrossing 70 are either N + - or P + -doped and after the diffusion a structure would result as roughly shown in FIG. 2, ie the N-zone In practice, 76 would not be isolated from the neighboring areas by the P-zone 78.
In Fig. 4 werden die Ergebnisse der Ionen-Diffusionen beim Bilden der Universal-Unterkreuzung 70 von Figo 3 graphisch dargestellt. Insbesondere ist darauf hinzuweisen, daß die Konzentration·der Arsen-Ionen nahe der Oberfläche der epitaxialen Siliziumschicht wesentlich größer ist als diejenige der Bor-Ioneno Entsprechend übersteigt die Konzentration der Bor-Ionen in einer Tiefe von etwa 200 nm (0,2 Mikrometer) diejenige der Arsen-Ionen und bleibt bis herunter zur Oberfläche des aus Saphir bestehenden Substrats höher als die Ars en-Ionen-Konz entrati on.In FIG. 4, the results of the ion diffusions in forming the universal undercross 70 of FIG. 3 are shown graphically. In particular, it should be pointed out that the concentration of the arsenic ions near the surface of the epitaxial silicon layer is significantly greater than that of the boron ions o Correspondingly, the concentration of the boron ions at a depth of about 200 nm (0.2 micrometers) that of the arsenic ions and remains higher than the arsenic ion concentration down to the surface of the substrate made of sapphire.
Die im Rahmen der Erfindung experimentell ermittelten Ergebnisse stimmen gut mit berechneten Widerstandswerten einer Unterkreuzung mit einer Breite von etwa 10 Mikrometer überein. Im einzelnen besitzt ein N-leitender Strompfad einen gemessenen Flächenwiderstand von 600 Ohm/Quadrat, während der berechneteThe results determined experimentally within the scope of the invention agree well with calculated resistance values of an undercross about 10 microns wide. In detail, an N-conducting current path has a measured sheet resistance of 600 ohms / square, while the calculated
13001 1/067413001 1/0674
Wert 780 Ohm/Quadrat beträgt. Für einen P-leitenden Strompfad beträgt der gemessene Wert des Flächenwiderstands etwa 200 Ohm/ Quadrat gegenüber einem berechneten Wert von etwa 220 Ohm/ Quadrat.Value is 780 ohms / square. For a P-conducting current path the measured value of the sheet resistance is about 200 ohms / square compared to a calculated value of about 220 ohms / Square.
Der Vorteil der erfindungsgemäßen Universal-Unterkreuzung ist bei einem auf einem iaäLierenden Substrat liegenden Halbleiterkörper am größten0 Der beste Nutzeffekt der Erfindung ergibt sich daher bei Anwendung in der CMOS-SOS-Technologie. Die erfindungsgemäße Universal-Unterkeuzung läßt sich aber auch bei Bauelementen aus massivem Silizium und den entsprechenden Herstellungsverfahren vorteilhaft anwenden; das gilt insbesondere wenn eine elektrisch leitend zu koppelnde Diffusions-Zone auf dem Netzanschluß-Potential liegen soll.The advantage of the universal cross-under according to the invention in a lying on a substrate iaäLierenden semiconductor body greatest 0 of the best efficiency of the invention therefore results from the application in the CMOS SOS technology. The universal undercrossing according to the invention can also be used advantageously for components made of solid silicon and the corresponding manufacturing processes; this applies in particular when an electrically conductive to be coupled diffusion zone is to be at the mains connection potential.
13001 1/067413001 1/0674
eers eiteeers side
Claims (9)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6814879A | 1979-08-20 | 1979-08-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3030753A1 true DE3030753A1 (en) | 1981-03-12 |
Family
ID=22080712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803030753 Withdrawn DE3030753A1 (en) | 1979-08-20 | 1980-08-14 | CROSS-CROSSING IN AN INTEGRATED SEMICONDUCTOR CIRCUIT AND METHOD FOR THEIR PRODUCTION. |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5632770A (en) |
| DE (1) | DE3030753A1 (en) |
| FR (1) | FR2463977A1 (en) |
| GB (1) | GB2056771B (en) |
| IT (1) | IT1131790B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3138950A1 (en) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Integrated semi-conductor memory |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127174A (en) * | 1984-11-26 | 1986-06-14 | Toshiba Corp | Manufacture of semiconductor device |
| DE19604776A1 (en) * | 1996-02-09 | 1997-08-14 | Siemens Ag | Detachable connecting bridge (fuse) and connectable line interruption (anti-fuse), as well as methods for producing and activating a fuse and an anti-fuse |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3443176A (en) * | 1966-03-31 | 1969-05-06 | Ibm | Low resistivity semiconductor underpass connector and fabrication method therefor |
| US3958266A (en) * | 1974-04-19 | 1976-05-18 | Rca Corporation | Deep depletion insulated gate field effect transistors |
| CA1040321A (en) * | 1974-07-23 | 1978-10-10 | Alfred C. Ipri | Polycrystalline silicon resistive device for integrated circuits and method for making same |
| JPS52139388A (en) * | 1976-05-17 | 1977-11-21 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device |
-
1980
- 1980-07-30 IT IT23809/80A patent/IT1131790B/en active
- 1980-08-06 GB GB8025630A patent/GB2056771B/en not_active Expired
- 1980-08-14 DE DE19803030753 patent/DE3030753A1/en not_active Withdrawn
- 1980-08-14 JP JP11227380A patent/JPS5632770A/en active Granted
- 1980-08-19 FR FR8018154A patent/FR2463977A1/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3138950A1 (en) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Integrated semi-conductor memory |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2056771B (en) | 1983-10-19 |
| GB2056771A (en) | 1981-03-18 |
| IT1131790B (en) | 1986-06-25 |
| JPH0478011B2 (en) | 1992-12-10 |
| JPS5632770A (en) | 1981-04-02 |
| FR2463977B1 (en) | 1983-02-04 |
| IT8023809A0 (en) | 1980-07-30 |
| FR2463977A1 (en) | 1981-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3326534C2 (en) | ||
| DE4219319B4 (en) | MOS-FET and manufacturing process for it | |
| DE2212049C2 (en) | Method for manufacturing a semiconductor device and method for manufacturing a transistor | |
| DE4340405C2 (en) | Method for producing a semiconductor device with an insulating separating layer and a well region | |
| DE3012363C2 (en) | Process for forming the channel regions and the wells of semiconductor components | |
| DE4223272C2 (en) | Semiconductor device with a well structure and method for its production | |
| DE2823967C2 (en) | ||
| DE3709708C2 (en) | Semiconductor device and method for producing a field effect transistor | |
| DE19642538A1 (en) | Semiconducting device | |
| DE3110477A1 (en) | METHOD FOR PRODUCING CMOS COMPONENTS | |
| DE4116690A1 (en) | ELEMENT ISOLATION STRUCTURE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE2441432B2 (en) | Method of manufacturing a VMOS transistor | |
| DE4444686B4 (en) | Semiconductor component with MOS transistor and method for its production | |
| DE2160427B2 (en) | Process for the production of a semiconductor resistor with implanted ions of a neutral dopant | |
| DE60028847T2 (en) | A reduced mask count process for the production of mixed voltage CMOS with high performance transistors and high reliability I / O transistors | |
| DE19520958A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE3440674A1 (en) | FIELD EFFECT TRANSISTOR | |
| DE2420239A1 (en) | METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS | |
| DE2453279C3 (en) | Semiconductor device | |
| DE112018007354T5 (en) | SILICON CARBIDE SEMICONDUCTOR UNIT AND MANUFACTURING METHOD FOR THE SAME | |
| DE2645014C3 (en) | Process for the production of an integrated MOS circuit structure with double layers of polycrystalline silicon on a silicon substrate | |
| DE102016114913A1 (en) | Performance Mosfets and procedures for their production | |
| DE10239310B4 (en) | Method for producing an electrically conductive connection between a first and a second buried semiconductor layer | |
| DE2141695A1 (en) | Process for the production of a monolithic semiconductor component | |
| DE2205991B2 (en) | PROCESS FOR CREATING A TRANSITION INTENDED FOR AVALANCHE BREAKTHROUGH IN A SEMICONDUCTOR COMPONENT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8130 | Withdrawal |