DE3030438A1 - Verfahren und anordnung zur korrelation von zwei signalen - Google Patents

Description

• Verfahren und Anordnung zur Korrelation von zwei
• Signalen Gegenstand der Hauptanmeldung P 29 40 158.9-53 ist ein Verfahren zur Korrelation von zwei Signalen durch Multiplikation von gegeneinander zeitverschobenen Abtastwerten der beiden Signale, bei welchem das eine Signal mit einer Abtastfrequenz abgetastet wird, die ein k-faches der Abtastfrequenz des anderen Signals ist, die jeweils n letzten Abtastwerte des langsamer abgetasteten Signals gespeichert werden, jeder Abtastwert des schneller abgetasteten Signals gleichzeitig mit den n gespeicherten Abtastwerten des langsamer abgetasteten Signals multipliziert wird und die jeweils der gleichen Zeitverschiebung zwischen den miteinander multiplizierten Abtastwerten entsprechenden Multiplikationsergebnisse zur Bestimmung eines Stützwerts der mit m = k.n Stützwerten berechneten Korrelationsfunktion in zugeordneten Speicherplätzen eines Summationsspeichers getrennt summiert werden, sowie eine Anordnung zur Durchführung dieses Verfahrens.
• Dieses ältere Verfahren ermöglicht die schnelle Ermittlung von Korrelationsfunktionen und die frühzeitige Entdeckung eines Korrelationsmaximums, wie es z.B. bei der korrelativen Geschwindigkeitsmessung gefordert wird. Das Verfahren zeichnet sich außerdem durch einen geringen technischen Aufwand der zu seiner Durchführung verwendeten Anordnung aus.
• Bei diesem älteren Verfahren ist die maximale Frequenz der schnellen Abtastung durch die Arbeitsgeschwindigkeit des Summationsspeichers begrenzt. Die Frequenz der schnellen Abtastung muß nämlich so bemessen sein, daß die in jeder Abtastperiode anfallenden fl Multiplikationsergebnisse in die zugeordneten Speicherplätze des Summationsspeichers unter Addition zum vorhergehenden Inhalt eingegeben werden können. Wenn die zur Durchführung des Verfahrens verwendete Anordnung als Verteilerschaltung einen Mikrocomputer enthält, können maximale Abtastfrequenzen von nur etwa 1000 Hz erreicht werden. Hierdurch ergibt sich eine Beschränkung des Verfahrens auf relativ niederfrequente Signale sowie eine schlechte Auflösung des Korrelationsmaximums und damit eine schlechte Meßgenauigkeit.
• Aufgabe der Erfindung ist die Schaffung eines Verfahrens, welches die schnelle Korrelation von zwei Signalen mit geringem technischen Aufwand auch bei hohen Abtastfrequenzen ermöglicht, sowie einer Anordnung zur Durchführung dieses Verfahrens.
• Ausgehend von einem Verfahren der eingangs angegebenen Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß jeweils in einer ersten Phase jedes von mehreren aufeinanderfolgenden Zyklen die in jeder Abtastperiode der schnelleren Abtastung gleichzeitig erhaltenen n Multiplikationsergebnisse im Takt der schnellen Abtastung parallel in einen. Pufferspeicher eingeschrieben werden, und daß in einer zweiten Phase jedes Zyklus die im Pufferspeicher gespeicherten Multiplikationsergebnisse in einem der Arbeitsgeschwindigkeit des Summationsspeichers angepaßten Takt aus dem Pufferspeicher ausgelesen und auf die Speicherplätze des Summationsspeichers verteilt werden.
• Bei dem Verfahren nach der Erfindung ist die Frequenz der schnellen Abtastung unabhängig von der Arbeitsfrequenz des Summationsspeichers und nur durch die Geschwindigkeit bestimmt, mit der die Multiplikationsergebnisse in den Pufferspeicher eingegeben werden können. Selbst wenn man unterstellen würde, daß der Pufferspeicher nicht schneller arbeitet als der Summationsspeicher, würde dies bereits eine Vervielfachung der Abtastfrequenz um den Faktor n bedeuten, weil jeweils n Multiplikationsergebnisse parallel in den Pufferspeicher eingegeben werden. Darüber hinaus ergibt sich aber eine weitere Erhöhung der maximal möglichen Abtastfrequenz, weil die Gruppen von Multiplikationsergebnissen in den Pufferspeicher unsortiert in aufeinanderfolgende Speicherplätze eingegeben werden können und nicht zu dem vorhergehenden Inhalt addiert werden müssen.
• Die Berechnung der gesamten Korrelationsfunktion erfolgt etwa in der gleichen Zeit wie bei dem älteren Verfahren, jedoch aufgrund von Abtastwerten, die mit einer sehr viel höheren Abtastfrequenz erhalten werden. Insbesondere bei der Ausführung als Polaritätskorrelator, bei welcher die Multiplikationsergebnisse 1-Bit-Zahlen sind, erreicht man mit handelsüblichen Mikrocomputerbauelementen ohne weiteres Abtastfrequenzen von etwa 50 kHz.
• Vorteilhafte Ausgestaltungen und Weiterbildungen des Verfahrens nach der Erfindung sowie eine Anordnung zur Durchführung des Verfahrens sind in den Unteransprüchen gekennzeichnet.
• Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung eines Ausführungsbeispiels, das in der Zeichnung dargestellt ist. In der Zeichnung zeigt: Fig. 1 das Blockschaltbild eines Korrelators zur Durch-.
• führung des Verfahrens, Fig. 2 ein detaillierteres Schaltbild eines Teils des Korrelators von Fig. 1 und Fig. 3 ein Ausführungsbeispiel des Adressenrechners.
• Fig. 1 zeigt in gleicher Darstellung wie in Fig. 2 der Hauptanmeldung eine Ausführungsform eines Korrelators, wobei die entsprechenden Teile mit den gleichen -Bezugszeichen wie in der Hauptanmeldung bezeichnet sind. Wie in der Hauptanmeldung handelt es sich um einen Polaritätskorrelator, der die Korrelationsfunktion aus den Vorzeichen einer begrenzten Anzahl von diskreten Abtastwerten der zu korrelierenden Signale berechnet. Ferner ist als Beispiel wie in der Hauptanmeldung der Fall angenommen, daß jeweils n = 8 Abtastwerte des langsamer abgetasteten Signals gespeichert und jeweils mit k = 32 aufeinanderfolgenden Abtastwerten des schneller abgetasteten Signals gleichzeitig multipliziert werden, wodurch jeweils gleichzeitig n = 8 Stützwerte von m = n-k = 256 Stützstellen der Korrelationsfunktion erhalten werden.
• Der Korrelator empfängt an zwei Eingängen 12, 13 binäre Vorzeichensignale S (t) und S (t), die von nicht dargey stellten Signalumformern aus den zu korrelierenden Signalen gebildet worden sind.
• Der Korrelator enthält ein einstufiges X-Register 14, dessen einzige Register stufe durch ein D-Flipflop gebildet ist, dessen D-Eingang mit dem Eingang 12 verbunden ist und an dessen Clockeingang Taktimpulse 1c von einem Taktgeber 10 mit der Folgefrequenz # c angelegt sind. Entsprechend der bekannten Funktionsweise eines D-Flipflops nimmt der Q-Ausgang bei der ansteigenden Flanke jedes Taktimpulses Ic den in diesem Augenblick am D-Eingang anliegenden Signalwert an, den er bis zum nächsten Taktimpuls 1 beibehält. Das c X-Register 14 spielt also die Rolle einer Abtastschaltung, die das Signal 5x (t) im Takt der Taktimpulse 1c abtastet und am Ausgang die durch die aufeinanderfolgenden Abtastungen erhaltenen Abtastwerte X zur Verfügung stellt. Diese einfache Ausbildung der Abtastschaltung ist möglich, weil es sich bei dem abzutastenden Vorzeichensignai S <t) um ein binäres Signal handelt.
• Ferner enthält der Korrelator ein mehrstufiges Y-Register 15 mit acht Registerstufen 15a bis 15h, die ebenfalls durch D-Flipflops gebildet sind. Das Y-Register 15 ist als Schieberegister ausgebildet, indem jeweils der Q-Ausgang jeder der Registerstufen 15a bis 15g mit dem D-Eingang der folgenden Registerstufe 15b bis 15h verbunden ist. Der D-Eingang der ersten Registerstufe 15a ist mit dem Eingang 13 verbunden.
• Die Clockeingänge aller Registerstufen 15a bis 15h sind parallel an den Ausgang eines Frequenzteilers 11 angeschlossen, der die Taktimpulse 1c vom Taktgeber 10 empfängt und am Ausgang Taktimpulse Ic mit der Folgefrequenz fc' =fc/k liefert, wenn 1:k das Teilerverhältnis des Frequenzteilers 11 ist.
• Beim Anlegen eines Taktimpulses Ic ' an den Takteingang des D-Flipflops der Registerstufe 15a nimmt der Q-Ausgang den Signalwert des Vorzeichensignals S (t) an, der im gleichen Augenblick am D-Eingang anliegt; dieser Signalwert bleibt als Abtastwert Y am Ausgang der Registerstufe 15a bis zum a Erscheinen des nächsten Taktimpulses 1c' bestehen. Es ist somit zu erkennen, daß die Registerstufe 15a die Rolle einer Abtastschaltung spielt, die das Vorzeichensignal s (t) im y Takt der langsamen Taktimpulse 1c' abtastet.
• Der gleiche Taktimpuls 1 ', der die Abtastung des Vorzeic chensignals 5 <t) in der Registerstufe 15a bewirkt, löst y auch die Übertragung des Inhalts jeder der Registerstufen 15a bis 15g in die nächste Registerstufe 15b bis 15h aus. Somit steht im Zeitintervall zwischen zwei Taktimpulsen 1c am Ausgang der Registerstufe 15a der mit dem letzten Abtastimpuls 1c' erhaltene Abtastwert Ya zur Verfügung; am Åtsgang der Registerstufe 15b steht ein Abtastwert Yb zur Verfügung, der mit dem vorhergehenden Taktimpuls 1c1 abgetastet worden ist, und in entsprechender Weise stehen an den Ausgängen der Registerstufen 15c bis 15h Abtastwerte Yc bis zur Verfügung, die jeweils um eine Periode der Taktimpulse 1c' früher liegen als der in der vorhergehenden Registerstufe stehende Abtastwert. Mit anderen Worten: im Y-Register 15 sind gleichzeitig die jeweils acht letzten Abtastwerte des Vorzeichensignals 5 (t) gespeichert, und sie stehen an den y Ausgängen der acht Registerstufen parallel zur Verfügung.
• Als Beispiel ist angenommen, daß der Frequenzteiler i1 das Teilerverhältnis 1:32 hat, so daß also gilt k =32. Für jeden neuen Abtastwert Y des Vorzeichensignals 5 (t) werden also y 32 Abtastwerte X des Vorzeichensignals 8xSx(t) am Ausgang des X-Registers 14 erhalten.
• Den acht Registerstufen 15a bis 15h des Y-Registers 15 sind acht Multiplizierer 16a bis 16h zugeordnet, die jeweils am ersten Eingang mit dem Q-Ausgang des D-Flipflops der zugeordneten Registerstufe 15a bis 15h verbunden. sind, während die zweiten Eingänge aller acht Multiplizierer 16a bis 16h parallel an den Q-Ausgang des D-Flipflops des X-Registers 14 angeschlossen sind. Da die zu multiplizierenden Signale einfache Binärsignale sind, ist jeder der Multiplizierer 16a bis 16h durch eine digitale Verknüpfungsschaltung gebildet.
• Bei dem dargestellten Beispiel ist jeder Multiplizierer eine Squivalenzschaltung, d.h. eine digitale Verknüpfungsschaltung, die am Ausgang den Signalwert 1 liefert, wenn ihre beiden Eingangssignale den gleichen Signalwert <0 oder 1) haben, während das Ausgangssignal den Signalwert O hat, wenn die beiden Eingangssignale verschiedene Signalwerte haben. Im Hinblick auf die Bildung der an den Eingängen jedes Multiplizierers anliegenden Abtastwerte X und Y bedeutet dies, daß als Multiplikationsergebnis der Signalwert 1 erhalten wird, wenn die beiden abgetasteten Signale im Abtastzeitpunkt beide positiv oder beide negativ waren, während als Multiplikationsergebnis der Signalwert 0 erhalten wird, wenn die beiden abgetasteten Signale im Abtastzeitpunkt entgegengesetzte Polaritäten hatten. Diese Art der digitalen Verknüpfung ergibt eine "stochastische" Multiplikation.
• -Die Ausgänge der Multiplizierer 16a bis 16h sind mit den Dateneingängen eines Pufferspeichers 30 verbunden, dem ein Adressenzähler 31 zugeordnet ist. Der Pufferspeicher 30, der in Fig. 2 in näheren Einzelheiten dargestellt ist, enthält eine Einschreibschaltung 32, eine Leseschaltung 33 und bei dem dargestellten Beispiel k = 32 Speicherplätze 30-0, 30-1, ... 30-31, deren Adressen mit 0,1, .-. 31 bezeichnet sind.
• Jeder Speicherplatz hat eine Kapazität, die für die Aufnahme der gleichzeitig von den Multiplizierern 16a bis 16h gelieferten Multiplikationsergebnisse ausreicht. Da bei dem beschriebenen Beispiel eines Polaritätskorrelators jedes Multiplikationsergebnis durch ein Bit dargestellt ist, benötigt also jeder Speicherplatz des Pufferspeichers 30 eine Kapazität von 8 Bits. Der Adressenzähler 31 ist als "modulo 32"-Zähler ausgebildet.
• Der Adressenzähler 31 hat einen Takteingang, der mit dem Ausgang einer ODER-Schaltung 39 verbunden ist. Der eine Eingang der ODER-Schaltung 39 ist an den Ausgang einer Torschaltung 34 angeschlossen, deren Signaleingang die schnellen Taktsignale Ic vom Taktgeber 10 empfängt. Der Steuereingang der Torschaltung 34 ist an einen Ausgang 35a einer Steuerschaltung 35 angeschlossen, der auch mit einem Freigabeeingang der Einschreibschaltung 32 und mit einem Sperreingang der Leseschaltung 33 verbunden ist.
• Ein Indexzähler 36 empfängt die Taktimpulse Ic, so daß er diese Taktimpulse zählt. Der Indexzähler 36 ist als "modulo k"-Zähler ausgebildet, im vorliegenden Fall also als moduls 32"-Zähler, der jeweils nach der Zählung von 32 Taktimpulsen 1c in den Zustand Null zurückgestellt wird.
• Er arbeitet synchron mit dem Frequenzteiler 11, so daß er jeweils dann vom Zählerstand 31 in den Zählerstand Null geht, wenn der Frequenzteiler 11 am Ausgang einen Impuls I c abgibt. Der Indexzähler kann also auch durch den Frequenzteiler 11 gebildet sein, wenn dieser - wie üblich - ein fünfstufiger Binärzähler ist. Der Zählerstand des Indexzählers zeigt innerhalb jeder langsamen Abtastperiode der Impulse 1c' die Nummer jeder schnellen Abtastperiode der Impulse Ic an.
• Die Stufenausgänge des Indexzählers 36 sind mit den Eingängen eines Indexregisters 37 verbunden, das einen Auslöseeingang hat, der an einen weiteren Ausgang 35b der Steuerschaltung 35 angeschlossen ist. Wenn die Steuerschaltung 35 einen kurzen Impuls an den Auslöseeingang des Indexregisters 37 anlegt, wird der momentane Zählerstand des Indexzählers 36 in das Indexregister 37 übertragen.
• Die Stufenausgänge des Indexregisters 37 sind mit entsprechenden Eingängen eines Adressenrechners 38 verbunden, der an einer zweiten Eingangsgruppe die die Adresse darstellenden Ausgangssignale des Adressenzählers 31 empfängt.
• Die Ausgänge der Leseschaltung 33 des Pufferspeichers 30 sind mit den. Eingängen einer Verteilerschaltung 17 verbunden, welche die aus dem Pufferspeicher 30 ausgelesenen Signale in diejenigen Speicherplätze eines Summationsspeichers 18 eingibt, die durch die vom Adressenrechner 38 gelieferten Adressen bestimmt sind.
• Die Übertragung der gespeicherten Daten aus dem Pufferspeicher 30 wird durch Taktsignale gesteuert, die von einem Ausgang 35c der Steuerschaltung 35 geliefert werden. Der Ausgang 35c ist mit dem zweiten Eingang der ODER-Schaltung 39, einem Takteingang des Adressenrechners 38 und einem Takteingang der Verteilerschaltung 17 verbunden.
• Der Summationsspeicher 18 hat m = k-n Speicherplätze, bei dem beschriebenen Beispiel also 256 Speicherplätze. Jeder Speicherplatz des Speichers 18 hat eine Kapazität von mehreren Bits, und die Ausbildung ist so getroffen, daß die nacheinandet in den gleichen Speicherplatz eingegebenen Bits jeweils zum vorhergehenden Inhalt addiert werden können.
• Entsprechend der üblichen Ausbildung der verfügbaren Speicher, wie sie beispielsweise in Mikrocomputern verwendet werden, kann in jedem Eingabezyklus nur ein Speicherplatz beschickt werden.
• Wie später noch erläutert wird, stellt der Inhalt jedes Speicherplatzes einen Stützwert der Korrelationsfunktion dar.
• Eine mit dem Speicher 18 verbundene Speicherabfrageschaltung 19 ermöglicht die Abfragung der Speicherplätze und dadurch die Gewinnung der Korrelationsfunktion. Der Ausgang der Speicherabfrageschaltung 19 ist mit einem Auswertegerät 5 verbunden.
• Die durch das X-Register 14 und das Y-Register 5 gebildeten Äbtastschaltungen sowie die Multiplizierer 16a bis 16h arbeiten dauernd in dem durch die schnellen Taktimpulse 1c bzw. in dem durch die langsamen Taktimpulse 1c' bestimmten Takt, wie dies in der Hauptanmeldung ausführlich beschrieben ist.
• Im Verlauf jeder langsamen Abtastperiode der Impulse 1c' werden also die nacheinander im X-Register 14 erscheinenden 32 Abtastwerte X mit den acht im Y-Register 15 stehenden Abtastwerten Y jeweils gleichzeitig in den Multiplizierern 16a bis 16h multipliziert. Der Indexzähler 36 gibt dabei jeweils die Nummer der schnellen Abtastperiode innerhalb der langsamen Abtastperiode an. Zur Vereinfachung sollen die schnellen Abtastperioden mit tot t1 ... t31 und die entsprechenden Abtastwerte mit X0, X1, ... X31 bezeichnet werden.
• In der Abtastperiode to hat der Abtastwert X0 gegenüber den im Y-Register 15 stehenden Abtastwerten Y bis Yh die fola genden Verschiebungszeiten T Gegenüber dem Abtastwert Ya: 0 0 ##; a gegenüber dem Abtastwert Yb: 32 At; gegenüber dem Abtastwert Yc: 64 Zur gegenüber dem Abtastwert Yd: 96 Al, gegenüber dem Abtastwert Ye: 128 AT; gegenüber dem Abtastwert Yf: 160 Al, gegenüber dem Abtastwert Yg: 192 zur gegenüber dem Abtastwert Yh: 224 ##; In der Abtastzeit t0 werden also an den Ausgängen der acht Multiplizierer 16a bis 16h gleichzeitig acht Multiplikationsergebnisse erhalten, die acht verschiedenen Verschiebungszeiten T entsprechen, die jeweils um 32 AT auseinanderliegen.
• In der folgenden Abtastperiode t1 sind die Abtastwerte # a bis Yh unverändert, aber der Abtastwert X1 entspricht einer um AT späteren Abtastung. Somit bestehen nunmehr zwischen den stochastisch multiplizierten Abtastwerten die Verschiebungszeiten 1 AT, 33 AT, 65 AT, 97 AT, 129 AT, 161 AT, 193 AT, 225 AT.
• In jeder der aufeinanderfolgenden weiteren Abtastzeiten werden in entsprechender Weise gleichzeitig acht Multiplikationsergebnisse für Verschiebungszeiten erhalten, die jeweils um AT größer als die der vorhergehenden Abtastzeit entsprechenden Verschiebungszeiten sind.
• Die Eingabe der Muliplikationsergebnisse in den Pufferspeicher 30 und die Übertragung des Inhalts des Pufferspeichers 30 in den Summierspeicher 18 erfolgt unter Steuerung durch die Steuerschaltung 35. Dieser Betrieb läuft zyklisch ab, wobei jeder Zyklus aus zwei Phasen besteht. In der Phase I werden die Gruppen von jeweils n = 8 Multiplikationsergebnissen, die gleichzeitig an den Ausgängen der Multiplizierer 16a bis 16h erscheinen, im Takt ihres Auftretens, also im Takt der schnellen Abtastfrequenz fc, in den Pufferspeicher 30 eingegeben. Wenn der Pufferspeicher 30 gefüllt ist, beginnt die Phase II, in der die im Pufferspeicher 30 gespeicherten Multiplikationsergebnisse über die Verteilerschaltung 17 in den Summationsspeicher 18 eingeordnet und zu dem vorhergehenden Inhalt der betreffenden Speicherplätze addiert werden. Diese Übertragung geschieht in einem Takt, der durch die Steuerschaltung 35 entsprechend der Arbeitsgeschwindigkeit des Summationsspeichers 18 und der zugehörigen Schaltungen bestimmt ist. Dieser Takt kann wesentlich langsamer sein als der durch die schnelle Abtastfrequenz fc bestimmte Takt.
• Am Beginn der Phase I jedes Zyklus gibt die Steuerschaltung 35 am Ausgang 35b einen kurzen Impuls ab, der die Übertragung des momentanen Zählerstandes des Indexzählers 37 in das Indexregister 38 bewirkt. Auf diese Weise wird die Nummer der schnellen Abtastperiode festgehalten, die den Beginn der Phase I kennzeichnet. Diese Maßnahme ermöglicht es, den Zyklus in jedem beliebigen Zeitpunkt innerhalb einer langsamen Abtastperiode zu beginnen.
• Gleichzeitig mit der Abgabe des kurzen Impulses am Ausgang 35b gibt die Steuerschaltung 35 am Ausgang 35a ein Signal ab, das für die ganze Dauer der Phase 1 bestehen bleibt. Dieses Signal öffnet die Torschaltung 34, gibt die Einschreibschaltung 32 des Pufferspeichers 30 frei und sperrt die Leseschaltung 33.
• Der Adressenzähler 31 ist am Ende des vorhergehenden Zyklus auf Null zurückgestellt worden. Beim Öffnen der Einschreibschaltung 32 wird daher die erste Gruppe von n = 8 Multiplikationsergebnissen, die zu der im Indexregister 37 stehenden schnellen Abtastperiode gehört, parallel in den Speicherplatz 30-0 des Pufferspeichers 30 eingegeben, der durch die im Adressenzähler 31 stehende Adresse 0 bezeichnet ist.
• Infolge des öffnens der Torschaltung 34 wird der Adressenzähler 31 durch die schnellen Abtastimpulse Ic fortgeschaltet.
• In der nächsten schnellen Abtastperiode steht daher im Adressenzähler 31 die Adresse 1, und die zu dieser schnellen Abtastperiode gehörige Gruppe von n = 8 Multiplikationsergebnissen wird in den Speicherplatz 30-1 des Pufferspeichers 30 eingegeben.
• Auf diese Weise werden die an den Ausgängen 16a bis 16h erscheinenden Gruppen von jeweils n = 8 Multiplikationsergebnissen parallel in die aufeinanderfolgenden Speicherplätze des Pufferspeichers 30 eingegeben, bis alle k = 32 Speicherplätze gefüllt sind. Im Pufferspeicher 30 stehen dann n-k = m = 256 Multiplikationsergebnisse, die Stützwerte der Korrelationsfunktion darstellen, und zwar ein Stützwert für jede Stützstelle. Diese 256 Stützwerte sind in 32 aufeinanderfolgenden Abtastperioden der schnellen Abtastung erhalten worden. Die schnelle Abtastfrequenz fc ist somit lediglich durch die Frequenz begrenzt, mit der Bitgruppen in aufeinanderfolgende Speicherplätze des Pufferspeichers 30 eingegeben werden können.
• Die Phase 1 endet, wenn der Pufferspeicher 30 gefüllt ist, d.h., wenn der Adressenzähler 31 vom Zählerstand 31 in den Zählerstand 0 geht. Das am Ausgang 35a der Steuerschaltung 35 abgegebene Signal nimmt dann einen Wert an, der die Sperrung der Torschaltung 35 und der Einschreibschaltung 32 sowie die Freigabe der Leseschaltung 33 bewirkt.
• In der sich anschließenden Phase II arbeiten die Abtastschaltungen 14, 15 und die Multiplizierer 16a bis 16h in der zuvor beschriebenen Weise unter der Steuerung durch die Taktimpulse 1c und 1 ~ weiter; die von den Multiplizierern 16a c bis 16h gelieferten Multiplikationsergebnisse werden jedoch infolge der Sperrung der Einschreibschaltung 32 ignoriert.
• Der Indexzähler 36 wird jedoch weiterhin durch die schnellen Taktimpulse 1 fortgeschaltet, so daß sein Zählerstand in c jedem Zeitpunkt die Nummer der schnellen Taktperiode innerhalb der gerade laufenden langsamen Taktperiode anzeigt.
• In der Phase II gibt die Steuerschaltung 35 am Ausgang 35c Taktimpulse ab, die den Takteingängen des Adressenzählers 31, des Adressenrechners 38 und des Verteilers 17 zugeführt werden Diese Taktimpulse haben eine an die Arbeitsgeschwindigkeit des Summationsspeichers 18 angepaßte Folgefrequenz, die wesentlich niedriger sein kann als die Folgefrequenz fc der schnellen Taktimpulse Ic.
• In der ersten Taktperiode der Phase II wird der Inhalt des Speicherplatzes 30-0, der durch die im Adressenzähler 31 stehende Adresse 0 bezeichnet ist, mittels der Leseschaltung 33 entnommen und dem Verteiler 17 zugeführt. Dieser Inhalt besteht aus n ? 8 Stützwerten der Korrelationsfunktion, die zu der schnellen Abtastperiode gehören, deren Nummer im Indexregister 37 steht. Der Verteiler 17 ordnet diese acht Stützwerte in die zugeordneten Speicherplätze des Summationsspeichers 18 ein.
• In Fig. 2 sind die 256 Speicherplätze des Summati.onsspeichers 18 mit 18-0, 18-1, ... 18-255 bezeichnet. Zur Vereinfachung wird angenommen, daß der Speicherplatz 18-0 der Stützstelle mit der Verschiebungszeit 0 AT zugeordnet ist, der Speicherplatz 18-1 der Stützstelle mit der Verschiebungszeit 1 AT, usw. bis zum Speicherplatz 18-255., der der Stützstelle mit der Verschiebungszeit 255 AT zugeordnet ist.
• Die im Indexregister stehende Nummer der ersten schnellen Abtastperiode der Phase 1 kennzeichnet die. Verschiebungszeiten, für welche die in dieser Abtastperiode erhaltenen, im Speicherplatz 30-0 des Pufferspeichers 30 stehenden Stützwerte erhalten worden sind.
• Wenn beispielsweise die Phase I in der schnellen Abtastperiode Nr. 29 begann, gelten für die acht Stützwerte dieser Abtastperiode die folgenden Verschiebungszeiten: Multiplizierer 16a: (29+0-32)AT = 29 AT Multiplizierer 16b: (29+1-32)Al = 61 AT Multiplizierer 16c: (29+2-32)AT = 93 AT Multiplizierer 16d: (29+3-32) aT = 125 AT Multiplizierer 16e: (29+4.32)AT = 157 AT Multiplizierer 16f: <29+5.32)AT = 189 AT Multiplizierer 16g: <29+6.32)AT = 221 AT Multiplizierer 16h: ~(29+7.32)AT = 253 AT Diese Stützwerte müssen also in die Speicherplätze 18-29, 18-61, 18-93, 18-125, 18-157, 18-189, 18-221, 18-253 des Summationsspeichers 18 unter Addition zu dem vorhergehenden Inhalt eingeordnet werden.
• Die Adressen dieser Speicherplätze werden vom Adressenrechner 38 berechnet und dem Verteiler 17 mitgeteilt.
• Ein Ausführungsbeispiel des Adressenrechners 38 ist in Fig. 3 dargestellt. Er enthält einen "modulo 32"-Addierer 40, der an zwei Eingangsgruppen die Ausgangssignale des Adressenzählers 31 und des Indexregisters 37 empfängt. Der Ausgang des "modulo 32"-Addierers 40, der die "modulo 32"-Summe der Eingangssignale liefert, stellt direkt den ersten Ausgang 38a des Adressenrechners 38 dar. Dieser Ausgang liefert die Speicheradresse, an welcher der erste Stützwert der jeweils aus dem Pufferspeicher 30 entnommenen Gruppe von acht Stützwerten im Summationsepeicher 18 einzuordnen ist.
• Ferner sind an den Ausgang des "moduln 32"-Addierers 40 sieben Addierschaltungen 41, 42, 43, 44, 45, 46, 47 in Kaskade angeschlossen. Die zweiten Eingänge dieser Addierschaltungen empfangen dauernd ein Signal, das die Zahl "32" darstellt. Die Ausgänge dieser Addierschaltungen bilden die Ausgänge 38b, 38c, ... 38h des Adressenrechners.
• Somit erscheint am Ausgang 38b eine Adresse, die um 32 größer als die Adresse am Ausgang 38a ist. In entsprechender Weise ist die Adresse an jedem weiteren Ausgang 38c, 38 d, ...
• des Adressenrechners 38 jeweils um 32 größer als die Adresse am vorhergehenden Ausgang. Es ist unmittelbar zu erkennen, daß dadurch die zuvor erläuterten Adressen erhalten werden, an denen die acht Stützwerte einzuordnen sind.
• Der Verteiler 17 ordnet die acht Stützwerte jeder StUtzwertgruppe nacheinander an den vom Adressenrechner 38 angegebenen Adressen im Summationsspeicher 18 ein. Erst wenn dieser Vorgang abgeschlossen ist, gibt die Steuerschaltung 35 am Ausgang 35c den nächsten Taktimpuls ab.
• Durch diesen Taktimpuls wird der Inhalt des Adressenzä#lers 31 auf 1 gebracht. Die Leseschaltung 33 entnimmt daher den Inhalt des Speicherplatzes 30-1. Der Adressenrechner 38 berechnet aufgrund des neuen Zählerstandes des Adressenzählers 31 die neuen Adressen, bei dem zuvor gewählten Beispiel also die Adressen 30, 62, 94, 126, 158, 190, 222, 254. Der Verteiler 17 ordnet die acht entnommenen Stützwerte in die entsprechenden Speicherplätze des Summationsspeichers 18 ein.
• Wenn der Adressenzähler 31 den Zählerstand 3 erreicht, liefert der Adressenrechner am Ausgang 38a nicht die Adresse 32, sondern - da die Addierschaltung 40 als ~moduls 32"-Addierer ausgeführt ist - die Adresse 0. An den übrigen Ausgängen 38b, 38c, ... 38h erscheinen demzufolge die Adressen 32, 64, 96, 128, 160, 192, 224. Diese Adressen sind den Verschiebungsseiten 0 AT, 32 At, ... 224 AT zugeordnet, was richtig ist, denn die aus dem Speicherplatz 30-3 des Pufferspeichers 30 entnommene Stützwertgruppe gehört zum schnellen Abtastzyklus Nr. 0 des nächsten langsamen Abtastzyklus.
• Auf diese Weise werden in der Phase II nacheinander alle 256 Stützwerte aus dem Pufferspeicher 30 entnommen und in den Summationsspeicher 18 gebracht.
• Die Phase II ist beendet, wenn die letzte Stützwertgruppe aus dem Speicherplatz 30-31 entnommen und in den Speicher 18 eingeordnet worden ist. Der Adressenzähler 31 geht dann auf 0, und die Steuerschaltung 35 kann die Phase I des nächsten Zyklus in der zuvor beschriebenen Weise einleiten, in welchem wiederum 256 Stützwerte im grakt der schnellen Abtastung erhalten, im Pufferspeicher 30 gespeichert und anschließend in den Summationsspeicher 18 eingebracht werden.
• Die beschriebene Funktionsweise ermöglicht eine wesentlich höhere schnelle Abtastfrequenz f als im Fall der direkten Eingabe der Multiplikationsergebnisse in den Summationsspeicher 18, wie sie bei dem in der Hauptanmeldung beschriebenen Ausführungsbeispiel angewendet wird. Dort kann die schnelle Abtastfrequenz nur so groß sein wie im vorliegenden Fall die Folgefrequenz der Taktimpulse am Ausgang 35c der Steuerschaltung 35. Diese Folgefrequenz muß so bemessen sein, daß in jeder Taktperiode nacheinander acht Informationen in verschiedene Speicherplätze des Summationsspeichers 18 unter Addition zu dem vorhergehenden Inhalt eingegeben werden können.
• Bei der hier beschriebenen Ausführungsform des Korrelators kann bei gleicher Arbeitsgeschwindigkeit des Summationsspeichers 18 die schnelle Abtastfrequenz mindestens um das n-fache (hier also das achtfache) größer sein, weil in jeder schnellen Taktperiode jeweils 8 Stützwerte parallel in den Pufferspeicher 30 eingegeben werden.
• Eine weitere Erhöhung ergibt sich jedoch im allgemeinen noch dadurch, daß die direkte Eingabe von Informationen in einen Speicher schneller durchführbar ist als die Addition zu dem vorhergehenden Inhalt des Speichers, und daß die Eingabe in den Pufferspeicher ungeordnet in aufeinanderfolgende Speicherplätze erfolgt.
• Die Verwendung des Indexzählers 36 und des Indexregisters 37 ergibt den Vorteil, daß die Phase I jedes Zyklus in jedem beliebigen Zeitpunkt eingeleitet werden kann, so daß nach Beendung der Phase II des vorhergehenden Zyklus keine Wartezeit verstreicht. Bei einer vereinfachten Ausführungsform können jedoch der Indexzühler 36 und das Indexregister 37 entfallen; dies setzt voraus, daß die Steuerschaltung 35 die Phase I jeweils in der schnellen Abtastperiode Nr. 0 einer langsamen Abtastperiode einleitet. Dies kann zB. leicht dadurch geschehen, daß der Zyklus in der Steuerschaltung 35 durch den nächsten langsamen Taktimpuls Ic' ausgelöst wird.
• Im Adressenrechner 38 kann dann auch der "modulo 32"-Addierer 40 entfallen, so daß der Ausgang 38a unmittelbar durch den Ausgang des Adressenzählers 31 gebildet ist, an den auch die Addierer 41 bis 47 angeschlossen sind.
• Die angegebenen Zahlenwerte sind natürlich willkürlich und nur als Beispiel anzusehen. Insbesondere-können andere Zahlenwerte für n und k gewählt werden, wobei es jedoch aus schaltungstechnischen Gründen vorteilhaft ist, wenn diese Zahlenwerte Potenzen von 2 sind.
• Das beschriebene Prinzip der Zwischenspeicherung mittels des Pufferspeichers 30 ist auch nicht auf den Fall beschränkt, daß die Stützwerte durch Multiplikation von binären Abtastwerten von Vorzeichensignalen gebildet werden und daher jeweils nur aus einem Bit bestehen.
• Es eignet sich ohne weiteres für den Fall, daß die Abtastschaltungen 14, 15 so ausgebildet sind, daß sie mehrstellige binäre Abtastwerte liefern, die Betrag und Vorzeichen des abgetasteten Signalwerts darstellen. In diesem Fall muß lediglich der Pufferspeicher 30 so ausgebildet sein, daß jeder Speicherplatz n mehrstellige Binärcodegruppen in zugeordneten Abschnitten aufnehmen kann.
• Ferner ist es nicht zwingend erforderlich, daß die Kapazität des Pufferspeichers 30 auf k Speicherplätze beschränkt ist; sie kann auch ein Mehrfaches von k betragen, so daß in jeder Phase 1 ein Mehrfaches von m = n-k Stützwerten zwischengespeichert werden kan#n und anschließend in der Phase II jeder Speicherplatz des Summationsspeichers 18 entsprechend mehrfach beschickt wird. Die hierfür erforderliche Abänderung des Adressenrechners 38 bietet dem Fachmann keine Schwierigkeiten.
• Die beschriebenen Schaltungsbestandteile, insbesondere der Pufferspeicher 30, der Adressenzähler 31, die Steuerschaltung 35, der Indexzähler 37, der Adressenrechner 38, der Verteiler 17 und der Summationsspeicher 18, können natürlich auch durch einen geeignet programmierten Mikrocomputer gebildet sein. Der Pufferspeicher 30 ist in diesem Fall vorzugsweise ein Bereich des Arbeitspeichers (RAM) des Mikrocomputers.
• Leerseite

Claims (13)

1. Patentansprüche G1 ) Verfahren zur Korrelation von zwei Signalen durch Multiplikation von gegeneinander zeitverschobenen Abtastwerten der beiden Signale, bei welchem das eine Signal mit einer Abtastfrequenz abgetastet wird, die ein k-faches der Abtastfrequenz des anderen Signals ist, die jeweils n letzten Abtastwerte des langsamer abgetasteten Signals gespeichert werden, jeder Abtastwert des schneller abgetasteten Signals gleichzeitig mit den n gespeicherten Abtastwerten des langsamer abgetasteten Signals multipliziert wird und die jeweils der gleichen Zeitverschiebung zwischen den miteinander multiplizierten Abtastwerten entsprechenden Multiplikationsergebnisse zur Bestimmung eines Stützwerts der mit m = k.n Stützwerten berechneten Korrelationsfunktion in zugeordneten Speicherplätzen eines Summationsspeichers getrennt summiert werden, nach Patentanmeldung P 29 40 158.9-53, dadurch gekennzeichnet, daß jeweils in einer ersten Phase jedes von mehreren aufeinanderfolgenden Zyklen die in jeder Abtastperiode der schnelleren Abtastung gleichzeitig erhaltenen n Multiplikationsergebnisse im Takt der schnellen Abtastung parallel in einen Pufferspeicher eingeschrieben werden, und daß in einer zweiten Phase jedes Zyklus die im Pufferspeicher gespeicherten Multiplikationsergebnisse in einem der Arbeitsgeschwindigkeit des Summationsspeichers angepaßten Takt aus dem Pufferspeicher ausgelesen und auf die Speicherplätze des Summationsspeichers verteilt werden.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der ersten Phase jedes Zyklus k Gruppen von n gleichzeitigen Multiplikationsergebnissen oder ein ganzzahliges Vielfaches von k Gruppen berechnet und in den Pufferspeicher eingeschrieben werden.
3. 3. Verfahren nach Anspruch 1 oder 2, dadurch geke#nnzeichnet, daß in jeder zweiten Phase die Abtastung der beiden Signale und die Bildung der Multiplikationsergebnisse fortgesetzt wird, die Eingabe der Multiplikationsergebnisse in den Pufferspeicher jedoch gesperrt wird.
4. 4. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3, mit Einrichtungen zur Abtastung der beiden Signale im Frequenzverhältnis 1:k, einem Register mit n Stufen zur Speicherung der n letzten Abtastwerte des langsamer abgetasteten Signals, n Multiplizierschaltungen, die an einem Eingang jeweils den Inhalt einer Registerstufe und am anderen Eingang parallel die Abtastwerte des schneller abgetasteten Signals empfangen, einem Summationsspeicher mit m = k.n Speicherplätzen und mit einer Verteilerschaltung zur Eingabe der von den Multiplizierschaltungen gelieferten Multiplikationsergebnisse in die den betreffenden Zeitverschiebungen zugeordneten Speicherplätze unter Addition zu dem vorhergehenden Inhalt, gekennzeichnet durch einen zwischen die Multiplizierschaltungen und die Verteilerschaltung eingefügten Pufferspeicher und durch eine Steuerschaltung zur Steuerung der parallelen Eingabe der Multiplikationsergebnisse in den Pufferspeicher in jeder ersten Phase im Takt der schnellen Abtastung und zur Übertragung der gespeicherten Informationen aus dem Pufferspeicher in die Verteilerschaltung in jeder zweiten Phase in einem vom Takt der schnellen Abtastung unabhängigen Takt.
5. 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß der Pufferspeicher k Speicherplätze oder ein Vielfaches von k Speicherplätzen aufweist, von denen jeder Speicherplatz eine für die Aufnahme von n Multiplikationsergebnissen ausreichende Kapazität hat.
6. 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, #aß dem Pufferspeicher ein Adressenzähler zugeordnet ist, dessen Zählerstand die Adresse des Speicherplatzes angibt, der von der Einschreibung oder Ablesung einer Gruppe von Multiplikationsergebnissen betroffen ist.
7. 7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Steuerschaltung die Fortschaltung des Adressenzählers im Takt der schnellen Abtastung in jeder ersten Phase und im Takt der Übertragung in jeder zweiten Phase steuert.
8. 8. Anordnung nach Anspruch 7, gekennzeichnet durch einen Adressenrechner, der in jeder zweiten Phase die den Zählerstand des AdressenShlers anzeigenden Signale empfängt und daraus die Adressen der Speicherplätze des Summationsspeichers berechnet, die den Zeitverschiebungen zugeordnet sind, für welche die Multiplikationsergebnisse erhalten worden sind, die an dem Speicherplatz des Pufferspeichers stehen, dessen Adresse dem Zählerstand des Adressenspeichers entspricht.
9. 9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Steuerschaltung jede erste Phase gleichzeitig mit dem Beginn einer Periode der langsameren Abtastung auslöst.
10. 10. Anordnung nach Anspruch 8, gekennzeichnet durch einen Indexzähler, der dauernd im Takt der schnelleren Abtastung fortgeschaltet wird, und durch ein Indexregister, das von der Steuerschaltung am Beginn jeder ersten Phase zur Übernahme des momentanen Zählerstands des Indexzählers ausgelöst wird und dessen Ausgänge mit dem Adressenrechner verbunden sind.
11. 11. Anordnung. nach Anspruch 10, dadurch gekennzeichnet, daß der. Indexzähler ein "modulo k"-Zähler ist.
12. 12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß der Indexzähler durch den für die Frequenzteilung 1:k verwendeten Frequenzteiler gebildet ist.
13. 13. Anordnung nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, daß die Steuerschaltung, die Verteilerschaltung, der Summationsspeicher, der Pufferspeicher, das Adressenregister und/oder der Adressenrechner durch Bestandteile eines Mikrocomputers gebildet sind.