DE2951931C2 - Anordnung zum Schutz von bipolaren, integrierten Halbleiterschaltungen vor elektrischen Entladungen - Google Patents
Anordnung zum Schutz von bipolaren, integrierten Halbleiterschaltungen vor elektrischen EntladungenInfo
- Publication number
- DE2951931C2 DE2951931C2 DE19792951931 DE2951931A DE2951931C2 DE 2951931 C2 DE2951931 C2 DE 2951931C2 DE 19792951931 DE19792951931 DE 19792951931 DE 2951931 A DE2951931 A DE 2951931A DE 2951931 C2 DE2951931 C2 DE 2951931C2
- Authority
- DE
- Germany
- Prior art keywords
- doped
- arrangement
- electrical discharges
- buried layer
- integrated semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine Anordnung zum Schutz von bipolaren, integrierten Halbleiterschaltungen
vor elektrischen Entladungen gemäß dem Oberbegriff des Patentanspruchs.
Es ist seit langem bekannt, daß ungeschützte integrierte Halbleiterbauelemente in unipolarer Technik
leicht durch elektrische Entladungen zerstört werden, die bei der Handhabung der fertigen Bausteine
durch Reibungselektrizität verursacht werden können. Mit fortschreitender Verkleinerung der Schaltungsstrukturen werden auch bipolare Bauelemente gegen
solche Einflüsse immer empfindlicher.
Zusätzliche Schutzanordnungen am Eingang bzw. Ausgang von integrierten Halbleiterschaltungsanordnungen
sind bekannt aus den IEEE Transactions on Electron Devices Vol. ED 25 Nr. 8, Aug. 1978, Seite
933-938.
Der Erfindung liegt die Aufgabe zugrunde, eine innerhalb eines Bausteins integrierbare Anordnung
anzugeben, die in vorteilhafter Weise den Schutz von bipolaren integrierten Schaltungen gegen elektrische
Entladungen gewährleistet. Wegen der Forderung nach Integrierbarkeit muß die Anordnung mit den gleichen
Verfahrensschritten wie die übrigen Elemente des integrierten Bausteins herstellbar sein. Gemäß der
Erfindung weist eine solche Anordnung die im kennzeichnenden Teil des Patentanspruchs 1 aufgeführten
Merkmale auf.
Im folgenden wird die Erfindung anhand der Zeichnung näher beschrieben. Es zeigt
F i g. 1 den prinzipiellen Schichtenaufbau eines ersten Ausführungsbeispiels der erfindungsgemäßen Anord
nung,
F i g. 2 das zugehörige Ersatzschaltbild,
F i g. 3 ein zweites Ausführungsbeispiel der Erfindung und
F i g. 3 ein zweites Ausführungsbeispiel der Erfindung und
F i g. 4 das dem zweiten Ausführungsbeispiel entsprechende
Ersatzschaltbild.
Die F i g. 1 zeigt andeutungsweise ein Substrat 1 aus schwach dotiertem p-leitenden Silizium (p--Dotierung).
In einem schmalen rechteckigen Bereich des Substrats 1 ίο befindet sich eine η-leitende Schicht 2 relativ hoher
Dotierung (n+-Dotierung), die durch Implantation oder Diffusion mit geeigneten Fremdatomen in dem Substrat
1 erzeugt wird. Diese Schicht 2 wird gewöhnlich als »vergrabene Schicht« bezeichnet An beiden Enden,
d.h. in der Nähe der Schmalseiten der vergrabenen Schicht 2 befinden sich n+-dotierte Höcker 3 und 4, mit
deren Hilfe die vergebene Schicht 2 an die Oberfläche des Halbleiterplättchens herangeführt ist Die auf die
Höcker 3 und 4 aufgebrachten Metallisierungen 5 und 6 bilden die Arischlußkontakte K1 und K 2.
Ober dem mittleren Bereich der vergrabenen Schicht
2 ist, durch bis zur vergrabenen Schicht 2 reichende Isolierschichten 7 aus Siliziumoxyd von den Höckern 3
und 4 getrennt, eine η-leitende Epitaxieschicht 8
mittlerer Dotierung (η-Dotierung) angeordnet Diese Schicht 8 dient dazu, die Isolierschicht 7a von dem
überwiegenden Teil der vergrabenen Schicht 2 fernzuhalten. Anderenfalls würde die Isolierschicht la in
schwer zu kontrollierender Weise etwas in die
jo vergrabene Schicht 2 eindringen, was zu einem Undefinierten Widerstandsverhalten führen könnte.
Die Wirkungsweise der anhand der F i g. 1 beschriebenen Anordnung ist am einfachsten aus dem
Ersatzschaltbild nach Fig.2 zu ersehen, wenn man
J5 davon ausgeht, daß beispielsweise der Kontakt K 1 mit
einer äußeren Anschlußklemme und der Kontakt K 2 mit der Basis eines Eingangstransistors verbunden sind.
Zwischen den Kontakten K1 und K 2 liegt ein
Widerstand, der sich in drei Teilwiderstände aufteilen
4n läßt. Der erste Teilwiderstand, im Ersatzschaltbild mit Rk \ bezeichnet, setzt sich aus dem Übergangswiderstand
zwischen der Metallisierung 5 und dem Höcker 3 sowie aus dem Bahnwiderstand im Höcker 3 zusammen.
Entsprechendes gilt für den Teilwiderstand ΛΚ2·
Den überwiegenden Anteil am Gesamtwiderstand liefert der Teilwiderstand RBu der durch den Bahnwiderstand
der vergrabenen Schicht 2 gebildet wird. Zwischen der n+-dotierten vergrabenen Schicht 2 und
dem ihr gegenüberstehenden p-dotierten Substrat 1 entsteht aber auch eine Diode, die jedoch wie eine
Vielzahl anodenseitig parallel geschalteter, verteilter Diodenstrecken Dbl wirkt, deren Kathoden über den
ganzen Bahnwiderstand der vergrabenen Schicht 2 verteilt sind. Die verteilten Diodenstrecken Dbl sind
anodenseitig übpr den Widerstand Rsub des Substrats 1 an dem emitterseitigen Pol VEE der Versorgungsspannungsquelle
für die Halbleiterschaltung, deren Eingang geschützt werden soll, verbunden.
Es sei noch darauf hingewiesen, daß der Widerstand zwischen den Kontakten K1 und K 2 einem gewöhnlich
zur Vermeidung hochfrequenter Störschwingungen vor der Basis des Eingangstransistors eingefügten Vorwiderstand
entspricht.
Bei dem Ausführungsbeispiel nach Fig.3 ist durch
entsprechende Dotierung der Epitaxieschicht von der Oberfläche des Halbleiterplättchens her eine p-leitende
Zone 9 mittlerer Störstellenkonzentration (p-Dotierung) und eine p-leitende Zone 10 mit hoher
Störstellenkonzentration (p+-Dotierung) erzeugt worden.
Die Schichtdicke der verbliebenen n-dotierten Zone 8a ist demgemäß vermindert Über der Zone 10
liegt eine Metallisierung It, die mit dem schon erwähnten emitterseitigen Pol VEE der Versorgungs- ·;
spannung verbunden ist
Durch den p-n-Übergang zwischen den Schichten 9 und Sa werden weitere verteilte Diodenstrecken De
gebildet Die Anode der Diodenstrecken De liegen über
einen vernachlässigbar kleinen Widerstand auf dem i,>
Potential VEE
In dem Ersatzschaltbild F: g. 4 für das Ausführungsbeispiel nach F i g. 3 ist der Gesamtwiderstand zwischen
den Kontakten K1 und K 2 in nunmehr fünf Teilwiderstände aufgeteilt Dabei entsprechen die ii
Teilwiderstände Rk ι und Rk2 den gleichnamigen
Teilwiderständen im Ersaizschakbild nach Fig.2. Die
Teilwiderstände RBl\ und Rbli im Ersatzschaltbild nach
Fig.4 entstehen im wesentlichen in den beiden Abschnitten der vergrabenen Schicht 2, die unter den
Isolierschichten 7 liegen. Einen Beitrag liefern auch noch die Abschnitte unterhalb der Hocker 3 und 4 Der
Teilwiderstand Rbls bildet wieder den überwiegenden Anteil am Gesamtwiderstand zwischen den Anschlußkontakten
K1 und K 2.
An den Teilwiderstand Rbli greifen die schon genannten Diodenstrecken De an. Die Diodenstrecken
Ddl sind nun entsprechend der Unterteilung des Bahnwiderstandes der vergrabenen Schicht 2 in drei
Teilwiderstände Rbl\ bis Rbli gleichfalls in drei Gruppen von Diodenstrecken Dbl ι bis Dbl ζ aufgeteilt.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Anordnung zum Schutz von bipolaren, integrierten Halbleiterschaltungen vor elektrischen
Entladungen, mit einem ersten und zweiten A.nschlußkontakt, die mit einem äußeren Anschluß der
integrierten Schaltung einerseits und mit der Steuerelektrode eines Eingangstransistors andererseits
in Verbindung stehen, dadurch gekennzeichnet, daß eine in der Draufsicht schmale,
längliche η+-dotierte vergrabene Schicht (2) in einem p--dotierten Siliziumsubstrat (1) vorgesehen
ist, die an ihren Enden durch η+-dotierte Höcker (3,
4) an die Oberfläche des Halbleiterplättchens herangeführt und dort mittels Metallisierungen (5,6)
mit dem ersten und zweiten Anschlußkontakt (K I1
K 2) verbunden ist, daß über dem mittlerer. Bereich der vergrabenen Schicht von den η+-dotierten
Höckern (3, 4) durch Isolierschichten (7) getrennt, eine η-dotierte Epitaxieschicht (8) angeordnet ist
und daß das Substrat (1) mit dem emitterseitigen Pol (VEE) einer Versorgungsspannungsquelle für die
integrierten Schaltungen verbunden ist
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Epitaxieschicht aus einer inneren
η-dotierten Zone (Sa), einer p-dotierten Zone (9) und einer äußeren p+-dotierten Zone (10) besteht und
daß die äußere p+-dotierte Zone (10) über eine Metallisierung (11) mit dem emitterseitigen Pol
(VEE) der Versorgungsspannungsquelle verbunden ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792951931 DE2951931C2 (de) | 1979-12-21 | 1979-12-21 | Anordnung zum Schutz von bipolaren, integrierten Halbleiterschaltungen vor elektrischen Entladungen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792951931 DE2951931C2 (de) | 1979-12-21 | 1979-12-21 | Anordnung zum Schutz von bipolaren, integrierten Halbleiterschaltungen vor elektrischen Entladungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2951931B1 DE2951931B1 (de) | 1981-02-19 |
DE2951931C2 true DE2951931C2 (de) | 1981-10-29 |
Family
ID=6089364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792951931 Expired DE2951931C2 (de) | 1979-12-21 | 1979-12-21 | Anordnung zum Schutz von bipolaren, integrierten Halbleiterschaltungen vor elektrischen Entladungen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2951931C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3714647C2 (de) * | 1987-05-02 | 1993-10-07 | Telefunken Microelectron | Integrierte Schaltungsanordnung |
-
1979
- 1979-12-21 DE DE19792951931 patent/DE2951931C2/de not_active Expired
Non-Patent Citations (1)
Title |
---|
IEEE Transactions on Electron Devices, Vol. ED25, Nr. 8. Aug. 1978, S. 933-938 * |
Also Published As
Publication number | Publication date |
---|---|
DE2951931B1 (de) | 1981-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69230362T2 (de) | Konstantspannungsdiode, diese enthaltender Leistungswandler und Verfahren zur Herstellung einer Konstantspannungsdiode | |
DE102011054700B4 (de) | Halbleiter-ESD-Bauelement und Verfahren | |
DE2326731C3 (de) | Halbleiteranordnung mit mehreren Hall-Elementen | |
DE112013007363B4 (de) | Halbleitervorrichtung | |
DE2313312A1 (de) | Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren | |
DE112014005661B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE1918222B2 (de) | Isolierschicht-Feldeffekttransistor | |
DE69121860T2 (de) | Überspannungen zwischen ausgewählten Grenzen begrenzende Schutzschaltung und deren monolitsche Integration | |
DE1924726A1 (de) | Feldeffektvorrichtung mit steuerbarem pn-UEbergang | |
DE112017008299T5 (de) | Halbleitereinheit | |
EP0676808B1 (de) | Integrierte Treiberschaltungsanordnung für ein induktives Lastelement | |
DE1589707B2 (de) | Temperaturkompensierte Z Diodenanord nung | |
WO2011092050A1 (de) | TRANSISTORANORDNUNG ALS ESD-SCHUTZMAßNAHME | |
DE102018103716A1 (de) | Halbleitervorrichtung | |
DE2832154A1 (de) | Halbleitervorrichtung mit isoliertem gate | |
EP0978145A1 (de) | Halbleiter strombegrenzer und deren verwendung | |
DE2320579A1 (de) | Halbleiterelement | |
DE69033056T2 (de) | Mos-anordnung mit vollständigem esd-schutz | |
DE1297762B (de) | Sperrschicht-Feldeffekttransistor | |
DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
DE2951931C2 (de) | Anordnung zum Schutz von bipolaren, integrierten Halbleiterschaltungen vor elektrischen Entladungen | |
DE10014455B4 (de) | Pegelschieber | |
DE102004004862B4 (de) | Integrierte Halbleiterdiodenanordnung und integriertes Halbleiterbauteil | |
DE102021107350A1 (de) | Elektrostatische entladungsschutzvorrichtungen und verfahren zum bilden von elektrostatischen entladungsschutzvorrichtungen | |
DE102021117007A1 (de) | Integrierte Schaltungsstruktur mit Lawinenübergang zu einem dotierten Halbleiter über einer Halbleiterwanne |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |