DE2904674C2 - Schaltungsanordnung mit einem als Schalter dienenden Transistor - Google Patents
Schaltungsanordnung mit einem als Schalter dienenden TransistorInfo
- Publication number
- DE2904674C2 DE2904674C2 DE19792904674 DE2904674A DE2904674C2 DE 2904674 C2 DE2904674 C2 DE 2904674C2 DE 19792904674 DE19792904674 DE 19792904674 DE 2904674 A DE2904674 A DE 2904674A DE 2904674 C2 DE2904674 C2 DE 2904674C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- circuit arrangement
- field effect
- arrangement according
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
Landscapes
- Electronic Switches (AREA)
Description
20
25
jo
Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff von Anspruch 1.
Es ist bekannt, Transistoren als Schalter einzusetzen. Dabei wird der Transistor in Abhängigkeit von dem
Wert eines ihm eingegebenen Steuersignals in seinen gesperrten oder in seinen durchlässigen Zustand
umgeschaltet, d.h. an seiner Kollektor-Emitterstrecke
— bei Feldeffekt-Transistoren an der Drain-Source-Strecke — tritt ein sehr hoher oder ein sehr niedriger
Spannungsabfall auf. Die Schaltzeiten eines solchen als Schalter verwendeten Transistors hängen von seinen
physikalischen Eigenschaften und von seiner Beschaltung ab. Meistens werden möglichst kurze Schaltzeiten
angestrebt Kurze Schaltzeiten führen aber zu Spannungsspitzen in dem angeschlossenen Schaltkreis und
diese Spannungsspitzen können sich bei einigen Anwendungen störend auswirken.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art zu
scrmffen, bei welcher eine Zustandsänderung des
Schalters störungsfrei verläuft und in dem angeschlossenen Schaltkreis zu keinen unerwünschten Spannungsspitzen
führt.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Vorteile der Erfindung liegen insbesondere darin, daß die Schaltungsanordnung als integrierte Schaltung
ausgeführt werden kann. Mittels der eingegebenen, zeitlich veränderlichen Signalfunktion kann die Zustandsänderung
des Schalters beliebig gewählt werden. Sie läuft kontinuierlich und innerhalb eines beliebig
wählbaren zeitlichen Intervalls ab. Damit können sprungartige Veränderungen vollständig vermieden
werden.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung erläutert. Es zeigt
Fig. 1 eine Schaltungsanordnung gemäß der Erfindung,
Fig. 2 den zeitlichen Verlauf an verschiedenen Punkten der Schaltungsanordnung nach Fig. 1 auftretender
physikalischer Größen,
Fig. 3 die Steuerspannung des in der Schaltungsanordnung
nach F i g. 1 als Schalter dienenden Transistors in Abhängigkeit von der eingegebenen Signalfunktion,
und zwar beim Durchsteuern des Schalters, und
F i g. 4 die entsprechende Steuerfunktion des Transistors beim Sperren des Schalters.
Die aus F i g. 1 ersichtliche Schaltungsanordnung weiüt einen als Schalter dienenden Transistor 7sauf, der
zum Schalten eines Stromkreises, z. B. eines in einer integrierten Schaltung enthaltenen Stromkreises dient.
Der Drain-Anschluß des Schalters 7s ist mit einer Ausgangsklemme VA verbunden, an die der zu
schaltende Stromkreis anzuschließen ist Der Source-Anschluß des Transistors 7, liegt an einer Vorspannung
Vn, die in einem Ausführungsbeispiel 4 V beträgt. Dabei ist der Transistor 7, als MOS-Feldeffekt-Transistor
ausgebildet.
Die Schaltungsanordnung weist einen Steuereingang Q.\ auf und durch das an diesem Eingang anliegende
Steuersignal wird der Zustand des Transistors 7, bestimmt. Liegt an dem Eingang Qa ein Signal mit dem
logischen Wert »1« oder »H« an, so ist der Transistor 7,
durchgesteuert (»ON«). In einer noch zu beschreibenden Weise wird dabei durch die Schaltungsanordnung
an den Gate-Anschluß des Transistors Tseine Spannung
0= Voo-V{Tb)
angelegt.
Dabei ist Vdd eine Versorgungsspannung von z. B.
+24 V und VJiTb) die Schwellspannung des Transistors
T6.
In durchlässigem Zustand weist c«r Transistor Ts
näherungsweise folgenden Ausgangswiderstand auf:
(Ts) =
Hierbei ist VcsdieGate-Source-Spannungvon 7iund
K ein durch die physikalischen Eigenschaften und die Geometrie des Transistors 7s festgelegter Faktor.
Weist das an dem Eingang Qa anliegende Signal den
Wert logisch »0« oder »L« (low) auf, so ist der Transistor Ts gesperrt (OFF). Dabei liegt an seinem
Gate eine Spannung Va = 0 und sein Ausgangswiderstand beträgt ROn(Ts)s, co.
Der Steuereingang Qa ist mit dem Eingang D eines
D-Flipflops FF verbunden. Das an dem Eingang QA
anliegende Steuersignal gelangt somit nur dann an den Ausgang ζ)Μ bzw. an den Komplementärausgang QJa,
wenn an dem Takteingang Φ des Flipflops FF eine »Ο-* 1«-Flanke auftritt. An einem Steuereingang QÄ
liegt jeweils das logisch komplementäre Steuersignal für die Schaltungsanordnung an.
Die Steuereingänge Qa und Qa der Schaltungsanordnung
sowie die Ausgänge Qia und Q~iÄ des Flipflops FF
sind in der aus F i g. 1 ersichtlichen Weise mit den beiden Eingängen dreier UND-Gatter Al, A2 und A3
verbunden.
Die erfindungsgemäße Schaltungsanordnung ist mit einem zusätzlichen Eingang FE versehen, über den eine
beliebige zeitlich veränderliche Spannung F(t) eingegeben wird, inittels derer der zeitliche Verlauf der
Zustandsänderung des Schalttransistors Ts festgelegt wird. Als Beispiel für die Zeitfunktion F(t) sei eine
Sägezahnlinie genannt (vgl. F i g. 2, 3. Zeile). Der Eingang FE ist einerseits mit dem Gate-Anschluß des
ersten Schaltertransistors 71 und andererseits mit dem Eingang eines Inverters El verbunden, dessen Ausgang
an dem Gate-Anschluß des zweiten Schaltertransistors 72 liegt. Die Zeitfunktion F(t) gelangt somit zu dem Gate
von Γι, während deren Komplementärfunktion F(t) zu
dem Gate von 7"j gelangt. Für die Zeitfunktion gelten
folgende Bedingungen:
F(I1) = 0
F(h)
F(h)
wobei VX7J) die Schwellspannung des Transistors 7} ist.
Der Anstieg der der Zeitfunktion F(t) entsprechenden Eingangsspannung wird durch die Zustandsänderung
des Steuersignals Q,\ für den Zeitpunkt r= t\ ausgelöst
(vgl. Fig. 2, 1. und 3. Ze;i '.). "'Jsteigt kontinuierlich bis
zum Zeitpunkt f = i2 an.
Das dem Takteingang Φ zugeführte Taktsignal ist mit
dem Beginn des Abfalls der Zeitfunktion F(t)synchronisiert (F i g. 2,2. und 3. Zeile).
Die Ausgänge der UND-Gatter Al, A 2 und A 3 sind
mit den Gate-Anschlüssen eines dritten Schaltertransistors Ti, eines vierten Schaltertransistors 7i bzw. eines
fünften Schaltertransistors Ts verbunden. Die Source-Anschlüsse
dieser drei Schaltertransistoren liegen an Erde. Der Drain-Anschluß des Transistors Ti ist mit dem
Source-Anschluß des Transistors T> verbunden; der
Drain-Anschluß des Transistors T% mit dem Gate-Anschluß des Transistors Ty
Der Drain-Anschluß des Transistors 7"i ist mit den Source-Anschlüssen zweier paralle; zueinander liegender
weiterer Transistoren, eines sechsten Transistors Tb
to und eines siebten Transistors Τη verbunden, deren
Drain-Anschlüsse an der positiven Versorgungsspannung Vdd liegen. Das Gate von Tb liegt ebenfalls an der
Versorgungsspannung Vdd, während das Gate von Tj an
den Verbindungspunkt zwischen einem achten Transistör Ts und einem neunten Transistor T) angeschlossen
ist, die einen Spannungsteiler bilden. Der Drain-Anschluß von 7s liegt an der Versorgungsspannung Vdd,
der Source-Anschluß von Tg an der Vorspannung Vb-Die
Transistoren 71 bis Tj bilden einen Inverter INV,
dessen Lastglied LU aus % und 7} und dessen Steuerglied CUaus 71, T2, T3, TA und T5 besteht
— Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung
ist folgende. Ändert sich der Zustand des an dem Eingang Qa anliegenden
Steuersignals nicht, so ist Qa = Qia und damit sperren die Transistoren Tz und 7i Der Zustand des
Transistors 7s wird über T5 bestimmt
— Ändert sich der Zustand des Steuersignals am jo Eingang Qa (r= ii), so sind bis zum nächsten Takt,
d. h. zwischen den Zeitpunkten t\ und f2, die Signale
QiA = Qa- Damit sperrt der Transistor 7s in dem
gesamten Zeitintervall von At = h-ti.
In Abhängigkeit davon, ob der Transistor Ts von dem
gesperrten in den durchlässigen oder von dem durchlässigen in den gesperrten Zustand umgeschaltet
werden soll, werden die Transistoren Ts bzw. 7"4
durchlässig geschaltet. Dadurch können die Gate-Spannung Vas und damit der Ausgangswiderstand des
Transistors 7s dem zeitlichen Verlauf der Signalfunktionen
ff?; bzw. F(t) folgen.
Soll z. B. der sich in durchlässigem Zustand befindliche Schalter Ts sperren, so sind zu Beginn der
Zustandsänderung Tt durchlässig, T1 und T, aber
gesperrt. Mit zunehmender Gate-Spannung von Ti fällt
die Gate-Spannung Vc,-, und zwar entsprechend der in F i g. 3 dargestellten Kennlinie. Dabei wird der Transistor
7"s langsam gesperrt.
— Diese aus Fig. 3 ersichtliche Kennlinie, d.h. die
Abhängigkeit der Gate-Spannung Vas von der
Zeitfunktion F(t) ist für die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung von großer
Bedeutung. Sie bewirkt, daß die Gate-Spannung Vc; sich in der Nähe der Schaltschwelle von 7s
(Vi(Ts)+ Vu) wesentlich langsamer ändert, als im
Bereich der größeren Gate-Spannungen (Vo>
V1(Ts)+ Vb). Dies wirkt der starken Wider-
t>o Standsänderung des Transistors 7\ im Bereich der
Schwellspannung entgegen (vgl. auch Gleichung 1).
Die aus F i g. 3 bzw. F i g. 4 ersichtliche Kennlinie wird .nit Hilfe der Schaltertransistoren 71, 7t, und Τη sowie
b5 des Spannungsteilers 7», 7q realisiert. Für die Eigenschaften
von Feldeffekt-Transistoren sind die geometrischen Abmessungen der Kanaloberfläche maßgebend
und es kommt dabei insbesondere auf das Verhältnis
-j der Abmessungen an, wobei / die Länge und w die
Breite der Kanaloberfläche darstellt. Dieses Verhältnis — muß bei dem Transistor Tb um Größenordnungen
kleiner sein als bei den Transistoren Tj und 71. In einem
Ausführungsbeisipiel verhalten sich diese Verhältnisse
zueinandei wie:
die Transistoren Ts und Tg wurden in einem
Ausfiihrungsbeispiel folgende Werte gewählt:
-r)Tq= 1:5.
0") 7^=Ct
t) η - I :200: 100.
10
Das Gate des Transistors Tj liegt an dem von dem
Spannungsteiler Tg, Tg gelieferten Potential Vi, das
etwas größer als die Schaltschwelle des Transistors Ts
ist. Solange Va> Vi — ViJi), sperrt der Transistor Ti
und die steile Strecke der Kennlinie wird von 71 und 7t, bestimmt. Fällt Vc unter die Schaltschwelle von Tj, wird
T7 durchlässig. Da der Transistor T7 wesentlich
niederohmiger als Tt, ist, wird die flache Strecke der
Kennlinie von 71 und Tj bestimmt.
— Die Schallschwelle des Transistors 7s liegt mit
Sicherheit immer in dem flachen Bereich der Kennlinie, und zwar unabhängig von den Schwell-Spannungstoleranzen
der Transistoren und von der Source-Spannung Vb des Transistors Ts. Dies wird
mittels des Spannungsteilers 7b, Tg erreicht, dessen
einer Anschluß ja an derselben Vorspannung wie der Transistor Ts liegt. Die Schwellspannungstoleranzen
sämtlicher Transistoren 71 bis Tg stimmen weitgehend miteinander überein; bei einer integrierten
Schaltung ergibt sich dies von selbst. Für Der Schallschwellenbereich ist in F i g. 3 durch ein
schraffiertes Rechteck angedeutet. Mit zunehmender Vorspannung Vb oder Schwellspannung V1 nimmt auch
die Teilerspannung Vi zu und infolgedessen verschiebt sich der Knickpunkt der Kennlinie nach oben. Dies ist in
F i g. 3 durch die gestrichelte Kurve A angedeutet. Bei abnehmender Vjgoder V, verschiebt sich der Knickpunkt
nach unten; vgl.gestrichelte Kurve Bm Fig.3.
Aus Fig.4 ist die Kennlinie für den umgekehrten Schaltvorgang ersichtlich, d. h. für den Übergang des
Schalters 7s von dem gesperrten in den durchlässigen
Zustand. Dargestellt ist die von der analogen Inverterschaltung^/ gelieferte angenäherte Komplementärfunktion
F(t)zu der Signalfunktion F(t).
Aus Fig.2 sind der zeitliche Verlauf des an dem
Steuereingang Qa anliegenden Steuersignals, des Taktimpulses Φ, der Signalfunktion F(t), des Ausgangssignals
QiA des Flipflops FF und des Ausgangswiderstands des
Transistors Ts ersichtlich. Aus der letzten Kurve ist zu
erkennen, daß die Änderung des Ausgangswiderstands stetig erfolgt und in ihrem Verlauf durch die
Signalfunklion F^bestimmtist.
Bei einer Versorgungsspannung von Voo von 24 V
und einer Schwellspannung des Transistors 71 von Vj(T]) = 6 V ergibt sich eine Gate-Source-Spannung für
den Transistor Ts von Vcs = 18 V für den durchlässigen
Zustand des Transistors. Diese Spannung reicht aus, um den Transistor 7s zu verlässig durchzusteuern.
Hierzu 3 Blatt Zeichnungen
Claims (8)
1. Schaltungsanordnung mit einem als Schalter dienenden Transistor, insbesondere einem MOS-FET,
der durch ein einem Steuereingang zugeführtes Steuersignal zwischen dem gesperrten und dem
durchlässigen Zustand umgeschaltet wird, dadurch gekennzeichnet, daß sie mit einem
zusätzlichen Eingang (FE) für die Eingabe einer den Verlauf der Widerstandsänderung des Schalters (T5)
bestimmenden zeitlich veränderlichen Signalfunktion (F(t)) versehen ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie mit einem durch das
Steuersignal (QA) aktivierbaren Inverter (INV)
versehen ist, dem sowohl die veränderliehe Signalfunktion als auch deren Komplementärfunktion
(F(t)) zugeführt wird.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein den Steuereingang
(Qa) aufweisendes D-Flipflop (FF) ausgangsseitig über mehrere UND-Gatter (A 1, Λ 2, Λ 3) mit dem
Inverter (INV) verbunden ist, und daß an dem zweiten Eingang zweier dieser UND-Gatter (A 2.
A 3) das komplementäre Steuersignal (Qa)anliegt.
4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
der Inverter (INV) ein Steuerglied (71, 72, 73, 74, T5) aufweist, in welchem die Gate-Anschlüsse eines
ersten und eines zweiten Feldeffekt-Transistors (71 bzw. 72) die Eingänge für die zeitlich veränderliche
Signalfunktion (F(t))bzw. für deren Komplementärfunktion (Fft^bilden.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Gate-Anschlüsse eines
dritten, eines vierten und eines fünften Feldeffekt-Transistors (73, 74, 75) mit den Ausgängen der
UND-Gatter (A \,A 2 bzw. A 3) verbunden sind.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Drain-Anschlüsse des
ersten, zweiten und des fünften Feldeffekt-Transistors (71, 72, 75) mit dem Steueranschluß des als
Schalter dienenden Transistors (TS) verbunden sind.
7. Schaltungsanordnung nach einem der Ansprüehe
2 bis 6, dadurch gekennzeichnet, daß der Inverter (INV) em zwei parallel zueinander liegende
Feldeffekt-Transistoren (76, 77) enthaltendes Lastglied (LU) aufweist, und daß dieser sechste und
siebte Feldeffekt-Transistor (76, 77) mit ihren Drain-Anschlüssen an einer positiven Versorgungsspannung (VDD) und mit ihren Source-Anschlüssen
an dem Drain-Anschluß des ersten Feldeffekt-Transistors(71) liegen.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Gate-Anschluß des siebten
Feldeffekt-Transistors (77) an den Verbindungspunkt (CP) zweier einen Spannungsteiler bildenden
weiterer FeldeffeKt-Transistoren (78, 79) angeschlossen ist.
15
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792904674 DE2904674C2 (de) | 1979-02-08 | 1979-02-08 | Schaltungsanordnung mit einem als Schalter dienenden Transistor |
BE2/58390A BE881582A (fr) | 1979-02-08 | 1980-02-07 | Agencement de circuit comportant un transistor utilise en commutateur |
FR8002657A FR2448815A1 (fr) | 1979-02-08 | 1980-02-07 | Agencement de circuit comportant un transistor utilise en commutateur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792904674 DE2904674C2 (de) | 1979-02-08 | 1979-02-08 | Schaltungsanordnung mit einem als Schalter dienenden Transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2904674B1 DE2904674B1 (de) | 1980-03-27 |
DE2904674C2 true DE2904674C2 (de) | 1980-11-20 |
Family
ID=6062389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792904674 Expired DE2904674C2 (de) | 1979-02-08 | 1979-02-08 | Schaltungsanordnung mit einem als Schalter dienenden Transistor |
Country Status (3)
Country | Link |
---|---|
BE (1) | BE881582A (de) |
DE (1) | DE2904674C2 (de) |
FR (1) | FR2448815A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58121195A (ja) * | 1982-01-13 | 1983-07-19 | Nec Corp | プリチヤ−ジ信号発生回路 |
US4540893A (en) * | 1983-05-31 | 1985-09-10 | General Electric Company | Controlled switching of non-regenerative power semiconductors |
DE3708499A1 (de) * | 1987-03-16 | 1988-10-20 | Sgs Halbleiterbauelemente Gmbh | Digitale gegentakt-treiberschaltung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH465009A (de) * | 1967-11-17 | 1968-11-15 | Siemens Ag Albis | Schaltungsanordnung zur impulsförmigen Abtastung von elektrischen Signalen |
-
1979
- 1979-02-08 DE DE19792904674 patent/DE2904674C2/de not_active Expired
-
1980
- 1980-02-07 FR FR8002657A patent/FR2448815A1/fr active Granted
- 1980-02-07 BE BE2/58390A patent/BE881582A/fr not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2448815B1 (de) | 1985-04-12 |
FR2448815A1 (fr) | 1980-09-05 |
BE881582A (fr) | 1980-08-07 |
DE2904674B1 (de) | 1980-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2834110C2 (de) | ||
DE3708499C2 (de) | ||
DE2625007B2 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE69317728T2 (de) | Schaltungsanordnung zum Steuern eines MOS-Feldeffekttransistors | |
DE10236532C1 (de) | Schaltungsanordnung zur Ansteuerung von Leistungstransistoren | |
DE3507130A1 (de) | Treiberstromkreis fuer eine magnetspule | |
DE2038515A1 (de) | Hysteresisschaltkreise mit Metalloxydhalbleitern (MOS) | |
EP1126350A1 (de) | Spannungs-Strom-Wandler | |
DE2610177A1 (de) | Fuehlerverstaerker mit drei moeglichen betriebszustaenden zum anschluss an datenvielfachleitungen | |
DE2410205A1 (de) | Hystereseschaltung | |
EP0854574B1 (de) | Treiberschaltung | |
DE2518078B2 (de) | Logische MOS-Schaltungsanordnung | |
DE3323446A1 (de) | Eingangssignalpegelwandler fuer eine mos-digitalschaltung | |
DE2904674C2 (de) | Schaltungsanordnung mit einem als Schalter dienenden Transistor | |
DE2301855C3 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Pegelanpassung | |
DE3904910C2 (de) | ||
DE2522463B2 (de) | Schmittrigger mit zwei Differenzverstärkern | |
DE102006018236A1 (de) | Steuerbare Stromquelle für einen Phasenregelkreis | |
WO1999059249A1 (de) | Verfahren und vorrichtung zum umschalten eines feldeffekttransistors | |
DE19547778C1 (de) | CMOS-Treiberschaltung | |
DE102004052092A1 (de) | Schaltungsanordung zur Pegelverschiebung | |
EP1391035B1 (de) | Schaltungsanordnung mit kaskadierten feldeffekttransistoren | |
EP1035655B1 (de) | Schaltungsanordnung in einem PLL Filter zum Erzeugen des Steuerpotentials für einen Feldeffekttranssistor im VCO | |
DE3405809C2 (de) | Ausgangsstufe | |
DE19918025C2 (de) | Schaltungsanordnung mit einer Ansteuerung für einen Halbleiterschalter mit sourceseitiger Last |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |