DE2847737A1 - Verfahren und mechanismus zur umsetzung virtueller adressen in reelle adressen - Google Patents
Verfahren und mechanismus zur umsetzung virtueller adressen in reelle adressenInfo
- Publication number
- DE2847737A1 DE2847737A1 DE19782847737 DE2847737A DE2847737A1 DE 2847737 A1 DE2847737 A1 DE 2847737A1 DE 19782847737 DE19782847737 DE 19782847737 DE 2847737 A DE2847737 A DE 2847737A DE 2847737 A1 DE2847737 A1 DE 2847737A1
- Authority
- DE
- Germany
- Prior art keywords
- field
- area
- sub
- address
- indicator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
T E N T A N W A L ι
SL-123 ρ 232024
Verfahren und Mechanismus zur Umsetzung virtueller Adressen in reelle Adressen
Die Erfindung betrifft ein Verfahren und einen Mechanismus zur Überführung einer virtuellen Adresse beim Adressieren eines
Speichere Im System eines Rechenautomaten, wobei von zumindest: einem Abschnitt eines zusammenhängenden oder nicht zusammenhüngendeη
Speicherbereiches eine reelle Speicheradresse formuliert wird.
Die derzeitigen Rechenautomaten sind häufig mehreren Benutzern,
Programmen und Befehlerechnern zugänglich, und in solchen Fällen
arbeiten sie unter des Einfluß mehrerer RechenablXufe und Programme, die la Hauptspeicher untergebracht sind. Der einzelne Benutzer
schreibt sein Programm vor» als ob es von sich au« laufen sollte,
und das Programm kann dementsprechend alle Mittel des Systems benutzen. Der Rechenautomat liefert die zur Stutzung des Programms
nötigen Dienete und koordiniert es mit anderen Programmen und mit
den in Betrieb befindlichen Schaltelementen. Die körperlichen Schaltungen des Systems werden mit einem ausfuhrenden Programm
kombiniert, um eine leistungsfähigere Maschine zu simulieren, fUr die die Programme geschrieben sind. Bei dieser Art der Mehrfachbearbeitung erscheint es dem Benutzer, daß ihm sein eigener Rechenautomat zur Verfugung steht.
Bei der Arbeit eines Rechenautomaten unter dem Einfluß mehrerer
Rechenabläufe und Programme entstehen Probleme bezüglich der Adressierung des Speichers.. Die reellen oder körperliehen Speicheradressen eines Programme brauchen nicht mit den reelion Speicheradressen eines anderen Programmes im Widerspruch zu stehen. Somit sind
909820/064
die Üblicher Pläne des körperlichen Adreasierens schwierig in einem
System mit mehreren ileehenabläufer in die Wirklichkeit !anzusetzen.
Aus diesem Grunde, benutzen die jetzigen, mehrere Sechenabläufe ausführenden Rechenautomaten eine Form der virtuellen Adressierung»
bei der der Benutzer sein Programm derart schreibt, als ob es von selbst auf seiner eigenen, virtuellen Maschine ablaufen sollte. Verschiedene Programme können sich dabei auf dieselbe virtuelle Adresse beziehen, aber diese entsprechen unterschiedlichen reellen Speicheradressen. Deshalb muß ein solcher Rechenautomat «in Hilfsmittel
enthalten, von dem die virtuellen Adressen in die reellen Adressen
umgewandelt, also Überführt werden. Ferner muß die richtige Durchführung der Umwandlung sichergestellt sein, damit sich eine virtuelle Adresse eines Programs nur auf ihre entsprechende reelle
Adresse und nicht auf eine andere reelle Adresse bezieht, die derselben virtuellen Adresse in einem anderen Programs entspricht.
Die Arbeitsweise eines Rechenautomaten mit Mehreren Rechenabläufen
und einer beliebigen Form der virtuellen Adressierung bringt Probleme der Zuweisung und Ausnutzung des Speicherraumes alt sich.
Die Losungen bei den bisherigen Systemen fallen in drei Kategorien,
nämlich in die Bereichebildung, die Seitenaufteilung oder in eine Kombination dieser beiden Möglichkeiten. Beim Entwurf eines optimalen Schemas für einen gegebenen Rechenautomaten Bliesen Kompromisse
zwischen einer Anzahl von Faktoren eingegangen werden.
Mit der Erfindung wird ein Schema für die Umsetzung von virtuellen
Adressen in reelle Adressen in einmaliger Welse für einen Rechenautomaten geschaffen, wobei die wirkungsvolle Mechanisierung der
Schaltungen für die Speicherplatzzuweisung, die Erweiterung der Speicheradressen und den Schutz der Zugriffe leiohter bewerkstelligt wird. Die Möglichkeit 1st besonders, obgleich nicht so begrenzt ,für Systeme von Rechenautomaten wertvoll, die die Funktionen
der Datenübertragung übernehmen, da die üblichen Verfahren der Be-
909820/0645
dienung eines Speichere dazu neigen, bei einer Realseiteteuerung
in Ihrer Ausnutzung der Hilfsmittel unwirksam zu sein.
WKhrend das Schema der Umsetzung am besten durch eine Bereichebildung gekennzeichnet ist, wobei der kleinere Raum der virtuellen
Adressen jedes Benutzers irgendwo im größeren Raum der reellen Adressen des Speichere durch eine Zuweisung auf Bereichebasis eingeschrieben wird, wodurch ein zusammenhängender Speicherbereich
mit einer vorgegebenen maximalen Größe belegt wird, verwendet es auch eine Bereichssuchtechnik, die abwechselnd ei.i Legen des Raumes der virtuellen Adressen in nicht zusammenhängende Teilbereiche
des Speichers mit einer geringeren, vorgegebenen, maximalen Größe erlaubt. Mit anderen Worten ausgedruckt, ist das Umwandlungsschema
auf zwei Arten, nämlich mit zusammenhangenden Bereichen und nicht-
«uaammenhKngenden Teilbereichen durchführbar, wodurch eine Feinkörnigkeit der Speicherzuweisung zustandekommt, während, wenn nötig,
noch Zugriffe auf den Speicher mit hoher Geschwindigkeit möglich slnd.Obgleich ein zusätzlicher Aufwand mit der Adressenformulierung in den Teilbereichen verbunden ist, bei denen die Vorteile
der Feinkömigkeit auegenutzt werden, erscheint dieser als ein Vernünftiger Preis für ein flexibles Speicherzuweisungsschema.
Dem »ntsprechend liefert die Erfindung ein Verfahren und einen Mechanismus rar Umwandlung einer im Programm erzeugten, virtuellen
Adresse In eine reelle Adresse von zumindest einem Abschnitt eines
Speicherbereiches des Rechenautomaten, z» B. eine Bitzusammenstellung. Die Adressenumwandlung kann zur Formulierung der reellen Speicheradresse auf zwei Arten erfolgen. Bei den beiden Betriebsarten
wird ein erster Abschnitt der virtuellen Adresse zur Auswahl eines von mehreren Bereicheanzeigern benutzt, die je zwei Felder aufweisen. Das erste Feld gibt an, ob der Aufbau des Speicherbereiches
zusammenhängende Blöcke zur Bildung eines zusammenhängenden Speicherbereiches oder nichtzuBammenhängende Teilbereiche enthält,und bewirkt dementsprechend die Adreseenumwandlung, bei der in der einen
oder anderen Art weitergearbeitet wird.
909820/0845
In der ersten Betriebsart wird die reelle Adresse aus dem zweiten
Feld des gewühlten Bereichsanzeigers und den anderen Abschnitten der virtuellen Adresse gewählt. Insbesondere wird ein zweiter Abschnitt der virtuellen Adresse zu dem zweiten Feld addiert, damit
die Summe zustandekommt, und ein dritter Abschnitt der virtuellen Adresse wird zur Eildung der reellen Adresse mit der Summe verknüpft .
In der zweiten Betriebsart wird die reelle Adresse aus einem anderen Abschnitt der virtuellen Adresse und einem Feld eines Teilbereichsanzeigers formuliert, der vom zweiten Feld des gewählten
Bereichsanzeigers gewählt wird. Insbesondere wird zur Wahl eines vorgegebenen von mehreren Teilbereichsanzeigern ein zweiter Ab«
schnitt der virtuellen Adresse mit dem. zweiten Feld des gewählten Bereichsanzeigers verknüpft.
In der Schaltungsanordnung des Umwandlungsmechanisraus ist als Hilfsmittel eine Tabelle vorgesehen, die mehrere Bereicheanzeiger enthält. Außerdem weist der Mechanismus Steuervorrichtungen auf, die
auf das erste Feld des gewählten Bereichsanzeigers ansprechen, damit festgelegt wird, in welcher der beiden Betriebsarten der Hechanismus bei der Umwandlung der virtuellen Adresse in die reelle
Speicheradresse vorgehen soll. Die Teilbereichsanzeiger sind in einer Tabelle im Speicher des Systems untergebracht. Wenn der Mechanismus gerade in der zweiten Betriebsart arbeitet, muß daher ein
gesonderter Zyklus zur Auswahl und zum Holen eines der Teilbereichaanzeiger durchlaufen werden.
Zusätzlich zu den beiden oben erwähnten Feldern des Bereicheanzeigers können noch weitere Felder vorhanden sein, die vorschreiben,
ob der Bereich festliegt oder nicht, für welche speziellen Funktionen ein Zugriff auf den Bereich erfolgen kann, und welche Länge der
Bereich hat. Auch der Teilbereichsanzeiger weist ein weiteres Feld auf, das angibt, ob der Teilbereich festliegt oder nicht.
909820/0645
Aueführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden ngher erläutert. Es stellen dar:
Figur 1 ein Flußdiagramm des Verfahrene zur Umwandlung von virtuellen Adressen in reelle Adressen, das die beiden Betriebsarten mit den verschiedenen Überprüfungen veran*
schaulicht,
Figur 2 die verschiedenen Schritte bei der Umwandlung der virtuellen Adressen in die reellen Adressen bei der einen Betriebsart mit Speicherbereichen,
Figur 3 die Schritte bei der genannten Umwandlung in der anderen
Betriebsart mit Teilbereichen,
Figur 4 in einer ausführlicheren Form die Schritte, die vom Umwandlungsraechanisraus bei der ersten Betriebsart ausgeführt werden, und
die Figuren SA bis 5C in einer ausführlicheren Form die
Der hler erläuterte Mechanismus zur Umwandlung der virtuellen
Adressen in reelle Adressen bildet einen Teil der Anordnung eines Rechenautomaten für allgemeine Zwecke, dessen Arbeit unter dem Einfluß mehrerer Rechenvorgänge auf der Basis von Programmen erleichtert wird, die in einem örtlichen Speicher untergebracht sind. Der
Umwandlungs-Mechanismus selbst ist für die Programme nicht erkennbar.
In einen Ausführungsbeispiel ist der Umwandlungs-Mechanismus bei
der Ableitung einer reellen Speicheradresse aus 24 Bits aus einer virtuellen Adresse mit 17 Bits befähigt, einen Raum der virtuellen
Adressen eines Benutzers mit 131.072 Bitzusammenstellungen in einen
Raum der reellen Speicheradressen aus 16.772.S16 Bitzusammenstellungen hineinzubringen. Das vom Mechanismus benutzte Einbrlngungs-
909820/0645
verfahren let einmalig, well die 131.072 Bitsusannenstellungen des
Raumes der virtuellen Adressen, der für den Benutzer zusannenhängend 1st, tatsächlich in einer kombinierten Summe von (bis su) 32
zusammenhängenden und nicht zusammenhängenden Bereichen mit 4.096 Bitzusammenstellungen enthalten sind, die sich irgendwo im Speicher von 16.772,216 Bitzusammenstellungen befinden. Ein
Speicherbereich enthält bis zu 4.096 BitzusammenstellunKen in Anteilen von 128 BitZusammenstellungen. Ein zusammenhängender Bereich
kftnn somit aus (bis zu) 32 zusammenhängenden Blöcken mit Je 128 Bitzusammenstellungen aufgebaut sein, während ein nicht zusammenhängender Bereich bis zu 32 nicht zusammenhängende Teilbereiche mit je
128 Bitzusammenstellungen aufweisen kann, so daß die beiden Arten Bereiche dieselbe Körnigkeit besitzen, wenn unter einen Korn 128
zusammenhängend gespeicherte Bitzusammenstellungen verstanden werden. Xm Ergebnis besteht der vom Benutzerprograan zugängliche Raum
der virtuellen Adressen aus 131.072 Bitzusammeneteilungen aus
dem ganzen Speicher mit einer minimalen Kernigkeit von 128 Bitzusammenstellungen. Zusätzlich kann der virtuelle Raun eine
beliebige Kombination von zusammenhängenden Bereichen (schneller Zugriff, eine Körnigkeit von 4.096 Bitzusanaenstellungen) und nichtzusammenhängenden Bereichen (langsamerer Zugriff, Kernigkeit von
128 Bitzusammenstellungen) aufweisen, wie ei· dl· Anwendung vorschreiben muß.
Die reelle Speicheradresse eines zusammenhängenden Datenbereiches
wird unmittelbar von einem Bereichsanzeiger erzeugt, der in einer Tabelle aus 32 Bereichsanzeigern enthalten ist, die für einen
schnellen Zugriff in den Registern des ümwandlungsmechanismus festliegen. Die reelle Speicheradresse eines niohtzusaamenhängenden
Datenbereicheβ wird indirekt von einem Bereicheanzeiger, also Über
einen Teilbereichsanzeiger erzeugt, der vom Bereiohsanseiger vorgeschrieben 1st und aus einer Tabelle von 32 Teilbersichsanzeigsrn
ausgewählt wird, die im Speicher ruhen.
909820/06A5
Die Bereichsanzeiger- und Teilbereicheanzeiger-Tabellen, die
die Glieder für die Übereinstimmung swlsohen dem Raum der virtuellen Adresse des Benutzers und dem Raum der reellen Speicheradresse
liefern» werden vom ausführenden Programm in Rechenautomaten hervorgebracht und sind keiner Veränderung durch die Anwendungsprogranne des Benutzers zugänglich.
In Plußdlagranm der Figur 1 ist das bevorzugte Format für eine virtuelle Adresse wiedergegeben, die in Üblicher Weise einem von mehreren Programnbefehlen entnommen ist und 17 Bits enthält; sie ist
aus «inen Bereichsfeld SSG (Bite O bis 4), einen Teilbereichefeld
SUB (Bits 5 bis 9) und einem Verschiebungefeld DISPL (Bits IO bis
16) aufgebaut. - Das Bit O sei hler das bedeutsamste und das Bit
16 das unbedeutendste. -
Die Bits O bis 4, also die fünf bedeutendsten Bits der virtuellen
Adresse schreiben daher vor, daß im Adressenumwandlungs-Verfahren
eine Tabelleneingangs-Adresse eines Bereicheanzeigers verwendet wird. Die Bits 10 bis 16, also die sieben unbedeutendsten Bits der
virtuellen Adresse, die als Verschiebungsfeld keiner Abänderung unterliegen, stellen unmittelbar die sieben unbedeutendsten Bits
der reellen Adresse dar. Die spezielle Nutzung der fünf mittleren Bits, al«o der Bits 5 bis 9 der virtuellen Adresse hängt davon ab,
für welche Betriebsart mit Bereichen oder Teilbereichen der Umwandlungsnechanismus die reelle Adresse erzeugen soll. Diese Betriebsarten sind gesondert In den Figuren 2 und 4 bzw. 3 und SA bis 5C
veranschaulicht und erläutert. Falls die Betriebsart mit Bereichen vorgeschrieben ist, werden die fünf mittleren Bits der virtuellen
Adresse bei der Errechnung der reellen Adresse benötigt. Bei der anderen Betriebsart mit Teilbereichen dienen die fünf mittleren
Bits der Bildung einer Tabelleneingangs-Adresse eines Teilbereichsanzeigers.
909820/0645
In der Figur 1 ist auch das bevorzugte Format für einen Bereicheanzeiger SD wiedergegeben, der ein Wort aus 32 Bits darstellt, in
dem ein ZugriffsschlUeselfeld K (Bits 0 bis 7), ein Basisadreseenfeld BA (Bits β bis 24) und ein Längenfeld (Bits 27 bis 31) enthalten sind und die Bits 25 und 26 nicht gebraucht werden und daher
mit Nullen belegt sind.
Von den Bits des Zugriffsschllisselfeldes K werden verschiedene Maßnahmen festgelegt. Vom Bit 0, das auch mit SP bezeichnet ist, wird
vorgeschrieben, ob ein Bereich im örtlichen Speicher vorhanden ist
oder nicht. Falls das Bit 0 mit einer Eins belegt ist, ruht der Bereich gerade im Speicher, während die Belegung mit einer Null das
Gegenteil angibt und die Einleitung eines Zugriffes auf den Bereich eine Unterbrechung bewirkt. Als nächstes wird vom Bit 1 des Zugriff sschlUsseIfeldes K, das mit SS bezeichnet 1st, die Art des
Bereiches vorgegeben, also ob er zusammenhangend ist oder nicht. Wenn das Bit 1 mit einer Sine belegt ist, ist der Bereich definiert,
der bis zu 32 zusammenhängende Speicherblttcke alt je 128 Bitzusaamenstellungen oder bis zu 4.096 Bitzusammenstellungen des zusammenhängenden Speichere aufweist. Falls das Bit 1 mit einer Hull besetzt ist, ist der Bereich festgelegt, der bis zu 32 nichtzusaemenhängende Teilbereiche des Speichers enthält, In denen sich je 128
Bitzusammenatellungen oder bis zu 4.096 Bitzusamenstellungen des
nichtzusammenhängenden Spelchers-Modulo 128 befinden. Somit
schreibt das Bit 1 als Bit SS des ZugriffsschlUsselfeldes K des Bereichsanzeigers das spezielle Umwandlungsverfahren vor, also ob
die Betriebsart mit Bereiohen oder Teilbereichen von Umwandlungsmechanismus bei der Erzeugung der reellen Adresse angewendet werden soll. Von den übrigen Bits 2 bis 7 des ZugriffssohlUsselfeldes
K wird festgelegt, ob der Inhalt des Bereiches für verschiedene Funktionen, z. B. zum Ausführen, Lesen, Schreiben usw. benutzt
werden soll; da diese Bits zum Verständnis nicht benötigt werden, werden sie nicht weiter erläutert.
909820/064
Die nächsten siebzehn Bits β bis 24 dee Baeisadressenfeldes BA im
Bereichsanzeiger geben eine von zwei Maßnahmen an in Abhängigkeit davon» ob für die Formulierung der reellen Adresse die Betriebsart
mit Bereichen oder Teilbereichen angewendet wird. Im ersteren Fall,
wenn das Bit SS mit einer Eins besetzt ist, stellen die 17 Bits des EaeLsadressenfeldes BA die reelle Adresse im örtliche Speicher dar,
bei der der Bereich mit bis zu 32 zusammenhängenden Blöcken beginnt, Mit anderen Worten gesagt, weist das Baeisadressenfeld BA gerade
auf das erste der 32 Körner mit 128 Bitzusammeneteilungen eines spezifischen zusammenhängenden Bereiches hin. Falls die Betriebsart für die Teilbereiche mit der Belegung des Bit SS durch eine
Null vorgeschrieben ist, stellen die 17 Bits des Basisadressenfeldes die reelle Adresse des Beginns einer Tabelle der Teilbereichsanseiger im örtlichen Speicher dar, die einen Bereich mit bis zu
32 nichtzusammenhängenden Teilbereichen beschreibt.
Schließlich geben auch die fünf Bits 27 bis 31 des Längenfeldes L
eine von zwei Μββ nahmen an. Bei der Betriebsart der Überführung mit
Bereichen geben sie die fünf bedeutendsten Pit» einer Binärzahl an,
die die Länge des aereicnes restiegt. Sie geben eine minimale Länge des Bereiches von 128 Bitzusammeneteilungen oder ein Korn vor,
(wie es von der Binärzahl 00000 wiedergegeben wird), und bezeichnen eine maximale Länge von 4.096 BitZusammenstellungen oder 32
Körner, (wie sie von der Binärzahl Hill umschrieben werden). Bei
der Betriebsart mit Teilbereichen definieren diese fünf Bits des Längenfeldes L die Zahl des zuletzt gültigen Eingangs in die Tabelle des Teilbereicheanzeigers.
Ferner ist in der Figur 1 ein bevorzugtes Format für einen Teilbereicheanzeiger SSD veranschaulicht, der ein Wort mit 32 Bits umfaßt, das ein Teilbereichsfeld P (Bit 0) und ein Basisadressenfeld
BA (Bits 8 bis 24) enthält. Die Bits 1 bis 7 und 25 bis 31 werden
nicht benötigt und sind mit Nullen besetzt.
909820/0645
Vom Bit O im Teilbereichefeld P, also den ersten Bit dee Teilbereichsanzeigers wird bestimmt, ob der spezielle Teilbereich nichtzusammenhängend im örtlichen Speicher vorhanden 1st oder nicht.
Falls dieses Bit 0 mit einer Eins besetzt ist, ruht der Teilbereich gerade im Speicher. Bei der Besetzung mit einer Null kann der Teilbereich nicht bei der Adressenberechnung benutzt werden, wobei der
Grund hierfür gleichgültig ist, und die Einleitung eines Zugriffes
auf den Teilbereich bewirkt in diesem Fall die Erzeugung eines Unterbrechungssignals. Somit liefert dieses erste Bit la Teilbereichsfeld P ein alternatives Hilfsmittel zu dem bereits erläuterten Längenfeld L des Bereichsanzeigers, um die Länge eines nichtzusammenhängenden Bereiches einzustellen.
Die 17 Bits 8 bis 24 des Basisadressenfeldes im Teilbereichsanzeiger stellen die reelle Adresse im örtlichen Speicher dar, die sich
auf einen speziellen Teilbereich eines Bereiches bezieht, der bis zu 32 nichtzusammenhängende Teilbereiche enthält. Mit anderen Worten
ausgedrückt, weist der Teilbereichsanzeiger auf ein spezielle« von
32 Körnern mit 128 BitzusammenBtellungen hin, die irgendwo im Speicher an einer Grenze von 128 BitZusammenstellungen sein können.
In den Figuren 2 und 4 sind die Schritte und der Mechanismus zur
überführung der virtuellen Adressen in reelle Adressen bei der Betriebsart mit Bereichen dargestellt. Insbesondere veranschaulicht
die Figur 4 einen Speicher 10, eine Rechner/Speicher-Zwischeneinheit 12 und ein Multiplexgerät 14, sowie einen Mechanismus 16 zur
übersetzung der Adressen, der einen Teil des Rechners bildet. Die beiden Betriebsarten der Adressen-Umwandlung (übersetzung) werden
eingeleitet, wenn auf einen programmierten Befehl hin der Inhalt (Bits 15 bis 31) eines Speicheradressen-Registers NAR in der Rechner/Speicher-Zwischeneinheit 12 von der Steuerung des Rechners
(nicht gezeigt) angewählt wird. Dieser Inhalt ist eine virtuelle Adresse VA mit 17 Bits in der bereits beschriebenen Zusammensetzung.
- 10 -
909820/0645
Dl· fünf bedeutsamsten Bite O bis 4 im Bereichsfeld SSG der gewühlten virtuellen Adresse VA werden Über mehrere Bitleitungen 18
und ein Multlplexgerät 1Θ einer Bank aus Registern 20 zugeleitet,
die gemeinsam eine Tabelle mit bis zu 32 Eingängen der Bereichsanzeiger SD bilden. Eine gegebene Kombination von binären Einsen und
Nullen (aus 32 möglichen Kombinationen) in den fünf ersten Bits der virtuellen Adresse VA veranlaßt das Multiplexgerät 19 zur Auswahl eines Einganges der Tabelle der Bereichsanseiger SD (Figuren
I1 2 und 4).
Auf die Wahl eines speziellen Einganges hin werden verschiedene
Überprüfungen an ihm zur Bestimmung vorgenommen, ob die übersetzung fortdauern kann. Wie bereits gesagt, hat jeder Bereichsanseiger
SD ein ZugriffsschlUsselfeld K und ein LMngenfeld L1 von denen das
erste als Bit O oder SP das Vorhandensein eines Bereiches und das Bit 1 oder SS das umwandlungsverfahren anzeigt. Dieses Bit O
oder SP llfaft in eine Schaltung 22 (Figur 1) hinein, die im Falle
seiner Belegung mit einer binären Null ein Unterbrechungesignal hervorruft, das angibt, daß der Bereich nicht im Speicher vorhanden ist und der übersetzungeVorgang nicht weltergehen darf* Das Bit
1 oder SS gelangt in eine Steuerschaltung 24 (Figuren 1 und 4), die
bei seiner Belegung mit einer binären Eins ein Steuersignal zur Bestimmung erzeugt, daß der Übersetzungevorgang in dar Betriebsart
mit den Bereichen fortgehen kann. Das Längenfeld L mit den Bits bis 31 des Bereichsanzeigers SD tritt in einen Komparator 26 (Figur 1) gemeinsam mit dem Teilbereichsfeld SUB der virtuellen Adresse VA (Bits 5 bis 9) ein; dort entsteht Im Falle SUB
> L ein Unterbrochungesignal, das angibt, daß der Bereich Überquert wird, so daß
der übersetsungsvorgang nloht foi'tdauern darf.
Unter der Annahme einer Besetzung dea Bit O oder SP de· ZugriffssohlUsselfeldes K mit einer binären Eins zur Anzeige, daß der Bereich im Speicher 10 vorhanden ist, einer Besetzung des Bit 1 oder
88 mit einer binären Eins zur Anzeige, daß die übersetzung in der
- 11 -
909820/064
Betriebeart mit den Bereichen weitergehen soll» eines Teilbereichsfeldes SUB der virtuellen Adresse VA, das kleiner oder gleich dem
Langenfeld L des Bereichsanzeigers SO 1st, und anderen zugehöriger
Überprüfungen des ZugriffsschlUsselfeldes K, so daß kein Unterbrechungssignal zustandekommt, dann werden die Bits 8 bis 24 des gewählten Bereäohsanzeigers SD, also sein Basisadressenfeld BA
gleichzeitig einem Addierer 28 und einem Multiplexgerät 30 des Mechanismus 16 Über mehrere Bitleitungen 32 bzw. 34 zugeleitet.
Wie bereits zu einem früheren Zeitpunkt erwähnt, stellen die 17
Bits des Baeisadressenfeldes BA im Bereichsanzeiger SD bei der Betriebsart mit den Bereichen die reelle Adresse im örtlichen Speicher
10 dar, bei der ein spezieller Bereich mit bis zu 32 zusammenhangenden Blöcken beginnt. Mit anderen Worten gesagt, weist das Basisadressenfeld BA gerade auf das erste von 32 Körnern mit 128 Bitzusammenstellungen eines zusammenhängenden Bereiches hin.
Gleichzeitig mit dem Holen des gewählten Bereichsanzeigers SD unter
den 32 Bereiohsanzelgern in den Registern 20 und mit der Zuführung
seines Basisadressenfeldes BA zum Addierer 28 und zum Multiplexgerät
30 werden die Bits 5 bis 9 des Teilbereichefeldes SUB der virtuellen Adresse VA Über mehrere Bitleitungen 36 bsw. 38 dem Addierer
28 bzw. dem Multiplexgerät 30 zugeleitet. Auch die sieben unbedeutendsten Bits 10 bis 16 des Verschiebungsfeldes DISPL der virtuellen Adresse VA gelangen zugleich Über ander· Bitleitungen 40 in
das Multiplexgerät 30»
Wenn die Bits B bis 9, also das Teilbereichsfeld SUB der virtuellen
Adresse VA Über die Bitleitungen 36 dem Addierer 28 zugeführt werden, werden sie mit den Bits 8 bis 24 des Basisadressenfeldes BA
des gewählten Bereichsanzeigers SD addiert, und die Summe gelangt Über mehrere Bitleitungen 42 zum Multiplexgerät 30. Diese Summe,
die in der Figur 4 mit SdFbaJ + VA5-9 bezeichnet ist, stellt die
reelle Adresse im örtlichen Speicher 10 dar, bei der ein spezieller
- 12 -
909820/0645
Block der bis zu 32 zusammenhängenden Blöcke des gewühlten Bereiches beginnt. Mit anderen Worten gesagt, weist das Teilbereichsfeld
3UB der virtuellen Adresse VA auf ein spezielles Jtorn aus 128 Bitzusanunenstellungen des besonderen zusammenhängenden Bereiches hin,
das vom Basieadreesenfeld BA identifiziert Wird, das zum Teilbereichefeld SUB addiert wird.
Schließlich wird die reelle Adresse einer bestimmten Bitzusammenstellung innerhalb des jeweiligen zusammenhängenden Bereiches
(oder eine von bis zu 4.096 Bitzusammenstellungen), die vom Basisadressenfeld BA identifiziert ist, vom Multlplexgerät 30 gebildet,
das die Bits 10 bis 16 des Verschiebungsfeldes DISPL der virtuellen Adresse VA mit der Summe aus dem Basisadressenfeld BA und de*
Teilbereichefeld SUB der virtuellen Adresse VA verknüpft. Die Bits
10 bis 16 der virtuellen Adresse VA geben somit die reelle Adresse einer speziellen Bitzusammensteilung Innerhalb eines Kornes aus
128 Bitzusaamenstellungen im Speicher 10 wieder, das von der oben
genannten Summe SDIBAj + VA. g identifiziert ist. Die Steuerschaltung 24 bewirkt in der Betriebeart mit den Bereichen, wenn SDfSSj1 ■
1 ist, dafi das Multlplexgerät 30 die in den Bitleitungen 34 und 38
auftretenden Signale vernachlässigt. Die reelle Adresse einer Bitsusanmensteilung wird in Form von 24 Bits über Bitleitungen 44
vom Multiplexgerät 30 ausgegeben und gelangt Über einen Treiber 46, der auch mit DR bezeichnet ist, zum örtlichen Speicher 10. Mit
dem Abschluß der Umwandlung in dieser Betriebsart liegt im örtlichen Speicher 10 eine reelle Adresse in der Form von 24 zusammengehörigen Bits vor, die einen Platz der angeforderten zusammengehörigen Datenbits im Speicher 10 vorgeben. Die auf diese Weise
durch den Zugriff erreichten Daten werden dann in üblicher Weise vom Speicher 10 zu anderen Abschnitten des Rechners ausgegeben, damit irgendwelche Rechenvorgänge ausgeführt werden können.
In den Figuren 3 und 5A bis 5C sind der Mechanismus und die Schritte zur überführung der virtuellen Adressen in reelle Adressen in
der Betriebsart mit Teilbereichen veranschaulicht.
- 13 -
909820/0645
Bei der Betriebsart mit den Teilbereichen wird einer von 32 Teilbereichsanzeigern in den Registern 20 ausgewählt und von den ersten
fünf Bite O bis 4 einer gegebenen virtuellen Adresse VA in derselben Weise abgerufen, wie in Verbindung mit der anderen Betriebsart
(mit Bereichen) beschrieben ist. In diesem Fall ist das Bit 1, das auch mit SS bezeichnet ist, in dem gewählten Bereichsanseiger SD
eine binäre Null, die bei ihrer Heranführung an die Steuerschaltung 24 ein Steuersignal hervorruft, das festlegt, daß die Überführung der Adressen in der Betriebsart mit den Teilbereichen fortgesetzt werden soll.
Da die Tabelle mit den 32 Teilbereichs-Anzeigern SSD im örtlichen
Speicher 10 ruht, muß die reelle Adresse eines solchen Anzeiger« SSD zuerst vom Mechanismus 16 formuliert werden, und ea muß ein
gesonderter Speicherzyklus durchlaufen werden» um den gewählten
Teilbereichs-Anzeiger zu holen, ehe die reelle Adresse des die angeforderten Daten speichernden Platzes endgültig vom Mechanismus
16 erzeugt werden kann.
Folglich vernachlässigt in dieser Betriebsart mit den Teilbereichen
das Multiplexgerät 30 in Abhängigkeit vom Betriebszustand der Steuerschaltung 24 die auf den Leitungen 40 und 42 auftretenden Bitsignale und bewirkt, daß die Bits 5 bis 9 im Teilbereichsfeld SUB der
virtuellen Adresse VA, die in den Bitleitungen 38 Übertragen werden, mit dem Basisadressenfeld BA des gewählten Bereichsanzeigers
verknüpft werden, das in den Bitleitungen 34 auftritt. Auf den Bitleitungen 44 am Ausgang des MuItiplexgerates 30 folgen dem unbedeutendsten Bit des Teilbereichsfeldes SUB der virtuellen Adresse
VA zwei sich ergebende binäre Nullen in der reellen Adresse aus 24 Bits für einen speziellen Eingang der Teilberelchsanxeiger-Tabelle des örtlichen Speichers 10. Insbesondere stellt das Basisadressenfeld BA mit 17 Bits die reelle Adresse des Beginns dieser
bezeichneten Tabelle dar, während die Bits 5 bis 9 der virtuellen Adresse VA nach ihrer Verknüpfung mit dem Basisadressenfeld BA,
- 14 -
909820/0645
(wobei die beiden sich ergebenden binären Nullen nachgestellt sind),
die reelle Adresse des gewählten Teilbereichanseigers unter den Teilbereichanzeigern in der Tabelle innerhalb des Speichers 10
wiedergeben. Hit anderen Worten gesagt, weist die reelle Adresse aus 24 Bits auf einen speziellen Teilbereichanzeiger hin, der im
Örtlichen Speicher 10 untergebracht ist. Da hier jeder Teilbereichanzeiger ein Wort aus 32 Bits ist und die 32 Teilbereichanzeiger
die Tabelle bilden, pafit die letztere in ein Korn (128 BitZusammenstellungen) des Speichere hinein. Daher gibt es keine Möglichkeit, daß einzelne Eingänge an niohtzusammenhängenden Speicherplätzen vorgefunden werden.
Wie aus der Figur 5A hervorgeht, wird die reelle Adresse als Eingang zur Teilbereichanseiger-Tabelle über den Treiber 46, der auch
mit DR bezeichnet 1st, in den örtlichen Speicher eingespeist, und der bei dieser Adresse abgegriffene Teilbereichanzeiger läuft vom
Speicher 10 Über eine Leitung 48 zu» Multiplexgerät 14 und zur
Rechner/Speicher-Zwischeneinheit 12, von der er in DatenUbertragungsleitungen 52 in die Register 20 gelangt, von denen eines Über
das Hultiplexgerät 19 angewählt wird (Figur 5B).
Das Bit 0 des gewählten Teilbereichanseigers SSD wird als Feld P
einer Schaltung 50 (Figur 1) zugeleitet, die bei einer Belegung dieses Feldes mit einer binären Null ein Unterbrechungesignal
zur Anzeige hervorbringt, daß der spezielle Teilbereichanzeiger eines nichtzusanmenhängenden Bereiches nicht bei der Adressenumwandlung benutzt werden kann, so daß der Umsetzungsvorgang nicht
weitergehen darf. Unter der Annahme einer Belegung des Feldes P mit einer binären Eins zur Anzeige, daß sich der Teilbereich gerade im
Speicher befindet, wird der Umwandlungsvorgang fortgesetzt, in dem die Bits 8 bis 24 des Teilbereichanzeigers als Basisadressenfeld
BA Über die Leitungen 32 bzw. 34 dem Addierer 28 bzw. dem Multiplexgerät 30 zugeleitet werden.
- 15 -
909820/064 5
Wie bereits erläutert, stellen die 17 Bite des Basisadressenfeldes
BA im Teilbereichanzeiger SSD die reelle Adresse eines speziellen Teilbereiches eines Bereiches im Örtlichen Speicher IO dar» der
bis zu 32 nichtzusammenhängende Teilbereiche enthalben kann. Mit
anderen Worten gesagt, weist das Basisadressenfeld BA gerade auf ein besonderes Korn (123 BitZusammenstellungen) von 32 solchen
Körnern hin, die irgendwo im Speicher an einer Grenze der 128
Bitzusammenstellungen angeordnet sein können.
Die reelle Adresse einer bestimmten Bitzusaaaenstellung innerhalb
eines gewählten Teilbereiches (oder eine der bis zu 128 möglichen Bitzusammenstellungen) wird vom MuItipiexgerttt 30 erzeugt, das eine
Verknüpfung der über die Leitungen 40 herankönnenden Bits 10 bis
16 des Verschiebungsfeldes DISPL der virtuellen Adresse VA mit den
Baalsadressenfeld BA aus 17 Bits des Teilbereiohanzelgers bewirkt. Die Bits 10 bis 16 der virtuellen Adresse VA geben somit die reelle
Adresse einer speziellen Bitzusamnenstellung Innerhalb eines Kornes
(von 128 Bitzusammenstellungen) im Speicher 10 wieder, das vom Basisadressenfeld BA des Teilbereichanzeigers SSD identifiziert ist.
Die Steuerschaltung 24, die sich in eine« Zustand der Betriebsart mit Teilbereichen befindet, veranlaßt das Multiplexgerttt 30, die
ihm in den Leitungen 38 und 42 zugefUhrten Bitsignale zu vernachlässigen. Die in den Bitleitungen 44 vom Multiplexgerät 30 ausgegebene reelle Adresse aus 24 Bits für eine Bitzusammenstellung
läuft Über den Treiber 46, der auch mit DR bezeichnet ist, zum örtlichen Speicher 10. Mit dem Abschluß des Umwandlungevorganges in
der Betriebsart mit den Teilbereichen wird eine diesen Speicher 10
zur Verfügung stehende, reelle Adresse in Form von 24 Bits für eine Bitzusammenstellung erzeugt, die den Platz der angeforderten
Bitzusammenstellung im Speicher 10 für Daten vorschreibt. Die Daten,
auf die somit zugegriffen wurde, werden dann vom Speicher 10 in andere Abschnitte des Rechners auf Übliche Welse Übertragen, damit
Rechenvorgänge ausgeführt werden können.
- 16 -
909820/0645
Claims (11)
- Γ /» Ti "J lANWA.iH F ·-' ! t M r. K5 7SPERR! RAND CORPORATION 31. Oktober 197&w 77^7SL-123 ρ 232024PATENTANSPRÜCHE/1) Verfahren zur Umsetzung einer virtuellen Adresse mit drei Feldern in eine reelle Adresse, die zumindest einen Abschnitt, z. B. eine Bitzusammenstellung eines Speicherbereiches identifiziert, dadurch gekennzeichnet,daß vom ersten Feld (SEG) der virtuellen Adresse (VA) ein vorgegebener Bereichsanzeiger (SD) unter zahlreichen Bereichsanzeigern (SD) ausgewählt wird, die je zwei Felder (K, BA) aufweisen, daß durch eine Verknüpfung des zweiten Feldes (SUB) der virtuellen' Adresse (VA) mit dem zweiten Feld (Ba) des gewählten Bereichsanzeigers (SD) ein vorgegebener Teilbereichsanzeiger (SSD) unter zahlreichen Teilbereichsanzeigern (SSD) ausgewählt wird, wenn sich das erste Feld (K) des gewählten Bereichsanzeigers (SD) in einem Zustand (SS=O) befindet, der angibt, daß der Speicherbereich aus mehreren nichtzusammenhängenden Teilbereichen aufgebaut ist,und daß durch eine Verknüpfung des dritten Feldes (DISPL) der virtuellen Adresse (VA) mit einem Feld (BA) des gewählten Teilbereichsanzeigers (SSD) die reelle Adresse gebildet wird. (Figur 3)
- 2) Verfahren nach dem Anspruch 1,dadurch gekennzeichnet, daß das zweite Feld (BA) des Bereichsanzeigers (SD) die reelle Adresse einer gespeicherten Tabelle darstellt, die den gewählten Teilbereichsanzeiger (SSD) enthält, und daß das zweite Feld (SUB) der virtuellen Adresse (VA) eine reelle Tabellen-Eingangsadresse des gewählten Teilbereichsanzeigers (SSD) darstellt.909870/0FU5
COPYSPERR! RAND CORPORATION 31.Oktober 1978 - 3) Verfahren zur Umsetzung einer virtuellen Adresse mit drei Feldern nach einer von zwei Betriebsarten in eine reelle Adresse, die bei ihrer Bildung in der ersten Betriebsart zumindest einen Abschnitt, z. B. eine Bitzusammenstellung eines Blockes von mehreren zusammenhängenden Blöcken und bei ihrer Bildung in der zweiten Betriebsart einen Abschnitt, z. B. eine BitZusammenstellung eines Teilbereiches von zahlreichen nichtzusammenhängenden Teilbereichen in einem Speicherbereich identifiziert, dadurch gekennzeichnet, daß in den beiden Betriebsarten vom ersten Feld (SEG) der virtuellen Adresse (VA) ein vorgegebener Bereichsanzeiger (SD) unter zahlreichen Bereichsanzeigern (SD) ausgewählt wird, die je zwei Felder (K, BA) aufweisen,daß in der einen Betriebsart, in der sich das erste Feld (K) des gewählten Bereichsanzeigers (SD) in dem einen Zustand (SS=I) seiner beiden möglichen Zustände befindet, zur Summenbildung das zweite Feld (SUB) der virtuellen Adresse (VA) mit dem zweiten Feld (BA) des gewählten Bereichsanzeigers (SD) addiert wird, daß zur Bildung der reellen Adresse das dritte Feld (DISPL) der virtuellen Adresse (VA) mit dieser Summe verknüpft wird, bzw. daß in der anderen Betriebsart, in der sich das erste Feld (K) des gewählten Bereichsanzeigers (SD) in dem anderen Zustand (SS=O) seiner beiden Zustände befindet, das zweite Feld (SUB) der virtuellen Adresse (VA) mit dem zweiten Feld (BA) des gewählten Bereichsanzeigers (SD) zur Auswahl eines vorgegebenen Teilbereichsanzeigers (SSD) unter zahlreichen Teilbereichsanzeigern (SSD) verknüpft wird, und daß zur Bildung der reellen Adresse das dritte Feld (DISPL) der virtuellen Adresse (VA) mit dem Feld (BA) des gewählten Teilbereichsanzeigers (SSD) verknüpft wird.909820/0R46SPERRT RAND CORPORATION 31.Oktober 1978
- 4) Verfahren nach dem Anspruch 3>dadurch gekennzeichnet, daß in der ersten Betriebsart das zweite Feld (BA) des Bereichsanzeigers (SD) die reelle Adresse eines zusammenhängenden Speicherbereiches und das dritte Feld (DISPL) der virtuellen Adresse (VA) die reelle Adresse des speziellen Abschnittes, z. B. der BitZusammenstellung innerhalb des zusammenhängenden Speicherbereiches darstellt, unddaß in der zweiten Betriebsart das zweite Feld (BA) des Bereichsanzeigers (SD) die reelle Adresse einer Tabelle im Speicher (10), die den gewählten Teilbereichsanzeiger (SSD) enthält, und das zweite Feld (SUB) der virtuellen Adresse (VA) die Tabellen-Eingangsadresse des gewählten Teilbereichsanzeigers (SSD) darstellt.
- 5) Verfahren nach dem Anspruch 3, dadurch gekennzeichnet, daß in der zweiten Betriebsart das Feld (BA) des Teilbereichsanzeigers (SSD) die reelle Adresse eines speziellen nichtzusammenhängenden Teilbereiches im Speicher (10) und das dritte Feld (DISPL) der virtuellen Adresse (VA) die reelle Adresse eines besonderen Abschnittes, z. B. einer Bitzusammenstellung innerhalb des nichtzusammenhängenden Teilbereiches darstellt.
- 6) Mechanismus zur Ausführung des Verfahrens nach dem Anspruch 1, gekennzeichnetdurch eine Tabelle (20) mit den Bereichsanzeigern (SD), durch eine Wahleinrichtung (19), von der das erste Feld (SEG) der virtuellen Adresse (VA) zur Auswahl des einen Bereichsanzeigers (SD) aus der Tabelle (20) auswertbar ist,durch eine Verknüpfungseinrichtung (30), von der das zweite Feld (SUB) der virtuellen Adresse (VA) mit dem zweiten Feld (BA) des gewählten909820/0645SPERRY RAND CORPORATION 31. Oktober 1978Bereichsanzeigers (SD) zur Wahl des Teilbereichsanzeigers (SSD) verknüpfbar ist, unddurch eine weitere Verknüpfungseinrichtung (30), von der zur Bildung der reellen Adresse das dritte Feld (DISPL) der virtuellen Adresse (VA) mit dem Feld (BA) des gewählten Teilbereichanzeigers (SSD) verknüpfbar ist.
- 7) Mechanismus zur Ausführung des Verfahrens nach dem Anspruch 3> gekennzeichnet
durch eine Tabelle (20) mit den Bereichsanzeigern (SD), durch eine Wahleinrichtung (19), von der das erste Feld (SEG) der virtuellen Adresse (VA) zur Auswahl des einen Bereichsanzeigers (SD) aus der Tabelle (20) auswertbar ist,durch eine Steuerschaltung (24), die zur Vorgabe der einen der beiden Betriebsarten auf das erste Feld (K) des gewählten Bereichsanzeigers (SD) anspricht,durch einen Addierer (28), von dem das zweite Feld (SUB) der virtuellen Adresse (VA) mit dem zweiten Feld (BA) des gewählten Bereichsanzeigers (SD) addierbar ist, unddurch eine Verknüpfungsschaltung (30), von der zur Bildung der reellen Adresse unter der Mitwirkung der Steuerschaltung (24) das dritte Feld (DISPL) der virtuellen Adresse (VA) mit der gebildeten Summe, bei einer Auswahl des vorgegebenen Teilbereichsanzeigers (SSD) das zweite Feld (SUB) der virtuellen Adresse (VA) mit dem zweiten Feld (BA) des gewählten Bereichsanzeigers (SD) und das dritte Feld (DISPL) der virtuellen Adresse (VA) mit dem Feld (BA) des gewählten Teilbereichsanzeigers (SSD) verknüpfbar sind.09820/0645
COPYSPERRY RAND CORPORATION 31. Oktober 1978 - 8) Mechanismus nach dem Anspruch 7,dadurch g e ke'nnzei chnet, daß die Teilbereichsanzeiger (SSD) im Speicher (10) untergebracht sind.
- 9) Verfahren nach dem Anspruch 3,dadurch gekennzeichnet, daß in der einen Betriebsart ein kleiner Raum mit virtuellen Adressen (VA) eines Benutzers innerhalb eines oder mehrerer zusammenhängender Bereiche eines umfangreichen Speicherraumes für reelle Adressen belegt wird, wobei diese(r) Bereich(e) je eine vorgegebene maximale Größe aufweist(aufweisen), daß in der anderen Betriebsart ein kleiner Raum mit virtuellen Adressen (VA) eines Benutzers innerhalb mehrerer nichtzusammenhängender Teilbereiche eines umfangreichen Speicherraumes für reelle Adressen belegt wird, wobei diese Teilbereiche jeweils eine geringere maximale Größe als die eines zusammenhängenden Bereiches besitzen, und daß ein Feld (K) eines vorgegebenen Bereichsanzeigers (SD), der von der jeweiligen virtuellen Adresse (VA) des Benutzers gewählt ist, zur Steuerung benutzt wird, in welcher Betriebsart die Belegung unter Formulierung der reellen Speicheradressen stattfinden soll.
- 10) Verfahren nach dem Anspruch 9, dadurch gekenn ζ ei chnet, daß der Bereichsanzeiger (SD) ein weiteres Feld (SP; L) enthält, von dem festgesetzt wird, ob bzw. bei welcher Funktion auf den zusammenhängenden Bereich des Speichers (10) zugegriffen wird.
- 11) Verfahren nach dem Anspruch 3, dadurch gekenn zeichnet, daß der Teilbereichsanzeiger (SSD) ein weiteres Feld (P) enthält, von dem festgesetzt wird, ob der Teilbereich des Speichers (10) verfügbar ist oder nicht.909820/0R45COPY ^
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84853577A | 1977-11-04 | 1977-11-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2847737A1 true DE2847737A1 (de) | 1979-05-17 |
DE2847737C2 DE2847737C2 (de) | 1982-08-05 |
Family
ID=25303555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2847737A Expired DE2847737C2 (de) | 1977-11-04 | 1978-11-03 | Schaltung zur Umsetzung virtueller Adressen in eine reelle Adresse von größerer Länge |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5474636A (de) |
CA (1) | CA1119313A (de) |
DE (1) | DE2847737C2 (de) |
FR (1) | FR2408176A1 (de) |
GB (1) | GB2008821B (de) |
IT (1) | IT1100062B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6017130B2 (ja) * | 1980-06-06 | 1985-05-01 | 日本電気株式会社 | アドレス制御装置 |
JPS5734251A (en) * | 1980-08-07 | 1982-02-24 | Toshiba Corp | Address conversion and generating system |
US4532586A (en) * | 1981-05-22 | 1985-07-30 | Data General Corporation | Digital data processing system with tripartite description-based addressing multi-level microcode control, and multi-level stacks |
US4550368A (en) * | 1982-07-02 | 1985-10-29 | Sun Microsystems, Inc. | High-speed memory and memory management system |
US4545016A (en) * | 1983-01-07 | 1985-10-01 | Tandy Corporation | Memory management system |
GB8405491D0 (en) * | 1984-03-02 | 1984-04-04 | Hemdal G | Computers |
JP2522248B2 (ja) * | 1986-05-24 | 1996-08-07 | 株式会社日立製作所 | 記憶装置アクセス機構 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE756243A (fr) * | 1969-09-17 | 1971-03-01 | Burroughs Corp | Procede et appareil pour effectuer et desaffecter de petits espaces d'une memoire a un programme de calculateur. |
US3764996A (en) * | 1971-12-23 | 1973-10-09 | Ibm | Storage control and address translation |
FR122199A (de) * | 1973-12-17 | |||
US3938100A (en) * | 1974-06-07 | 1976-02-10 | Control Data Corporation | Virtual addressing apparatus for addressing the memory of a computer utilizing associative addressing techniques |
FR2315744A1 (fr) * | 1975-06-27 | 1977-01-21 | Telemecanique Electrique | Dispositif auxiliaire d'adressage virtuel |
-
1978
- 1978-11-02 GB GB7842889A patent/GB2008821B/en not_active Expired
- 1978-11-03 FR FR7831169A patent/FR2408176A1/fr active Granted
- 1978-11-03 IT IT29424/78A patent/IT1100062B/it active
- 1978-11-03 DE DE2847737A patent/DE2847737C2/de not_active Expired
- 1978-11-04 JP JP13621778A patent/JPS5474636A/ja active Granted
- 1978-11-06 CA CA000315832A patent/CA1119313A/en not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT * |
Also Published As
Publication number | Publication date |
---|---|
FR2408176A1 (fr) | 1979-06-01 |
GB2008821B (en) | 1982-01-13 |
JPS6136264B2 (de) | 1986-08-18 |
IT1100062B (it) | 1985-09-28 |
FR2408176B1 (de) | 1982-06-25 |
JPS5474636A (en) | 1979-06-14 |
CA1119313A (en) | 1982-03-02 |
GB2008821A (en) | 1979-06-06 |
DE2847737C2 (de) | 1982-08-05 |
IT7829424A0 (it) | 1978-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2459006C2 (de) | Einrichtung zum Bilden einer absoluten Adresse in einer Datenverarbeitunsanlage | |
DE2350884C2 (de) | Adreßumsetzungseinheit | |
DE2704842C2 (de) | Im Pipeline-Betrieb arbeitende Datenverarbeitungseinrichtung | |
DE3607889C2 (de) | ||
DE2417795C2 (de) | Datenverarbeitungsanlage | |
DE3113195A1 (de) | "speicheradressiervorrichtung" | |
DE1178623B (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE2501853A1 (de) | Prozessor fuer ein datenverarbeitungssystem | |
DE2847934A1 (de) | Datenverarbeitungseinrichtung mit einem mikrobefehlsspeicher | |
DE3741953A1 (de) | Multiprozessorsystem und verfahren zur arbeitslastverteilung bei einem solchen | |
DE2517276A1 (de) | Datenverarbeitungssystem | |
DE2737353A1 (de) | Verfahren zum testen der adressbildung in einem dv-system und vorrichtung zur durchfuehrung des verfahrens | |
DE2360303C2 (de) | Datenverarbeitungsanlage mit Adreßübersetzung für Ein-/Ausgabekanäle | |
DE2854782C2 (de) | Datenverarbeitungssystem und Verfahren zum Ersetzen eines Datenblocks in einem Schnellspeicher | |
DE2164793A1 (de) | Verfahren und Datenverarbeitungsanlage zur Steuerung einer Vielzahl von Eingabe/ Ausgabe-Einheiten mittels eine Zentraleinheit | |
DE2902496A1 (de) | Digitale datenmultiplikationsanordnung | |
DE2758829A1 (de) | Multiprozessor-datenverarbeitungssystem | |
DE2401364A1 (de) | Datenverarbeitungssystem | |
DE1499206B2 (de) | Rechenanlage | |
DE2744359C2 (de) | ||
DE3013064C2 (de) | Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher | |
DE2847737A1 (de) | Verfahren und mechanismus zur umsetzung virtueller adressen in reelle adressen | |
DE1180171B (de) | Zahlenrechner | |
DE2658950A1 (de) | Mikroprogrammierte verarbeitungseinheit sowie verfahren zur organisation derselben | |
DE2403669C3 (de) | SpezialComputer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
8126 | Change of the secondary classification |
Ipc: ENTFAELLT |
|
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: UNISYS CORP. (N.D.GES.D.STAATES DELAWARE), BLUE BE |
|
8328 | Change in the person/name/address of the agent |
Free format text: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. RABUS, W., DR.-ING. BRUEGGE, J., DIPL.-ING., 2800 BREMEN MAIWALD, W., DIPL.-CHEM.DR., PAT.-ANWAELTE, 8000 MUENCHEN |