-
-
"Digitaler Zweitondemodulator"
-
Die Erfindung betrifft einen digitalen Zweitondemodulator mit gleichzeitiger
Synchrontaktrückgewinnung zur Demodulation von 2-FSK-Signalen, die mit einer Systemfrequenz
fs ausgesendet sind, insbesondere zur f)bertragung digitaler Daten über Xelefon-
und Sprechfunkverbindungen.
-
Tonfrequenz-Umtastung, bekannt als FSK-Verfahren (Frequency-Shift-Keying),
ist heute die häufigste Modulationsart um digitale Daten (PCM-Daten) über Telefon-
und Sprechfunkverbindungen sicher zu übertragen. Zur FSK-Ausführung wird eine Kombination
aus Modulator und Demodulator, "Modem" genannt, benutzt, wobei die binäre "1" bzw.
"0" durch unterschiedliche Tonfrequenzen dargestellt werden. Vor allem die Übertragung
der Digitaldaten durch zwei verschiedene Tonfrequenzen, d.
-
h. mit 2-FSK, erfordert eine wesentlich geringere Kanalbandbreite
im Gegensatz zur reinen PCM-Übertragung.
-
Bei dem 2-FSX-Verfahren wird dem Codesymbol "O" die Frequenz f1 und
dem Symbol "1" die Frequenz f2 zugeordnet.
-
Damit bei der Frequenzumtastung im FSK-Signal keine Phasensprünge
auftreten, müssen die beiden Frequenzen f1, f2 in der Regel in einem ganzzahligen
Verhältnis a bzw. b zu der Systemfrequenz fs, die den Kehrwert der Periodendauer
des Systemtaktes Ts darstellt, stehen.
-
In Fig. 1, die die Schaltung eines herkömmlichen Modulators zeigt,
wird dies im Argument der sin-Fkt. berücksichtigt.
-
Aus den Kennfrequenzen f1 und f2 können die Mittenfrequenzen fm
und der Frequenzhub
des frequenzmodulierten Signales bestimmt werden. Da sich durch das Einschwingen
des Signales von der einen Frequenz auf die andere das Spektrum verbreitert, vgl.
Uröndle, Weiß "Einführung in die Puls-Code-Modulation", R. Oldenbourg Verlag 1974
und "Xelemetry Journal" April/May 1972, Seiten 13 bis 19, gilt näherungsweise für
die praktisch benötigte Kanalbreite BE
Die nach Fig. 1 und 2 heute üblichen Ausführungen, Fig. 2 zeigt einen herkömmlichen
Demodulator, der Modems mit spannungsgesteuerten Oszillatoren, Frequenzvervielfachern
bzw.
-
Teilern und Phasenregelkreisen (PLL) erfordern eine ziemlich aufwendige
Technik, vgl. 8teinbuch "Taschenbuch der Nachrichtentechnik", Springer Verlag 1967,
Kapitel 7.2.3 - 7.2.8 und "Elektroniker (CH) n 3/78, 5. EL 32 - EL 36. Bei den Demodulatoren
filtert ein schmalbandiges Filter, das als PLL ausgeführt ist, die Mittenfrequenz
f aus dem FSK-Spektrum BE heraus und setzt sie über die Phasendetektoren zu den
Kennfrequenzen f1 und f2 in Beziehung.
-
Nach entsprechender Tiefpaßfilterung und anschließender Rechtecksignalformung
ergeben sich dann die Informationsbits Tj und der Systemtakt T8.
-
Eine noch aufwendigere, aber dafür universellere Methode durch die
Verwendung eines Mikroprozessors wird in "Electronic Engineering (GB)" 3/78, Seiten
53 bis 55 beschrieben.
-
Außer dem großen Aufwand lasten diesen schmalbandigen Systemen noch
weitere typische Nachteile an. Infolge der stark integrierenden Wirkungsweise besitzen
sie lange Einschwingzeiten. D. h. vor jeder Informationsblockübertragung mit Pausen
muß ein genügend langes Synchronisierungswort gesendet werden, damit die PLLs sicher
auf die Frequenz fm bzw. fs einrasten. Aus diesem Grunde werden auch je übertragenem
Symbol möglichst viele ganze Perioden der entsprechenden Kennfrequenz f1 bzw. £2
benötigt.
-
Der Erfindung liegt die Aufgabe zugrunde, ein digitales Verfahren
zur 2-FSK-Demodulation anzugeben, das sich durch geringen technischen Aufwand bei
optimalen Systemeigenschaften, insbesondere einer kurzen Einschwingzeit auszeichnet.
-
Dazu erfolgt erfindungsgemäß die Zuführung des sinusförmigen FSK-Signals
an einen Sinus-Rechteck-Umsetzer 1, Fig. 3. Die erhaltenen Rechteckimpulse TFSK
werden nun einer digitalen Differentiation mit Betragsbildung 2 unterzogen und diese
Flankentriggerimpulse TDIF an einen nicht retriggerbaren Nultivibrator 3 mit der
bestimmten Zeitkonstante v zur Erzeugung des Systemtaktes ES sowie an einen Binärfolgengenerator
4 geliefert. Aus den Impulsen tDIF und TS bildet dann der Binärfolgengenerator,
der nach verschiedenen Verfahren, z. B. einem Zähl-Vergleichsverfahren und einem
Divisionsverfahren arbeiten kann, die Binärimpulsfolge Tj.
-
Das erfindungsgemäße Demodulationsverfahren besitzt die oben beschriebenen
Nachteile der herkömmlichen Verfahren nicht und
bietet trotzdem
einen guten Signalstörabstand.
-
Durch die Differentiation mit gleichzeitiger Betragsbildung der TFSK
ist die Demodulation vollkommen unabhängig von der Momentanphase des FSK-Signals
und kann bereits mit nur einer halben Schwingung der FSK pro Symboldauer auskommen.
Infolge seiner Tiefpaßwirkung siebt der Multivibrator 3 den Systemtakt TS als niedrigsten
Frequenzanteil aus der TFSK heraus.
-
Dazu muß seine Zeitkonstante # der Bedingung genügen
wobei fmax die höchste Kennfrequenz (f2) der FSK darstellt.
-
Ein besonderer Vorzug dieser Systemtaktrückgewinnung gegenüber herkömmlichen
Verfahren liegt im Falle einer ungeraden Beziehung der Kennfrequenzen f1 und f2
zur Systemfrequenz fs, wenn also
= gerade und
ungerade oder umgekehrt, in der schnellen Einrastung des Multivibrators 3 nach wenigen
"0 - 1 - Wechsel" eines Synchronisationsvorlaufes von TJ.
-
Bereits eine halbe Schwingung bei der Kennfrequenz t = 0,5 fs pro
Systemtaktperiode Ts genügt, um die Synchronisation ab dem zweiten Synchronisationsbit
von TJ sicherzustellen. Bei der ungeradzahligen 2-FSK-Demodulation für fs = f1,
f2 = 1,5 f1 sind es maximal vier Synchronisationsbits.
-
Dem Binärfolgen-Generator 4 fällt nur noch die Aufgabe zu, aus den
Impulssignalen TDIF und Ts die Binärfolge TJ zu ermitteln.
-
Bei einer vorteilhaften Ausführungsform arbeitet der Binärfolgender
4 nach einem Zähl-Vergleichsverfahren, Fig. 4.
-
Dabei zählt ein K-bit-Zähler 5, der Jeweils zu Beginn der Systemperiode
von Ts mit kl gelöscht wird, die einlaufenden Triggerimpulse TDIF. Am Ende jeder
Systemtaktperiode wird dann der Zählerstand Qz mittels eines K-bit-Vergleichers
7 mit einer eingestellten Binärzahl Qv verglichen. Qv ist so zu wählen, daß damit
die gewünschte Zuordnung der Jeweiligen Anzahl von Triggerimpulsen TDIF zu einer
binären "0" bzw.
-
"1", z. B.: = Tz ; Qz > Qv = Tz entsprochen wird. Anschließend
ist dann mit einem Synchronisier-Flip-Flop (D-Flip-Flop) Tz auf den Systemtakt T5
zu synchronisieren.
-
In Fig. 5 sind die einzelnen Signale aufgetragen für ein Beispiel
von 2-FSK-Demodulation mit dem Zähl-Vergleichsverfahren bei f1 S f5 und f2 æ 2.
f1.
-
Bei einer weiteren vorteilhaften Ausführungsform arbeitet der Binärfolgengenerator
4 nach einem Divisionsverfahren, Fig. 6.
-
Die Anzahl der Triggerimpulseinläufe von TDIF wird während der Periodendauer
von Ts durch einen mit kl rücksetzbaren Teiler 9 einer Division unterzogen. Am Ende
jeder Systentaktperiode steht dann der Divisionsrest TFF,
ohne den ganzzahligen Divisionsfaktor A im Speicher des Teiler. Danach ordnet der
Decodierer 10 dem entsprechenden Divisionsrest TFF' die richtige logische Größe
TFF, d. h.
-
über das Synchronisier-Flip-Flop U;, zu.
-
Eine besonders einfache Lösung nach dem Divisionsverfahren stellt
die ungeradzahlige 2-F8K-Demodulation dar.
-
Fig. 7 zeigt dazu ein Schema der einzelnen Signale, wenn f1 =fs und
£2 g 1,5 f1. Da sich hier die Kennfrequenzen f1 und f2 zur Systemfrequenz fs jeweils
so unterscheiden , daß die eine Kennfrequen ein gerades Zahlenverhältnis und die
andere ein ungerades Verhältnis zur Frequenz fs besitzen, kann mit einer einfachen
Eins-Zu-Zwei-Teilung von
gerade Zahl : Rest = 0; ungerade Zahl : Rest # 0, 2 2 direkt TFF, bzw. über das
Synchronisier-Flip-Flop die Binärfolge TJ gewonnen werden. In diesem Fall vereinfacht
sich der Teiler zu einem einzigen Teiler-Flip-Flop mit Rücksetzeingang für T01 und
der Decodierer entfällt ganz.
-
In Fig. 8 und 9 sind zwei technische Ausführungen der Erfindung dargestellt.
-
Die beiden beschriebenen vorteilhaften Ausgestaltungen der Erfindung,
das Zähl-Vergleichsverfahren sowie das Divisionsverf ahren unterscheiden sich nur
im Binärfolgengenerator.
-
Unter Verwendung bandelsüblicher Schaltkreise sind die Schaltungen
leicht zu realisieren.
-
Der Sinus-Rechteck-Umsetzer kann durch eine Eomparatorschaltung mit
Schalthysterese, die digitale Differentiation und Betragsbildung durch eine RC-Taktverzögerung
(R4, C2) in Verbindung mit einem Exclusive-OR-Gatter II 86" und die Tiefpaßfilterung
durch einen als nicht retriggerbares Monoflop geschalteten Schaltkreis "122" ausgeführt
werden.
-
Bei dem Zähl-Vergleichsverfahren ist für die Ausführung des Binärfolgengenerators
die Verwendung eines programmierbaren 4-bit-Zählers der Type "193", Fig. 8, günstig.
Hiermit spart man sich sowohl den Binärvergleicher als auch eine Differentiationsschaltung
zur Gewinnung des TCl (TCl = Ts) ein. Zu Beginn Jeder Systemtaktperiode wird der
Zähler durch Ts auf seinen eingestellten Anfangszustand Qv zurückgesetzt, um dann
eine Taktperiode lang alle einlaufenden Triggerimpulse TDIF zu zählen. Uberschreitet
er dabei sein Zählbereichsende, so gibt er einen Überlauftrigger T' zur Zwiz schenspeicherung
an ein RS-Flip-Flop ab. Nach anschließender Synchronisation des Tz' bzw. Tz mit
?8 im nachgeschalteten D-Flip-Flop ergibt sich die gewünschte Binärfolge Tj.
-
Der Schaltungsaufwand der ungeradzahligen 2-FSE-Demodulation nach
dem Divisionsverfahren ist noch geringer, Fig. 9.
-
Hier besteht der gesamte Binärfolgengenerator nur aus einem Dual-D-Flip-Flop.
Es ist weder ein Decodierer noch eine zweite Differentiationsschaltung für TCl notwendig.
-
Ebenfalls wird hier wie bei dem anderen Verfahren das erste D-Flip-Flop
15, das als 1 : 2-Ueiler geschaltet ist, zu Beginn Jeder Systemtaktperiode auf seinen
Anfangs zustand Q0 gesetzt. Am Ende einer Taktperiode fragt dann das zweite Synchronisier-D-Flip-Flop
16 den Zustand des Teiler-Flip-Flops 15 ab. Dieser Momentanzustand von Flip-Flop
15 stellt somit den Divisionsrest der ausgeführten Division durch den Divisor "2"
dar. Damit liefert die Abfrage nach einem geraden bzw. ungeraden Momentanfrequenzverhältnis
der FSK die erforderliche Binärfolge TJ am Ausgang des Flip-Flops 16.