DE2816605C2 - Anordnung zur digitalen Steuerung eines m-phasigen pulsbreitengesteuerten Thyristor-Gleichstromstellers - Google Patents

Description

gekennzeichnet durch

— eine Umkehrstufe (25),

— eine ODER-Schaltung (26X deren Eingänge (27, 28,29,30) an den Notausgang jeder Phase (1, U, III, IV) und deren Ausgang an den Eingang der Umkehrstufe (23) angeschlossen ist,

— zwei Logikschahungen (23,24) zur Verbindung der Ausginge des zugehörigen Decodierers (3, 4) mit je einer Steuerelektrode der Thyristoren (71,81,91,101 bzw. 74,84,94.104),

— wobei jeder Decodierer (3, 4) (m— 1) zusätzliche, mit den Hauptausgängen (9,11,13,15 und 16, 18, 20, 22) abwechselnde Ausgänge (10, 12, und 17,19,21) aufweist und

— wobei jede Rechenstufe (23,24)

— m UND-Hauptschaltungen (31, 32, 33, 34 bzw.51,52,53,54),deren erste Eingänge an den Ausgang der Umkehrstufe (25) angeschlossen sind, während der zweite Eingang jeder UND-Hauptschaltung (31, 32, 33, 34 bzw. 51, 52, 53, 54) mit einem der Hauptausgänge (9, 11, 13, 15 bzw. 16, 18, 20, 22) des betreffenden Decodierers (3 bzw. 4) und der Ausgang jeder UND-Hauptschaltung (31,32, 33,34 bzw. 51,52, 53, 54) mit der Steuerelektrode eines der Thyristoren (71,81,91.101 bzw. 74,84,94, 104) der betreffenden Phase in Verbindung steht, und

— in m Gruppen eingeteilte UND-Hilfsschaltungen (39,40,41,42,43,44,45,46,47,48, 49, 50 und 59, 60, 61, 62, 63, 64, 65, 66, 67, 68,69, 70) aufweist und die Zahl der UND-Hilfsschaltungen (42, 43, 44 und 62, 63, 64) je Gruppe der Anzahl der zusätzlichen Ausgänge (10, 12, 14 und 17, 19, 21) des Decodierers (3 bzw. 4) entspricht,

— wobei in jeder Gruppe an den ersten Eingang jeder UND-Hilfsschaltung (42, 43, 44 und 62, 63, 64) jeweils einer der zusätzlichen Ausgänge (10, 12, 14 und 17, 19, 21) des Decodierers (3 bzw. 4) angeschlossen ist und die zweiten Eingänge sämtlicher UND-Hilfsschaltungen (42, 43, 44 und 62, 63, 64) einer Gruppe mit dem Notausgang einer jeweiligen Phase (II) verbunden sind, während die Steuerelektrode des jeweiligen Thyristors (71,91,101 und 74,94,104) jeder übrigen Phase (I, III und IV) an den Ausgang einer UND-Hilfsschaltung (42, 43, 44 und 62, 63, 64) der Gruppe angeschlossen ist

Die Erfindung bezieht sich auf eine Anordnung zur digitalen Steuerung eines m-phasigen pulsbreitengesteuerten Thyristor-Gleichstromstellers der im Oberbetriff des Patentanspruchs beschriebenen, aus »Arbeiten des Dnepropetrowsker Eisenbahnverkehrsinstituts«, Dnepropeirowsk, 1975, Ausgabe 163, Seiten 21 —26, bekannten Art

Bei der bekannten Anordnung wird bei Ausfall einer der Phasen des Thyristor-Gleichstromstellers die digitale Steuerung der übrigen Phasen des Steuers fortgesetzt ohne daß die Zeitintervalle zwischen den Zündzeitpunkten der Thyristoren der restlichen Phasen an den Störfall angepaßt werden. Dies führt zu einer Kcmplizierung des Betriebszustandes der Spannungsquelle für den Thyristor-Gleichstromsteller und der Last, z. B. elektrischer Maschitsn, sowie zu einer Verschlechterung des Oberwellengehalts der Spannungsquelle, die infolge von Pulsationen des Stromes auftreten, die bei unterschiedlichen Zeitintervallen zwischen den Zündzeitpunkten der Thyristoren der verschiedenen Phasen des Umrichters in Erscheinung treten.

Der Erfindung liegt daher die Aufgabe zugrunde, die gattungsgemäße Anordnung so weiterzubilden, daß bei Ausfall einer Phase ein Notbetrieb aufrechterhalten wird, bei dem die Zeitintervalle zwischen den Zündzeitpunkten der übrigen Phasen gleich bleiben, so daß auch im Notbetrieb eine normale Arbeitsweise der Last insbesondere elektrischer Maschinen, tcid der Spannungsquelle des Gleichstromstellers sowie der gewünschte Gehalt an Oberwellen der Spannungsquelle des Stellers erhalten bleibt

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs gelöst.

Bei Anwendung der erfindungsgemäßen Anordnung kann bei Ausfall einer Phase eine normale Betriebsweise der Spannungsquelle und der Last aufrechterhalten werden.

Ein Ausführungsbeispiel der erfindungsgemäßen Anordnung wird anhand der Zeichnung erläutert. Es zeigt

F i g. 1 das Blockschaltbild einer Anordnung zur digitalen Steuerung eines vierphasigen pulsbreitengesteuerten Thyristor-Gleichstromstellers,

F i g. 2 das Schaltbild eines vierphasigen Gleichstromstellers,

Fig.3 Ablaufdiagramme an Elementen der Anordnung und des Stellers im Normalbetrieb und
Fig.4 Ablaufdiagramme an Elementen der Anordnung und des Stellers im Notbetrieb beim Ausfall seiner zweiten Phase.

Die Anordnung zur digitalen Steuerung eines m-phasigen (hier vierphasigen) Thyristor-Gleichstromstellers enthält einen Steuergenerator 1 (Fig. 1) in Form eines Multivibrators, dessen Ausgang an den Eingang eines Takuählers 2 gelegt ist. Dieser ist als Binärzähler mit durchlaufendem Übertrag von Einsen ausgeführt, bei dem die Zahl der Ausgänge gleich der doppelten Anzahl

seiner Flip-Flops ist Die Anordnung weist Decodierer 3 und 4 auf, deren Eingänge an die Ausgänge des Taktzählers 2 angeschlossen sind, sowie einen binären Reversierzähler 5, dessen Ausgänge an die anderen Eingänge des Decodierers 4 gelegt sind, und ein Steuergerät 6, das mit Impulsgeneratoren und Rückkopplungsgebern versehen ist Die Ausgänge des Steuergeräts 6 stehen mit dem Summationseingang 7 und dem Subtraktionseingang 8 des Reversierzählers 5 in Verbindung.

Der Decodierer 3 ist als Schaltmatrix ausgebildet und hat Ausgänge 9, 10, 11, 12, 13, 14 und 15 für zeitlich unverzögerte Steuerimpulse. Die Hauptausgänge 9,11, 13 uiid 15 des Decodierers 3, deren Zahl der Phasenzahl m entspricht geben zeitlich unverzögerte Impulsfolgen ab, die zeitlich gegeneinander um ein Viertel der Impulsfolgeperiode des vierphasigen Gleichstromstellers nach F ig. 2 versetzt sind.

Die zusätzlichen Ausgänge 10, 12 und 14 des Decodierers 3, die mit dessen Hauptausgängen 9,11,13 und 15 abwechseln und deren Zahl um Eins kleiner als die Phasenzahl ist, sind zur Abgabe unverzögerter Impulsfolgen vorgesehen, die zeitlich gegeneinander um ein Drittel der Impulsfolgeperiode versetzt sind.

Der Decodierer 4 stellt eine bekannte doppelte Schaltmatrix dar und hat Ausgänge 16,17,18,19,20,21 und 22 zur Abgabe zeitlich verzögerter Steuerimpulse. Hierbei sind die Hauptausgänge 16,18, 20 und 22 des Decodierers 4, deren Zahl gleich der Phasenzahl m ist, zur Abgabe verzögerter Impulsfolgen vorgesehen, die gegeneinander zeitlich um ein Viertel der Periode versetzt sind. Die zusätzlichen Ausgänge 17,19 und 21 des Decodierers 4, die mit dessen Hauptausgängen 16, 18, 20 und 22 abwechselnd und deren Zahl um Eins kleiner als die Phasenzahl ist, sind zur Abgabe verzögerter Impulsfolgen vorgesehen, die zeitlich gegeneinander um ein Drittel der Impulsfolgeperiode versetzt sind.

Eine Logikschaltung 23 ist zwischen die Ausgänge 9, 10, 11, 12,13,14 und 15 und die Steuerelektroden der Hauptthyristoren 71,81,91,101 (F i g. 2) sämtlicher Phasen geschaltet Eine Logikschaltung 24 liegt zwischen den Ausgängen 16, 17, 18, 19, 20, 21 und 22 und den Steuereiektroden der Löschthyristoren 74, 84, 94, 104 sämtlicher Phasen.

Die Anordnung enthält ferner eine Umkehrstufe 25 und eine ODER-Schaltung 26, deren Eingänge 27,28,29 bzw. 30 je an den Notausgang einsr der Phasen angeschlossen ist und deren Ausgang mit der Umkehrstufe 25 in Verbindung steht

Die Logikschaltung 23 enthält UND-Hauptscnaltungen 31,32,33 und 34, deren Anzahl der Phassnzahl des gesteuerten Gleichstromstellers entspricht Die ersten Eingänge sämtlicher UND-Hauptschaltungen 31,32,33 und 34 sind an den Ausgang der Umkehrstufe 25 gelegt; der zweite Eingang jeder UND-Hauptschaltung 31,32, 33 und 34 ist je an einen Hauptausgang 9,11,13 bzw. 15 des Decodierers 3 angeschlossen. Der Ausgang jeder UND-Hauptschaltung 31,32, 33 und 34 ist an eine der Schienen 35, 36, 37 und 38 angeschlossen, die mit den Steuerelektroden der Hauptthyristoren 71,81,91,101 in Verbindung stehen. Die Logikschaltung 23 enthält ω UND'Hilfsschaltungen 39,40,41,42,43,44,45,46,47, 48,49 und 50, die in Gruppen eingeteilt sind, deren Zahl gleich der Phasenzahl ist, wobei die Zahl der UND-Hilfsschaltungen in jeder Gruppe der Zahl der zusätzlichen Ausgänge 10, 12 und 14 des Decodierers 3 ent- spricht.

Der erste Eingang jeder der drei UND-Hilfsschaltungen 39, 40 und 41 der ersten Gruppe ist mit je einem zusätzlichen Ausgang 10, 12 und 14 des Decodierers 3 verbunden. Die zweiten Eingänge der UND-Hilfsscha!- tungen ?9, 40 und 41 dieser Gruppe stehen mit c*em Notausgang der ersten Phase in Verbindung, der auch an den Eingang 27 der ODER-Schaltung 26 gelegt ist. An den Ausgang jeder UND-Hilfsschaltung 39,40 und 41 dieser Gruppe ist eine der Schienen 36, 37 bzw. 38 angeschlossen, die jeweils an die Steuerelektroden der Hauptthyristoren 81, 91, 101 der zweiten, dritten bzw. vierten Phase des Steilers führen.

An den ersten Eingang jeder der drei UND-Hilfsschaltungen 42, 43 und 44 der zweiten Gruppe ist jeweils einer der zusätzlichen Ausgänge 10,12 bzw. 14 des Decodierers 3 gelegt Die zweiten Eingänge sämtlicher UND-Hilfsschaltungen 42,43 und 44 dieser Gruppe stehen mit dem Notausgang der zweiten Phase in Verbindung, welcher auch an den Eingang 28 der ODER-Schaltung 26 angeschlossen ist An den Ausgang jeder der UND-Hüfsschaltungen 42,43 und 44 der zweiten Gruppe ist eine der Schienen 35, 37 bzw. 38 geführt, die jeweils an die Steuerelektroden (r..x Hauptthyristoren 7i, si, iöl der ersten, dritten bzw. v>;rten Phase geschaltet sind.

An den ersten Eingang jeder der drei UND-Hilfsschaltungen 45,46 und 47 der dritten Gruppe ist jeweils einer "ier zusätzlichen Ausgänge 10,12 bzw. 14 des Decodierers 3 gelegt Die zweiten Eingänge sämtlicher UND-Hilfsschaltungen 45,46 und 47 der dritten Gruppe sind mit dem Notausgang der dritten Phase verbunden, welcher auch an den Eingang 29 der ODER-Schaltung 26 angeschlossen ist An den Ausgang jeder UND-Hilfsschaltung 45,46 bzw. 47 der dritten Gruppe ist eine der Schienen 35, 36 bzw. 38 angeschlossen, welche jeweils mit den Steuerelektroden der Hauptthyristoren 71,81, 101 der ersten, zweiten bzw. vierten Phase in Verbindung stehen.

An den ersten Eingang jeder der drei UND-Hilfsschaltungen 48,49 und 50 der vierten Gruppe ist jeweils einer der zusätzlichen Ausgänge 10,11 bzw. 14 des Decodierers 3 gelegt. Die zweiten Eingänge sämtlicher UND-Hilfsschaltungen 48,49 und 50 der vierten Gruppe stehen mit dem Notausgang der vierten Phase in Verbindung, welcher auch an den Eingang 30 der ODER-Schaltung 26 angeschlossen ist. Der Ausgang jeder UND-Schaltung 48, 49 bzw. 50 der vierten Gruppe ist mit einer der Schienen 35, 36 bzw. 37 verbunden, welche jeweils an die Steuerelektroden der Hauptthyristoren 71,81,91 der ersten, zweiten bzw. dritten Phase angeschlossen sind.

Die Rechenstufe 24 enthält UND-Hauptschaltungen 51,52,53 und 54, deren Zahl der Phasenzahl entspricht. Die ersten Eingänge sämtlicher UND-Hauptschalti-'ngen 51,52,53 und 54 sind an den Ausgang der Umkehrstufe 23 geschaltet, während der zweite Eingang jeder UND-Schaltung 51,52 bzw. 53 mit einem der Hauptausgänge 16,18,20 bzw. 22 des Decodierers in Verbindung steht Der Ausgang jeder UND-Hauptschaitung ist an eine der Schienen 55, 56, 57 und 58 gelegt, die mit den Steuerelektroden der Löschthyristoren des Stellers verbunden sind.

Die Logikschaltung 24 weist UND-Hilfsschaltungen 59,60,61,62,63,64, 65, 66, 67, 68, 69 und 70 auf, die in Gruppen eingeteilt sind, deren Zahl gleich der Phasenzahl des Gleichstromstellers ist, während die Zahl der UND-Hilfsschaitun^en in jeder Gruppe der Zah! der zusätzlichen Ausgänge 17,39 und 21 des Decodierers 4 entspricht.

An den ersten Eingane iecler von drei UND-Hilfs-

schaltungen 59,60 und 61 der ersten Gruppe ist jeweils einer der zusätzlichen Ausgänge 17, 19 bzw. 21 angeschlossen. Die zweiten Eingänge sämtlicher UND-Hilfsschaltungen 59,60 und 61 der ersten Gruppe stehen mit dem Notausgang der ersten Phase in Verbindung, welcher auch an den Eingang 27 der ODER-Schaltung 26 geschaltet ist An den Ausgang jeder UND-Hilfsschaltung 59,60 bzw. 61 dieser Gruppe ist eine der Schienen 56, 57 bzw. 58 gelegt, die jeweils an die Steuerelektroden der Löschthyristoren 84,94,104 der zweiten, dritten bzw. vierten Phase des Urnrichters angeschlossen sind.

Der erste Eingang jeder von drei UND-Hilfsschaltungen 62,63 und 64 der zweiten Gruppe ist mit einem der zusätzlichen Ausgänge 17,19 bzw. 21 des Decodierers 4 verbunden. Die zweiten Eingänge sämtlicher UND-Hilfsschaltungen 62, 63 und 64 dieser Gruppe sind an den Notausgang der zweiten Phase des Umrichters angeschlossen, welcher auch an den Eingang 28 der OnFR-^i-haltnno 5ft irplpat Ut An Hpn Antuano iprfpr —- - ο — ο o· · — ο ο *

UND-Hilfsschaltung 62,63 bzw. 64 der zweiten Gruppe ist jeweils eine der Schienen 55, 57 und 58 angeschlossen, die mit den Steuerelektroden der Löschthyristoren 74, 94, 104 der ersten, dritten bzw. vierten Phase des Stellers in Verbindung stehen.

An den ersten Eingang jeder von drei UND-Hilfsschaltungen .65, 66 und 67 der dritten Gruppe ist einer der zusätzlichen Ausgänge 17,19 bzw. 21 des Decodierers 4 angeschlossen. Die zweiten Eingänge sämtlicher UND-Hilfsschaltungen 65,66 und 67 der dritten Gruppe sind mit dem Notausgang der dritten Phase verbunden, welcher auch an den Eingang 29 der ODER-Schaltung 26 gelegt ist. An den Ausgang jeder UND-Hilfsschaltung 65,66 und 67 der dritten Gruppe ist eine der Schienen 55,56 bzw. 58 geschaltet, die jeweils an die Steuerelektroden der Schaltthyristoren 74, 84,104 der ersten, zweiten bzw. vierten Phase des Umrichters gelegt sind.

An den ersten Eingang jeder von drei UND-Hilfsschaltungen 68,69 und 70 der vierten Gruppe ist jeweils einer der zusätzlichen Ausgänge 17, 19 und 21 des Decodierers 4 angeschlossen. Die zweiten Eingänge sämtlicher UND-Hilfsschaltungen 68,69 und 70 dieser Gruppe stehen mit dem Notaasgang der vierten Phase in Verbindung, der auch auf den Eingang 30 der ODER-Schaltung 26 geschaltet ist. An den Ausgang jeder UND-Schaltung 68, 69 bzw. 70 der vierten Gruppe ist eine der Schienen 55, 56 bzw. 57 angeschlossen, die jeweils mit den Steuerelektroden der Löschthyristoren 74, 84, 94 der ersten, zweiten bzw. dritten Phase des Stellers gekoppelt sind.

Die erste Phase weist den Hauptthyristor 71, dessen Steuerelektrode ar. der Schiene 35 liegt und der durch eine Drossel 72 und eine mit dieser in Reihe geschaltete Diode 73 geshuntet ist, den Löschthyristor 74, dessen Steuerelektrode mit der Schiene 55 in Verbindung steht und der durch eine Drossel 75 und eine mit dieser in Reihe geschaltete Diode 76 geshuntet ist, und einen Löschkondensator 77 auf. Außerdem enthält die Phase I eine Diode 78 und eine Drossel 79 sowie ein Schutzglied

80, dessen Ausgang (Notausgang der Phase I) mit dem Eingang 27 der ODER-Schaltung 26 (F i g. 1) verbunden

Die zweite Phase II (F i g. 2) weist den Hauptthyristor

81. dessen Steuerelektrode an der Schiene 36 liegt und der durch die Reihenschaltung einer Drossel 82 und einer Diode 83 geshuntet ist, den Löschthyristor 84, dessen Steuerelektrode an die Schiene 56 angeschlossen ist und der durch die Reihenschaltung einer Drossel 85 und

'einer Diode 86 geshuntet ist. und einen Löschkondensator 87 auf. Darüber hinaus enthält die Phase II eine Diode 88 und eine Drossel 89 sowie ein Schutzglied 90, dessen Ausgang (Notausgang der Phase I!) mit dem Eingang 28 der ODER-Schaltung 26 (F i g. 1) verbunden ist.

Die dritte Phase HI (F i g. 2) weist den Hauptthyristor 91, dessen Steuerelektrode an die Schiene 37 angeschlossen und der durch eine Drossel 92 und eine mit dieser in Reihe geschaltete Diode 93 geshuntet ist, den Löschthyristor 94, dessen Steuerelektrode an die Schiene 57 gelegt und der durch eine Drossel 95 und eine mit dieser in Reihe liegende Diode 96 geshuntet ist, und einen Löschkondensator 97 auf. Die Phase III enthält eine Diode 98 und eine Drossel 99 sowie ein Schutzglied

is 100, dessen Ausgang (Notausgang der Phase III) an den Eingang 29der ODER-Schallung 26 angeschlossen ist.

Die vierte Phase IV (F i g. 2) weist den Hauptthyristor 101, dessen Steuerelektrode an die Schiene 38 gelegt und der durch die Reihenschaltung einer Dros*«! !0?

und einer Diode 103 geshuntet ist, den Löschthyristor 104, dessen Steuerelektrode an die Schiene 58 angeschlossen und der durch eine Drossel 105 und eine mit dieser in Reihe geschaltete Diode 106 geshuntet ist, und einen Löschkondensator 107 auf. Die Phase IV besitzt ?■> eine Diode 108 und eine Drossel 109 sowie ein Schutzglied HO, dessen Ausgang (Notausgang der Phase IV) mit dem Eingang 30 der ODER-Schaltung 26 (F i g. 1) in Verbinde >g steht

Die Last 111 (Fig.2) sind elektrische Antriebsmaschinen. Die Phasen I, H, III, IV und die Last 111 sind zwischen die Pole der Speisequelle geschaltet

In Fig.3a, 3b, 3c, 3d, 3e, 3f sind zeitliche Ablaufdiagramme an Elementen der Anordnung und des Stellers im Betrieb seiner sämtlichen Phasen I, II, III und IV gezeigt:

Fig.3a: Impulse 112,113,114,115,116,117,118,119 und 120, die hintereinander den Steuerelektroden der Thyristoren 71 (F i g. 2), 74, 81,84, 91,94,101,104 bzw. 71 zugeführt werden;

F i g. 3b: die Spannung U\ an der Last 111 im Betrieb der Phase II;

F i g. 3c: die Spannung Un an der Last 111 im Betrieb der Phase II;

F i g. 3d: die Spannung Um an der Last 111 im Betrieb der Phase III;

Fig.3e:die Spannung i/ivander Last 111 im Betrieb der Phase IV;

F i g. 3f: den Strom /der Last 111.

In F i g. 4a, 4b, 4c, 4d, 4e sind zeitliche Ablaufdiagramso me an Elementen des der Anordnung und des Stellers im Betrieb seiner Phasen I, III und IV gezeigt:

F i g. 4a: Impulse 121,122,123,124,125,126 und 127, die hintereinander auf die Steuerelektrode der Thyristoren 71 (Fig.2), 74, 91, 94, 101, 104 bzw. 71 gegeben werden;

F i g. 4b: die Spannung U\ an der Last 111 im Betrieb der Phase I;

Fi g. 4c: die Spannung Um an der Last 111 im Betrieb der Phase III;

F i g. 4d: die Spannung Um an der Last 111 im Betrieb der Phase IV;

F i g. 4e: den Strom /der Last 111.

Die Anordnung zur digitalen Steuerung eines mehrphasigen Thyristor-Gleichstromstellers funktioniert wie folgt

Bei Eintreffen der Impulse vom Ausgang des Steuergenerators 1 (F i g. 1) am Eingang des Taktzählers 2 ändern sich die Zustände der Flip-Flops des letzteren.

Dementsprechend wird die Information in Form von Codes auf die Eingänge des Decodierers 3 gegeben. An den Hauptausgängen 9, 11, 13 und 15 des letzteren erscheinen die unverzögerten Impulsfolgen, die gegeneinander zeitlich um ein Viertel der Folgeperiode des 4phasigen Steuers versetzt sind. An den zusätzlichen Ausgängen 10, 12 und 14 des Decodierers treten die unverzögerten Impulsfolgen auf, die gegeneinander zeitlich um eic Drittel der Folgeperiode versetzt sind.

Gleichzeitig mit dem Eintreffen der Impulse vom Ausgang des Steuergeräts 6 am Summationseingang des Reversierzählers 5 ändern sich die Zustände seiner Flip-Flops. Bei Koinzidenz der Zustände der Flip-Flops des Taktzählers 2 und des Reversierzählers 5 erscheinen an den Hauptausgängen 16,18,20 und 22 des Decodierers 4 verzögerte Impulsfolgen, die gegeneinander zeitlich um ein Viertel der Impulsfolgeperiode versetzt sind.

Diese Impulsfolgen werden gegenüber den entsprechenden, an den Hauptausgängen 9, U, 13 und 15 des Decodierer» 3 abgegriffenen unvcrzügericn inipuisfuigen beim Eintreffen eines jeden Impulses am Eingang 7 bzw. 8 des Reversierzählers 5 um ein Zeitintervall

τ -

verzögert, wobei T die Impulsfolgeperiode und η die Stellenzahl des Taktzählers 2 und des Reversierzählers 5 ist.

An den zusätzlichen Ausgängen 17, 19 und 21 des Decodierers 4 erscheinen verzögerte Impulsfolgen, die gegeneinander zeitlich um ein Drittel der Folgeperiode versetzt sind. Diese Impulsfolgen werden bei Ankunft eines jeden Impulses am Eingang 7 oder 8 des Reversierzählers 5 gegenüber den entsprechenden unverzögerten, an den zusätzlichen Ausgängen 10,12 und 14 des Decodierers 3 entnommenen Impulsfolgen um dasselbe Zeitintervall **yo*"*"»<»,·*

Stehen an den Eingängen 27, 28, 29 und 30 der ODER-Schaltung 26 keine Signale von den Notausgängen der Phasen an, so liegt am Ausgang der Umkehrstufe 25 ein Signal vor, welches den ersten Eingängen sämtlicher UND-Hauptschaltungen 31, 32, 33 und 34 der Logikschaltung 23 und der UND-Hauptschaltungen 51, 52,53 und 54 der Logikschaltung 24 zugeführt wird.

Der am Hauptausgang 9 (Fig. 1) des Decodierers 3 auftretende Impuls 112 (Fig.3a) durchläuft die UND-Hauptschaltung 31 und die Schiene 35 zur Steuerelektrode des Hauptthyristors 71 (Fig.2) der Phase I. Der Thyristor 71 wird durchgeschaltet, und der Last 111 wird die Spannung LO (F i g. 3b) der Speisequelle zugeführt Der Laststrom / steigt vom Wert i_min (F i g. 3f) auf den Wert w an.

Nach Ablauf eines der Durchschaltzeit des Hauptthyristors 71 (F i g. 2) gleichen Zeitintervalls, welches durch das Produkt aus dem Zeitintervall r und der Anzahl der Impulse, die vom Ausgang des Steuergeräts 6 (Fig. 1) zum Summationseingang 7 des Reversierzähiers 5 kommen, bestimmt wird, erscheint am Hauptausgang 16 des Decodierers 4 ein gegenüber dem Impuls 112 (Fig.3a) verschobener nächster Impuls 113, welcher über die UND-Hauptschahung 51 (Fig. 1) und die Schiene 55 auf die Steuerelektrode des Löschthyristors 74 der Phase I gegeben wird. Der Thyristor 74 wird durchgeschaltet, und an den Hauptthyristor 71 wird die Sperrspannung mittels des Löschkondensators 77 angelegt, die den Thyristor 71 sperrt Der Laststrom / (F i g. 3f) wird während der Sperrung des Hauptthyristors 71 mit Hilfe der Diode 78 aufrechterhallen und vom Wert /„,.,, (Fig. If) auf den Wert i_ml„ vermindert.

Der nach Ablauf eines Viertels der Folgeperiode des Stellers nach dem Erscheinen des Impulses 112 kommende nächste Impuls 114 (Fig.3a) trifft vom Hauptausgang Il (Fig. 1) des Decodierers 3 über die UND-Schaltung 32 und die Schiene 36 an der Steuerelektrode des Hauptthyristors 81 (Fig. 2) der Phase Il ein. Für die zweite Phase Il und die übrigen Phasen IM und IV wird

ίο der Vorgang analog dem oben beschriebenen Vorgang der Steuerung der Phase I wiederholt.

Hierbei treffen die nächsten Impulse 115, 116, 117, 118 und 120 (Fig.3a) nach den bestimmten Zeitabschnitten hintereinander von den Hauptausgängen 18, 13, 20, 15, 22 und 9 der Decodierer 4 und 3 an den Steuerelektroden der Thyristoren 84, 91, 94, 101, 104 bzw. 74 ein.

Im Notbetrieb arbeitet die Anordnung zur digitalen Steuerung eines /n-phasigen Thyristor-Gleichstromstel-

IU !eis wie iuigi:

Beim Ausfall z. B. der zweiten Phase 11 wird die letztere durch ihr Schutzglied 90 abgeschaltet, und vom Ausgang des Schutzgliedes 90 wird auf den Eingang 28 (Fig. 1) der ODER-Schaltung 26 ein Signal gegeben, welches das Erscheinen eines Signals an deren Ausgang und das Verschwinden des Signals am Ausgang der Umkehrstufe 25 hervorruft. Dabei verschwinden die Signale an den ersten Eingängen der UND-Hauptschaltungen 31,32,33,34,51,52,53 und 54 der Logikschaltungen 23 und 24. Zugleich kommt ein Signal vom Hilfsausgang an den zweiten Eingängen der UND-Hilfsschaltungen 42, 43,44,62,63 und 64 der zweiten Gruppe an. In diesem Betrieb kommen die Impulse von den Hauptausgängen 9,11,13 und 15 des Decodierers 3 und die impulse von den Hauptausgängen 16,18, 20 und 22 des Decodierers 4, die gegeneinander um ein Viertel der Folgeperiode verzögert sind, nicht zu den Steuerelektroden dieser

KuricjQron /le

IJ

/»Klg

Ausgang 10 (Fig. 1) des Decodierers 3 erscheinende Impuls 121 (Fig.4a) kommt über die UND-Schaltung 42 und die Schiene 35 zur Steuerelektrode des Hauptthyristors 71 (Fig. 2) der Phase I durch. Der Thyristor 71 wird durchgeschaltet und der Last 111 wird die Spannung Uo (F i g. 4b) der Speisequelle zugeführt. Der Laststrom / steigt vom Wert i_mm (F i g. 4e) auf den Wert w, an.

Nach Ablauf eines der Zeitdauer des durchgeschalteten Zustandes des Hauptthyristors 71 (F i g. 2) gleichen Zeitintervalls, welches durch das Produkt aus dem Zeit-Intervall r und der Anzahl von Impulsen, die vom Ausgang (Fig. 1) des Steuergeräts 6 am Summationseingaag des Reversierzählers 5 eingetroffen sind, bestimmt wird, erscheint am zusätzlichen Ausgang 17 (F i g. 1) des Decodierers 4 ein gegenüber dem Impuls 121 (F i g. 4a) verzögerter nächster Impuls 122, der über die UND-Hiifsschaltung 62 (Fig. 1) und die Schiene 55 auf die Steuerelektrode des Löschthyristors 74 (F i g. 2) der Phase I gegeben wird. Der Thyristor 74 schaltet durch, so daß an den Hauptthyristor 71 die Sperrspannung mittels des Löschkondensators 77 angelegt wird, die diesen Thyristor 71 sperrt Der Laststrom (F i g. 4e) wird bei gesperrtem Hauptthyristor 71 mit Hilfe der Diode 78 aufrechterhalten und sinkt vom Wert i_mlx (F i g. 4e) auf den Wert/m/ii.

Der nächste, nach Ablauf eines Drittels der Folgeperiode nach dem Erscheinen des Impulses J21 zugeführte Impuls 123 (F i g. 4a) gelangt vom zusätzlichen Ausgang 12 (F i g. 1) des Decodierers 3 über die UND-Hilfsschal-

lung 43 und die Schiene 37 an die Steuerelektrode des Haupt thyristors 91 (F i g. 2) der Phase 111. Der Thyristor 91 wird durchgeschaltet und der Last 111 wird die Spannung LO (F i g. 4c) der Speisequelle zugeführt. Der Laststrom ;' wird vom Wert i_mm (F i g. 4e) auf den Wert /„„., erhöht. Nach Ablauf eines der Zeitdauer des durchgeschalteten Zustandes des Hauptthyristors 91 (Fig. 2) gleichen Zeitin'irvalls, welches ähnlich dem oben erwähnten bestimmt wird, tritt am zusätzlichen Ausgang 19(Fig. l)des Decodierers 4 ein gegenüber dem Impuls 123 (F i g. 4a) verzögerter nachfolgender Impuls 124 auf, der über die UND-Hilfsschaltung 63 (Fig. 1) und die Schiene 57 auf die Steuerelektrode des Lösch thyristors 94 (F ig. 2) der Phase 111 gegeben wird. Der Thyristor 94 wird durchgeschaltet, der Hauptthyristor 91 dieser Pha- :^: se III wird gesperrt. Der Laststrom /(F i g. 4e) wird bei

■ gesperrtem Hauptthyristor 91 mittels der Diode 98 auf-

; rechterhalten und vom Wert I_n, auf den Wert i_min

Ii (Fig. 4e) vermindert.

^; · Der nächste, nach Ablauf eines Drittels der Folgepe-

ι'.·'! riode nach dem Erscheinen des Impulses 123 kommende

. Impuls 125 (F i g. 4a) trifft vom zusätzlichen Ausgang 14

' (Fig. I) des Decodierers 3 über die UND-Hilfsschal-

¹' tung 44 und die Schiene 38 an der Steuerelektrode des

ji Hauptthyristors 101 (F i g. 2) der Phase IV ein. Der Thy-

if ristor 101 schaltet durch und der Last 111 wird die Span-

" nung Uo (F i g. 4d) der Speisequelle zugeführt. Der Lästig strom / steigt vom Wert i_mm (F i g. 4e) auf den Wert i_nnx

ι·-.\ an.

ä Nach Ablauf des entsprechenden, der Zeitdauer des

h durchgeschalteten Zustandes des Hauptthyristors 101

'.>; gleichen Zeitintervalls, welches ähnlich dem oben be-

,' · schriebenen bestimmt wird, tritt am A usgang 21 (F i g. 1)

ij des Decodierers 4 ein gegenüber dem Impuls 125

:'·· (Fig.4a) verzögerter Impuls 126 auf, der über die

g UND-Hilfsschaltung 64 (F i g. 1) und die Schiene 58 der

^ Steuerelektrode des Löschthyristors 104 (Fig.2) der

Phase IV zugeführt wird. Der Laststrom /(F i g. 4e) wird bei gesperrtem Haupttyhristor 101 mit Hilfe der Diode 108 aufrechterhalten und sinkt vom Wert ;'_m« (F i g. 4e) auf den Wert i_mi„.

Schließlich trifft der ns«:h Ablauf eines Drittels der Folgeperiode nach dem Erscheinen des Impulses 125 und nach dem Erscheinen des ersten Impulses 12 im Notbetrieb gelieferte Impuls 127(Fi g. 4e) wieder vom zusätzlichen Ausgang 10 (Fig. 1) des Decodierers 3 über die UND-Hilfsschaltung 42 und die Schiene 35 an der Steuerelektrode des Hauptthyristors 71 (F i g. 2) der Phase I ein, und der Steuerungszyklus wird von neuem wiederholt.

Somit wird beim Ausfall einer der Phasen (z. B. Phase II) im Steuergerät 6 das Zeitintervall zwischen den Durchschaltzeitpunkten der Thyristoren 71,91,101 und 74,94,104 der übrigen Phasen I, HI und IV automatisch umgerechnet und dieses Intervall auf ein Drittel der Impulsfolgeperiode reduziert.

Bei Ausfall einer anderen Phase des Stellers verläuft der Prozeß bei entsprechender Zuordnung der UND-Hilfsschaltungen analog.

Beim Fehlen der automatischen Umrechnung des Zeitintervalls zwischen den Zündzeitpunkten der entsprechenden Thyristoren der übrigen Phasen kann der Laststrom / unterhalb den angenommenen minimalen Wert imin (F i g. 3f) sinken (Kurve A) oder es kann zum Betrieb mit lückendem Strom (Kurve B) kommen.

Hierzu 3 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Anordnung zur digitalen Steuerung eines m-phasigen pulsbreitengesteuerten Thyristor-Gleichstromstellers,

   — bei der erste Eingänge zweier Decodierer an Ausgänge eines Taktzählers gelegt sind, mit dessen Eingang der Ausgang eines Steuergenerators in Verbindung steht,

   — wobei zweite Eingänge eines ersten Decodierers an die Ausgänge eines Reversierzählers angeschlossen sind, mit dessen Summations- und Subtraktionseingängen die Ausgänge eines Steuergeräts verbunden sind und jeder der m Hauptausgänge des ersten Decodierers mit der Steuerelektrode des Löschthyristors jeder Phase und jeder der m Hauptausgänge des zweiten Decodrtrers mit der Steuerelektrode des Hauptisyristcrs derselben Phase verbunden ist,