DE2815605A1 - SEMI-CONDUCTOR MEMORY CELL WITH CONTROL CABLES HIGH CONDUCTIVITY - Google Patents
SEMI-CONDUCTOR MEMORY CELL WITH CONTROL CABLES HIGH CONDUCTIVITYInfo
- Publication number
- DE2815605A1 DE2815605A1 DE19782815605 DE2815605A DE2815605A1 DE 2815605 A1 DE2815605 A1 DE 2815605A1 DE 19782815605 DE19782815605 DE 19782815605 DE 2815605 A DE2815605 A DE 2815605A DE 2815605 A1 DE2815605 A1 DE 2815605A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- polysilicon
- diffusion
- memory cell
- selection transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 238000009792 diffusion process Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 13
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000003599 detergent Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 101150068246 V-MOS gene Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
AKTIENGESELLSCHAFT Unser Zeichen Berlin und MünchenAKTIENGESELLSCHAFT Our mark Berlin and Munich
78 P 2 0 1 8 BRD78 P 2 0 1 8 FRG
Halbleiterspeicherzelle mit Ansteuerleitungen hoher Leitfähigkeit Semiconductor memory cell with control lines of high conductivity
Die Erfindung betrifft einen Halbleiterspeicher mit über Ansteuerleitungen angesteuerten Speicherzellen aus einem MOS-Auswahltransistor und einem, an den Auswahltransistor angeschlossenen Speicherkondensator.The invention relates to a semiconductor memory with memory cells controlled via control lines from a MOS selection transistor and one to the selection transistor connected storage capacitor.
Bekannte Eintransistorspeicherzellen in MOS-Technik (Electronics, Sept. 31, 1973, Seiten 116 bis 121) bestehen aus einem Auswahltransistor und einem an den Auswahltransistor angeschlossenen Speicherkondensator. Der Auswahltransistor ist mit seiner Steuerelektrode an die Wortleitung des Halbleiterspeichers angeschlossen. Die gesteuerte Strecke des Auswahltransistors liegt zwischen der Bitleitung und dem Speicherkondensator. Der andere Anschluß des Speicherkondensators liegt an einer festen Spannung. Die in der Speicherzelle abzuspeichernde Information wird durch die Ladung des Speicherkondensators festgelegt. Das Ein- bzw. Auslesen einer Information in bzw. aus der Speicherzelle erfolgt über den Auswahl-Known single transistor memory cells in MOS technology (Electronics, Sept. 31, 1973, pages 116 to 121) exist from a selection transistor and a storage capacitor connected to the selection transistor. Of the The selection transistor is connected to the control electrode Word line of the semiconductor memory connected. The controlled path of the selection transistor is between the bit line and the storage capacitor. The other connection of the storage capacitor is connected to a fixed connection Tension. The information to be stored in the memory cell is generated by the charge on the storage capacitor set. Information is read in or out of the memory cell via the selection
MM 1 Sur / 7.4.1978MM 1 Sur / 7.4.1978
90980/037490980/0374
- Z - VPA 78 P 2 0 1 8 8RÖ- Z - VPA 78 P 2 0 1 8 8RÖ
transistor, wenn dieser von der Wortleitung her angesteuert wird.transistor, if this is driven from the word line.
Bei der Herstellung derartiger Eintransistorspeicherzellen in der bekannten Silicium-Gate-Technik bestehen die Ansteuerleitungen (Wortleitung) für den Auswahltransistor aus Polysilicium. Die Bitleitungen dagegen sind im Bereich der Speicherzelle als Diffusionsbahnen ausgebildet. Beim Silicium-Gate-Prozeß wird für die Herstellung der Ansteuerleitungen für den Auswahltransistor deswegen in bekannter Weise Polysilicium verwendet, um beim eigentlichen Diffusionsprozeß eine- Selbstjustierung der Diffusionsbahnen zu erreichen.In the manufacture of such single transistor memory cells The control lines (word line) for the selection transistor exist in the known silicon gate technology made of polysilicon. The bit lines, on the other hand, are designed as diffusion tracks in the area of the memory cell. In the silicon gate process, the control lines for the selection transistor are therefore produced Polysilicon used in a known manner in order to self-adjust the during the actual diffusion process To achieve diffusion paths.
Polysilicium hat aber den Nachteil, daß es einen relativ hohen elektrischen Widerstand aufweist. Dasselbe gilt für die ebenfalls als Ansteuerleitungen CBitleitungen) verwendeten Diffusionsbahnen. Innerhalb von hochintegrierten MOS-Bausteinen führt dies bei entsprechend langen Transportwegen zu nicht mehr vernachlässigbaren Laufzeiten im Baustein und damit zu einer Verringerung der insgesamt erreichbaren Arbeitsgeschwindigkeit.However, polysilicon has the disadvantage that it has a relatively high electrical resistance. The same is true for the C bit lines, which are also used as control lines) used diffusion paths. Within highly integrated MOS modules, this leads to correspondingly long Transport routes to no longer negligible transit times in the module and thus to a reduction the overall achievable working speed.
Bei der bekannten Silicium-Gate-Technik können die als Ansteuerleitungen verwendeten Diffusions- bzw. Polysiliciumleitungen nur durch Erhöhung der Dotierung oder der Leiterbahndicke niederohmig gemacht werden. Beiden Parametern sind jedoch nach oben hin Grenzen gesetzt: So kann die Dotierung nur bis zur Löslichkeitsgrenze gesteigert werden, während die maximale Leiterbahndicke durch das Abrißverhalten der Metallverdrahtung bestimmt ist.In the known silicon gate technology, the diffusion or polysilicon lines used as control lines can be used can only be made low-resistance by increasing the doping or the conductor track thickness. Both parameters However, there are upper limits: the doping can only be increased up to the solubility limit while the maximum conductor track thickness is determined by the tear-off behavior of the metal wiring is.
Aus der Literatur (PHYS. STAT. SOL. (a) 36, 217 (1976) ist es bekannt, daß Verbindungen von Silicium mit Metallen, sogenannte "Suizide", fastmetallische Leitfähig-From the literature (PHYS. STAT. SOL. (A) 36, 217 (1976) it is known that compounds of silicon with metals, so-called "suicides", almost metallic conductive
909842/0374909842/0374
-^- VPA 78 P 20 1 8 BRO- ^ - VPA 78 P 20 1 8 BRO
keit besitzen. Als geeignete Metalle werden dabei Palladium, Platin, Rhodium und Nickel beschrieben.possess the ability. Suitable metals are palladium, Described platinum, rhodium and nickel.
Aufgabe der Erfindung ist es, für nach der Silicium-Gate-Technik hergestellte MOS-Halbleiterspeicher, Ansteuerleitungen mit geringem elektrischen Widerstand bereitzustellen. The object of the invention is to use silicon gate technology Manufactured MOS semiconductor memories, control lines provide with low electrical resistance.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß auf den aus Polysilicium bestehenden Ansteuerleitungen eine Silizidschicht angeordnet ist.This object is achieved according to the invention in that the control lines made of polysilicon a silicide layer is arranged.
Bei einer besonderen Ausführungsform der Erfindung ist auf den als Diffusionsbahnen ausgebildeten Ansteuerleitungen eine, eine Silizidschicht tragende Polysiliciumschicht angeordnet.In a particular embodiment of the invention, control lines formed as diffusion paths are located on the control lines a polysilicon layer carrying a silicide layer is arranged.
Zur Herstellung einer derartigen Diffusionsbahn wird auf dem die Diffusionsbahn aufnehmenden Halbleitersubstrat eine Materialschicht aufgebracht, die aus einer Trägerschicht aus Polysilicium, einer darauf angeordneten Schicht aus Dotierungsmaterial abdeckenden dünnen Metallschicht besteht. Daran schließt sich ein Hochtemperaturprozeßschritt an.To produce such a diffusion path, a semiconductor substrate that receives the diffusion path is applied a layer of material is applied, consisting of a carrier layer made of polysilicon, a thin metal layer arranged thereon covering a layer of doping material consists. This is followed by a high-temperature process step.
Durch die Erfindung ergibt sich eine wesentliche Erniedrigung des Polysiliciumbahnwiderstandess was zu einer drastischen Laufzeitverringerung bei Speicherbausteinen mit Polysilicium-Wortleitungen führt.The invention results in a substantial decrease in the polysilicon track resistance resulting in a leads to a drastic reduction in runtime in memory modules with polysilicon word lines.
Dadurch, daß parallel zu den Diffusionsbahnen eine PoIysiliciumbahn mit Silizidschicht angeordnet ist, wird eine schnellere Signalverarbeitung bei Speicherbausteinen mit diffundierten Bitleitungen ermöglicht.Because a polysilicon track is parallel to the diffusion tracks is arranged with a silicide layer, a faster signal processing in memory modules with diffused bit lines made possible.
Da dis effektiv® Stufenhöhe über DiffusionsgebietenDa dis effective® step height above diffusion areas
909842/0374909842/0374
- pr- VPA 78 P 2 0 1 8 BRD - pr- VPA 78 P 2 0 1 8 FRG
durch das darüberliegende Polysilicium reduziert wird, ergibt sich insgesamt bei Speicherbausteinen eine Verringerung der Stufenhöhe für die Metallverdrahtungsebene und damit eine verminderte Metallabrißgefahr. 5is reduced by the overlying polysilicon, In the case of memory modules, the overall result is a reduction in the step height for the metal wiring level and thus a reduced risk of metal tearing off. 5
Der nach der Metallabscheidung durchgeführte Temperaturschritt zur Erzeugung der Silizidschicht auf dem Polysilicium kann zusammen mit dem zur Erzeugung der Diffusionsleiterbahnen erforderlichen Hochtemperaturschritt durchgeführt werden. Damit wird die Herstellung des Speicherbausteines insgesamt wesentlich erleichtert.The temperature step carried out after the metal deposition to produce the silicide layer on the polysilicon can be used in conjunction with the high temperature step required to create the diffusion conductors be performed. This makes the production of the memory module significantly easier overall.
Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden im Folgenden beispielsweise näher beschrieben. Es zeigenEmbodiments of the invention are shown in the drawings and will be described in more detail below, for example described. Show it
Fig. 1 eine Prinzipdarstellung einer Eintransistorspeicherzelle in MOS-Technik,1 shows a basic illustration of a single-transistor memory cell in MOS technology,
Fig. 2 einen Querschnitt durch eine Eintransistorspeicherzelle in der bekannten n-Kanal-Silicium-2 shows a cross section through a single transistor memory cell in the well-known n-channel silicon
Gate-Technik,Gate technology,
Fig. 3 bis 5 schematische Darstellungen der Prozeßschritte zur Erzeugung von niederohmigen Polysiliciumleiterbahnen, und Fig. 6 bis 9 schematische Darstellungen der Prozeßschritte zur Erzeugung von niederohmigen Diffusionsleiterbahnen.3 to 5 are schematic representations of the process steps for generating low-resistance Polysilicon interconnects, and FIGS. 6 to 9 are schematic representations of the process steps for the production of low-resistance diffusion conductors.
Die bekannte Eintransistorspeicherzelle in MOS-Technik der Fig. 1, besteht aus einem Auswahltransistor AT und einem Speicherkondensator CS. Die Speicherzelle ist zwischen einer Wortleitung WL und einer Bitleitung BL angeordnet. Dabei ist die Steuerelektrode des Auswahltransistors AT mit der Wortleitung WL verbunden, während die gesteuerte Strecke des Auswahltransistors AT zwischen der Bitleitung BL und dem Speicherkondensator CS liegt.The known single-transistor memory cell in MOS technology of FIG. 1 consists of a selection transistor AT and a storage capacitor CS. The memory cell is arranged between a word line WL and a bit line BL. The control electrode of the selection transistor AT is connected to the word line WL, while the controlled path of the selection transistor AT is located between the bit line BL and the storage capacitor CS.
9098A2/03749098A2 / 0374
- # - VPA 78 P 2 0 J 8 BRD- # - VPA 78 P 2 0 J 8 BRD
Der andere Anschluß des Steuerkondensators CS ist an eine feste Spannung VDD angeschlossen. Im Speicherkondensator CS wird jeweils die, eine Information kennzeichnende Ladung, gespeichert. Die Ladung kann über den Auswahltransistor AT auf die Bitleitung BL übertragen werden. Dies geschieht dann, wenn die Wortleitung WL entsprechend angesteuert wird. Mit CB ist die Bitleitungskapazität bezeichnet.The other terminal of the control capacitor CS is connected to a fixed voltage VDD. In the storage capacitor CS, the charge characterizing information is stored in each case. The charge can be via the selection transistor AT are transmitted to the bit line BL. This happens when the word line WL accordingly is controlled. The bit line capacitance is denoted by CB.
Aus Fig. 2 ergibt sich die Realisierung einer Eintransistorspeicherzelle nach der bekannten n-Kanal-Silicium-Gate-Technik. Dabei liegen der Speicherkondensator CS und der Auswahltransistor AT nebeneinander auf einem Silicium-Halbleitersubstrat SU. In das Halbleitersubstrat SU sind dabei zwei gesteuerte Elektroden SE1 und SE2 in der bekannten Weise eindiffundiert. Zwischen den gesteuerten Elektroden SE1 und SE2, diese teilweise überlappend, liegt isoliert zum Halbleitersubstrat SU die Steuerelektrode G. Die eine gesteuerte Elektrode SEI liegt an der Bitleitung BL. Die andere gesteuerte Elektrode SE2 ist mit dem Speicherkondensator CS verbunden. Diese wird gebildet mit Hilfe einer Leiterbahn SK, die isoliert über dem Halbleitersubstrat SU liegt. Wird an die Leiterbahn SK eine entsprechende Spannung angelegt, dann bildet sich an der Oberfläche des Halbleitersubstrates SU eine Inversionsschicht IV, die mit der gesteuerten Elektrode SE2 des Auswahltransistors AT verbunden ist. Die zur Realisierung des Speicherkondensators CS und des Auswahltransistors AT notwendigen Isolierschichten IS können aus Siliciumoxyd bestehen. Die Steuerelektrode G jedes Auswahltransistors AT kann in Polysilicium ausgeführt sein. Polysilicium als Material für die Ansteuerelektrode wird aus den bekannten Prozeßgründen verwendet. Durch die Verwendung dieses Materials wird die eingangs beschriebene Selbstjustierung der Diffusionskanäle SE2 und SE1 bezüglich dem Gate G ermöglicht. Würde man dasThe implementation of a single transistor memory cell results from FIG according to the known n-channel silicon gate technology. The storage capacitor CS and the selection transistor AT lie next to one another on a silicon semiconductor substrate SU. Two controlled electrodes SE1 and SE2 are in the semiconductor substrate SU diffused in the known way. Between the controlled electrodes SE1 and SE2, these partially overlapping, is insulated from the semiconductor substrate SU, the control electrode G. The one controlled electrode SEI is located on the bit line BL. The other controlled electrode SE2 is connected to the storage capacitor CS. These is formed with the aid of a conductor track SK, which is isolated over the semiconductor substrate SU. Will be sent to the Conductor SK a corresponding voltage is applied, then forms on the surface of the semiconductor substrate SU an inversion layer IV which is connected to the controlled electrode SE2 of the selection transistor AT. The insulating layers IS necessary for realizing the storage capacitor CS and the selection transistor AT can consist of silicon oxide. The control electrode G of each selection transistor AT can be made of polysilicon be. Polysilicon is used as the material for the control electrode for the known process reasons. By using this material, the self-adjustment of the diffusion channels SE2 described at the beginning and SE1 with respect to the gate G. You would
909842/0374909842/0374
- > - VPA 78 P 2 0 1 8 BRO-> - VPA 78 P 2 0 1 8 BRO
Gate G in Metall ausführen, so müßte die Metallabscheidung vor der Diffusion geschehen, da das Metall die hohen Diffusionstemperaturen von ca. 1000° nicht übersteht . Dadurch würde jedoch der Vorteil der Selbstjustierung der Diffusionsbahnen aufgegeben werden, was erhöhten Platzbedarf und langsamere Arbeitsgeschwindigkeit bedeuten würde.Run gate G in metal, the metal would have to be deposited before the diffusion, since the metal has the high Does not withstand diffusion temperatures of approx. 1000 ° . However, this would have the advantage of self-adjustment the diffusion paths are abandoned, which means increased space requirements and slower working speed would mean.
Der Nachteil von Polysilicium als Leitermaterial ist sein relativ hoher elektrischer Widerstand, was die Laufzeiten der Signale im Baustein verlängert. Eine Erhöhung der Leitfähigkeit wird zwar durch Dotierung des Polysilicium mit Hilfe von Phosphor erreicht, kann aber nur bis zur Löslichkeitsgrenze gesteigert werden. Einer Erniedrigung des ohmschen Widerstandes durch Verdickung der Leiterbahn steht der erhöhte Platzbedarf entgegen.The disadvantage of polysilicon as a conductor material is its relatively high electrical resistance, which increases the transit times of the signals in the component. An increase the conductivity is achieved by doping the polysilicon with the help of phosphorus, but it can can only be increased up to the solubility limit. A lowering of the ohmic resistance due to thickening the conductor track is opposed to the increased space requirement.
Die im Folgenden beschriebene Erfindung ist selbstverständlich nicht nur auf die bekannte Eintransistorspeicherzelle im MOS-Technik beschränkt, sondern sie kann auch auf Speicherzellen in V-MOS-Technik, wie sie z.B. in der amerikanischen Patentschrift 4 003 036 beschrieben sind, angewendet werden.The invention described below is of course not only applicable to the known single-transistor memory cell limited in MOS technology, but it can also be applied to memory cells in V-MOS technology, such as those used e.g. in American patent specification 4 003 036 can be used.
Im Rahmen des hier nicht näher beschriebenen, bekannten Silicium-Gate-Prozesses zur Herstellung einer Eintransistorspeicherzelle, wird gemäß Fig. 3 auf das mit einer Isolierschicht IS (Siliciumoxyd) versehene Substrat (Silicium) SU, Polysilicium PS mit einer Stärke von ca.In the context of the well-known silicon gate process for the production of a single-transistor memory cell, which is not described in detail here, is according to Fig. 3 on the substrate (silicon) provided with an insulating layer IS (silicon oxide) SU, polysilicon PS with a thickness of approx.
0,5 /awaufgebracht. Dieses als Leiterbahn dienende Polysilicium PS wird mit einer dünnen Schicht von ca. 100 bis 200 Angström mit Phosphor PH belegt.0.5 / aw applied. This polysilicon serving as a conductor track PS is covered with a thin layer of approx. 100 to 200 Angstroms with phosphorus PH.
Der Phosphor dient als Dotierungsmaterial zur Dotierung des Polysiliciums PS, das dadurch eine höhere Leitfähigkeit erhält. Die maximal dadurch mögliche LeitfähigkeitThe phosphorus serves as a doping material for doping the polysilicon PS, which thereby has a higher conductivity receives. The maximum possible conductivity as a result
009842/0374009842/0374
ι VPA T8 ρ 2 0 \% BRO ι VPA T 8 ρ 2 0 \% BRO
ist ungefähr 20 Ohm/Square.is about 20 ohms / square.
In einem weiteren Prozeßschritt wird auf die Polysiliciumschicht mit ihrem Phosphorbelag eine dünne Schicht von ca. O,O5/Jfl?eines Metalles, z.B. Palladium, Platin, Rhodium oder Nickel, aufgebracht. Dies kann wie die vorherigen Prozesse durch Abscheidung, durch Aufdampfen oder durch Sputtern geschehen. In einem anschließenden Temperaturschritt, mit Temperaturen über"500°, wird das abgeschiedene Polysilicium an der Oberfläche in eine dünne Silizidschicht SZ mit metallischer Leitfähigkeit umgewandelt. Sine Leitfähigkeit, die dann ca. 50x10"·^ Ohm/O erreichen kann. Wie die Fig. 5 zeigt, ist der weitereIn a further process step, a thin layer of is on the polysilicon layer with its phosphor coating approx. O, O5 / Jfl? of a metal, e.g. palladium, platinum, rhodium or nickel. This can be done like the previous processes by deposition, by vapor deposition or done by sputtering. In a subsequent temperature step, with temperatures above "500 °, the deposited Polysilicon on the surface converted into a thin silicide layer SZ with metallic conductivity. Its conductivity, which is then approx. 50x10 "· ^ Ohm / O can reach. As shown in FIG. 5, the other
Prozeßablauf mit dem der bisherigen Silicium-Gate-Technologien identisch. Nach der Fototechnik und der Ätzung der Silizid-Polysiliciumschicht ergibt sich z.B. die in der Figur dargestellte Struktur mit dem Gate G und einer Leiterbahn L. Die dargestellte Struktur kann nun in bekannter Weise weiterverarbeitet werden.Process sequence with that of the previous silicon gate technologies identical. After the photo technique and the etching of the silicide-polysilicon layer, the in The structure shown in the figure with the gate G and a conductor track L. The structure shown can now be in a known Way to be further processed.
Der nach der Metallabscheidung durchgeführte Temperaturschritt zur Erzeugung der Silizidbahn kann aber auch in Verbindung mit einem evtl. erforderlichen Diffusionsschritt durchgeführt werden. Damit läßt sich ein Pro- zeßschritt einsparen. Mit der oberflächlichen dünnen Silizidschicht sind Polysiliciumbahnen mit einem Bahnwiderstand von ca. 1 Ohm/cm erzielbar. Dies entspricht einer Verbesserung gegenüber dem herkömmlichen Polysilicium von ungefähr dem Faktor 20.The temperature step carried out after the metal deposition to produce the silicide web can, however, also be performed in Connection with a possibly necessary diffusion step can be carried out. This allows a pro save process step. With the superficial thin silicide layer are polysilicon tracks with a sheet resistance of approx. 1 ohm / cm achievable. This corresponds to an improvement over conventional polysilicon by about a factor of 20.
Wie in den Figo β bis 9 dargestellt, ist es geaäß der Erfindung zur Erniedrigung des Bahnwiderstandes von Diffusionsbahnen möglich, die Diffusionsbahnen Mit einer Polysiliciumschicht mit darin enthaltener Silizidschicht abzudecken und durcli die parallel liegende Polysilioiumbahn des. Ge saatmder stand der Leiterbahn su reduzieren.As shown in Figures β to 9, it is geaäß the Invention for lowering the sheet resistance of diffusion paths possible, the diffusion paths with a To cover the polysilicon layer with the silicide layer contained therein and through the parallel polysilicon track des. Ge saatmder stood the conductor path su reduce.
90984 2/037490984 2/0374
815605815605
- St - VPA 78 P 2 0 ί 8 BRO- St - VPA 78 P 2 0 ί 8 BRO
Die einzelnen Prozeßschritte sind dabei die Folgenden: Nach der Freiätzung der Diffusionswanne DW, mittels einer sogenannten "Buried-Contact^Maske (Fig. 6,7), wird eine Polysiliciumschicht aus PS in einer Stärke von ca. 0,5 /Umaufgebracht. Diese Polysiliciumschicht ist, wie bereits vorstehend beschrieben, mit einer dünnen Phosphorschicht von ca. 100 bis 200 Angström belegt. Auf diese Polysilicium-Phosphor-Schicht wird eines der erwähnten Metalle in einer Stärke von ca. 0,05/injaufgebracht und dann wird die ganze Struktur einem Hochtemperaturprozeß von ca. 1000° in einem Diffusionsofen ausgesetzt. Bei der Erwärmung der Struktur im Diffusionsofen bildet sich bei ca. 500° die Silizidschicht, bei ca. 1000° erfolgt die Diffusion und damit die Bildung der Diffusionsbahn D, die in diesem Fall aus einem stark η-leitendem Material (n+) (Phosphoratome) besteht. Die Diffusion und die gleichzeitige Silizidbildung in einem Prozeß wird dadurch möglich, daß die Polysiliciumschicht P für Dotierungsatome (Phosphor) durchlässig ist, wo hingegen die Oxydschicht IS als Maske wirkt.The individual process steps are as follows: After the diffusion trough DW has been etched free, by means of a so-called "Buried-Contact ^ mask (Fig. 6,7) a polysilicon layer made of PS with a thickness of approx. 0.5 / µm is applied. This polysilicon layer is how already described above, coated with a thin phosphor layer of approx. 100 to 200 Angstroms. on this polysilicon-phosphorus layer is applied one of the metals mentioned in a thickness of approx. 0.05 / inj and then the whole structure is exposed to a high temperature process of approx. 1000 ° in a diffusion furnace. When the structure is heated in the diffusion furnace, the silicide layer forms at approx. 500 °, at approx. 1000 ° takes place the diffusion and thus the formation of the diffusion path D, which in this case from a strong η-conductive material (n +) (phosphorus atoms). the Diffusion and the simultaneous formation of silicide in one process is possible because the polysilicon layer P is permeable to doping atoms (phosphorus), whereas the oxide layer IS acts as a mask.
Gemäß der Darstellung in der Fig. 9 wird die gesamte Struktur anschließend noch mit einer Zwischenoxydschicht ZO, einer sogenannten "Flow-Glass"-Schicht abgedeckt.According to the illustration in FIG. 9, the entire structure is then covered with an intermediate oxide layer ZO, a so-called "flow glass" layer.
Insgesamt ergibt sich gemäß der Erfindung eine wesentliche Reduzierung des Diffusionsleitungs-WiderStandes. Damit wird eine wesentlich schnellere Signalverarbeitung bei Speicherbausteinen mit diffundierter Bitleitung möglich. Durch die Verminderung der Stufenhöhe für die Metall-Verdrahtungsebene (Kontaktierung) vermindert sich die Metallabrißgefahr, da die wirksame Stufenhöhe über Diffusionsgebieten, wie in der Fig. 9 dargestellt, durch das darüberliegende Polysilicium reduziert wird.Overall, according to the invention, there is a substantial reduction in the diffusion line resistance. This enables significantly faster signal processing in the case of memory modules with a diffused bit line. By reducing the step height for the metal wiring level (Contacting) the risk of metal tearing is reduced, since the effective step height is above Diffusion regions, as shown in Fig. 9, is reduced by the overlying polysilicon.
Für die Dotierungskonzentrationen der einzelnen Schichten können folgende Werte Gültigkeit haben:The following values can apply to the doping concentrations of the individual layers:
909842/0374909842/0374
-^- VPA 78 ρ 2 0 1 8 BRO- ^ - VPA 78 ρ 2 0 1 8 BRO
ρ+ ungefähr 2 χ 10 Störatome pro cnr p- ungefähr 3 x 10 Störatome pro cnrρ + about 2 χ 10 impurity atoms per cnr p- about 3 x 10 impurity atoms per cnr
20 ^20 ^
n+ ungefähr 10 Störatome pro cm .n + about 10 impurity atoms per cm.
Claims (3)
101. Semiconductor memory with memory cells controlled via control lines and comprising a MOS selection transistor and a storage capacitor connected to the selection transistor, characterized in that a silicide layer (SZ) is arranged on the control lines made of polysilicon (PS).
10
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2815605A DE2815605C3 (en) | 1978-04-11 | 1978-04-11 | Semiconductor memory with control lines of high conductivity |
| FR7908484A FR2423030A1 (en) | 1978-04-11 | 1979-04-04 | SEMICONDUCTOR MEMORY CELL CONTAINING CONTROL CONDUCTORS WITH HIGH CONDUCTIVITY |
| GB7912246A GB2019091B (en) | 1978-04-11 | 1979-04-06 | Semiconductor store |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2815605A DE2815605C3 (en) | 1978-04-11 | 1978-04-11 | Semiconductor memory with control lines of high conductivity |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2815605A1 true DE2815605A1 (en) | 1979-10-18 |
| DE2815605B2 DE2815605B2 (en) | 1980-06-26 |
| DE2815605C3 DE2815605C3 (en) | 1981-04-16 |
Family
ID=6036700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2815605A Expired DE2815605C3 (en) | 1978-04-11 | 1978-04-11 | Semiconductor memory with control lines of high conductivity |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE2815605C3 (en) |
| FR (1) | FR2423030A1 (en) |
| GB (1) | GB2019091B (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0017697A1 (en) * | 1979-03-01 | 1980-10-29 | International Business Machines Corporation | Interconnection device for integrated semiconductor circuits, and process for its manufacture |
| EP0022474A1 (en) * | 1979-07-03 | 1981-01-21 | Siemens Aktiengesellschaft | Method for forming low-resistive diffusion regions in the silicon-gate-technology |
| US4612565A (en) * | 1981-05-27 | 1986-09-16 | Hitachi, Ltd. | Semiconductor memory device |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4285761A (en) * | 1980-06-30 | 1981-08-25 | International Business Machines Corporation | Process for selectively forming refractory metal silicide layers on semiconductor devices |
| JPS5832789B2 (en) * | 1980-07-18 | 1983-07-15 | 富士通株式会社 | semiconductor memory |
| JPS5780739A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| DE3046218C2 (en) * | 1980-12-08 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Method for producing a single transistor memory cell using double silicon technology |
| US4403394A (en) * | 1980-12-17 | 1983-09-13 | International Business Machines Corporation | Formation of bit lines for ram device |
| JPS57159055A (en) * | 1981-03-25 | 1982-10-01 | Toshiba Corp | Manufacture of semiconductor device |
| DE3250096C2 (en) * | 1981-05-27 | 1997-09-11 | Hitachi Ltd | Semiconductor dynamic random access memory |
| JPS57207556A (en) * | 1981-06-12 | 1982-12-20 | Nippon Denso Co Ltd | Electric dust collector |
| JPS5873156A (en) * | 1981-10-28 | 1983-05-02 | Hitachi Ltd | Semiconductor device |
| JPS5893347A (en) * | 1981-11-30 | 1983-06-03 | Toshiba Corp | Metal oxide semiconductor type semiconductor device and its manufacture |
| DE3304651A1 (en) * | 1983-02-10 | 1984-08-16 | Siemens AG, 1000 Berlin und 8000 München | DYNAMIC SEMICONDUCTOR MEMORY CELL WITH OPTIONAL ACCESS (DRAM) AND METHOD FOR THEIR PRODUCTION |
| GB2139418A (en) * | 1983-05-05 | 1984-11-07 | Standard Telephones Cables Ltd | Semiconductor devices and conductors therefor |
| JPS60136337A (en) * | 1983-12-22 | 1985-07-19 | モノリシツク・メモリ−ズ・インコ−ポレイテツド | Method of forming hillock suppressing layer in double layer process and its structure |
| JPS60134466A (en) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPS60263455A (en) * | 1984-06-04 | 1985-12-26 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | Polysilicon structure |
| KR940002772B1 (en) * | 1984-08-31 | 1994-04-02 | 가부시기가이샤 히다찌세이사꾸쇼 | Semiconductor integrated circuit and its manufacturing method |
| JP2869090B2 (en) * | 1989-08-11 | 1999-03-10 | 株式会社リコー | Semiconductor memory device and manufacturing method thereof |
| US5362662A (en) * | 1989-08-11 | 1994-11-08 | Ricoh Company, Ltd. | Method for producing semiconductor memory device having a planar cell structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2164745A1 (en) * | 1971-12-27 | 1973-07-12 | Garjainow | SEMICONDUCTOR DIODE MATRIX |
| US4003036A (en) * | 1975-10-23 | 1977-01-11 | American Micro-Systems, Inc. | Single IGFET memory cell with buried storage element |
-
1978
- 1978-04-11 DE DE2815605A patent/DE2815605C3/en not_active Expired
-
1979
- 1979-04-04 FR FR7908484A patent/FR2423030A1/en active Pending
- 1979-04-06 GB GB7912246A patent/GB2019091B/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2164745A1 (en) * | 1971-12-27 | 1973-07-12 | Garjainow | SEMICONDUCTOR DIODE MATRIX |
| US4003036A (en) * | 1975-10-23 | 1977-01-11 | American Micro-Systems, Inc. | Single IGFET memory cell with buried storage element |
Non-Patent Citations (2)
| Title |
|---|
| Electronics, 13.09.73, S. 116-121 * |
| Phys. Stat. Sol., a, 1976, S. 217-225 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0017697A1 (en) * | 1979-03-01 | 1980-10-29 | International Business Machines Corporation | Interconnection device for integrated semiconductor circuits, and process for its manufacture |
| EP0022474A1 (en) * | 1979-07-03 | 1981-01-21 | Siemens Aktiengesellschaft | Method for forming low-resistive diffusion regions in the silicon-gate-technology |
| US4612565A (en) * | 1981-05-27 | 1986-09-16 | Hitachi, Ltd. | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2019091B (en) | 1982-07-07 |
| GB2019091A (en) | 1979-10-24 |
| FR2423030A1 (en) | 1979-11-09 |
| DE2815605C3 (en) | 1981-04-16 |
| DE2815605B2 (en) | 1980-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2815605C3 (en) | Semiconductor memory with control lines of high conductivity | |
| DE3141195C2 (en) | ||
| DE69032893T2 (en) | Material for electrical conductors, electronic device using this and liquid crystal display | |
| DE69123422T2 (en) | SEMICONDUCTOR ARRANGEMENT WITH FERROELECTRIC MATERIAL AND METHOD FOR THE PRODUCTION THEREOF | |
| DE19630310C2 (en) | Semiconductor device with a capacitor and method of manufacturing the same | |
| DE2705503C3 (en) | Semiconductor memory device | |
| EP0272433B1 (en) | Integrated semiconductor circuit having load resistors arranged as thin-film bars in the field oxide regions separating the active transistor regions, and process for their manufacture | |
| DE2916098A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE2642303A1 (en) | METHOD OF MAKING A FET MEMORY ELEMENT AND THEREFORE FORMED MEMORY ELEMENT OF A MEMORY ARRANGEMENT | |
| DE2716691A1 (en) | FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING IT | |
| DE3513034C2 (en) | Method of manufacturing a semiconductor device | |
| DE3030385A1 (en) | MOS SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME | |
| DE2837877A1 (en) | MOS-INTEGRATED SEMICONDUCTOR MEMORY AND METHOD FOR THE PRODUCTION THEREOF | |
| DE3109074A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE3785699T2 (en) | SEMICONDUCTOR ARRANGEMENT WITH TWO ELECTRODES SEPARATED BY AN INSULATION LAYER. | |
| DE3140268A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH AT LEAST ONE FIELD EFFECT TRANSISTOR AND METHOD FOR THEIR PRODUCTION | |
| DE2541651A1 (en) | CHARGE TRANSFER DEVICE | |
| EP0867926A1 (en) | Capacitor electrode made of platinum metal | |
| DE69027894T2 (en) | Semiconductor device and method for its production | |
| DE2236510B2 (en) | Storage cell that can be monolithically integrated | |
| DE3153137C2 (en) | ||
| DE3884712T2 (en) | Semiconductor memory device and manufacturing method. | |
| DE69227663T2 (en) | Semiconductor device | |
| DE2320420A1 (en) | METHOD FOR PRODUCING A CONDUCTIVE CONNECTION PATTERN ON SEMI-CONDUCTOR CIRCUITS AND ARRANGEMENTS PRODUCED BY THE METHOD | |
| DE69111096T2 (en) | High voltage MOS transistor and its manufacturing method and semiconductor device with high voltage MOS transistor and its manufacturing method. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |