DE2751272A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2751272A1
DE2751272A1 DE19772751272 DE2751272A DE2751272A1 DE 2751272 A1 DE2751272 A1 DE 2751272A1 DE 19772751272 DE19772751272 DE 19772751272 DE 2751272 A DE2751272 A DE 2751272A DE 2751272 A1 DE2751272 A1 DE 2751272A1
Authority
DE
Germany
Prior art keywords
chip
insulating film
semiconductor
mesa
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772751272
Other languages
English (en)
Inventor
Toshiyuki Fujii
Shigeru Hokuyo
Yoshio Ishibashi
Kiyohiko Mihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13821376A external-priority patent/JPS5362464A/ja
Priority claimed from JP13821276A external-priority patent/JPS5362463A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE2751272A1 publication Critical patent/DE2751272A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Description

  • Halbleitervorrichtung
  • Die Erfindung betrifft eine Mesa-Halbleitervorrichtung mit einem elektrisch isolierenden Oberflächenpassivierungs-Film, der einen freiliegenden Abschnitt eines im Halbleiterplättchen vorgesehenen pn-Ubergangs bedeckt. Insbesondere bezieht sich die Erfindung auf ein spezielles Profil einer Schnittfläche eines derartigen, elektrisch isolierenden Films, die ausgebildet wird, wenn eine mit dem Film überzogene Mesa-Halbleitervorrichtung von einer angrenzenden ähnlichen Halbleitervorrichtung getrennt wird.
  • Bekanntlich wird im allgemeinen eine sehr große Zahl von gleichartigen Halbleitervorrichtungen gleichzeitig hergestellt, indem auf einem einzigen Halbleiterplättchen eine Vielzahl von identischen Halbleiterelementen in einem vorbestimmten Schema ausgebildet wird, beispielsweise durch Anwendung von Diffusionsverfahren, Einstechen von Mesarillen in die beiden gegenüberliegenden Hauptflächen des Plättchens längs der Grenzlinien zwischen den benachbarten Halbleiterelementen und Abdecken der Mesarillen mit einem elektrisch isolierenden Material zur Herstellung von Oberflächenpassivierungsfilmen oder -schichten auf den Mesarillen. Wenn sodann diese Filme an den Rillenböden mittels eines mit hoher Drehzahl rotierenden Diamantschneiders oder -stichels mit Schnittrillen versehen worden sind, wird das Plättchen bzw.
  • die Scheibe längs dieser Schnittrillen unter Unterteilung in einzelne Halbleiter-Pastillen bzw. -Chips geschlitzt oder gebrochen.
  • Das den elektrisch isolierenden Film bildende Material besitzt im allgemeinen einen anderen thermischen Ausdehnungskoeffizienten als das Halbleiterplättchen. Außerdem ist bei den so hergestellten Halbleiter-Chips der an und neben dessen Schntttkante befindliche Abschnitt des Isolierfilms bei den späteren Bearbeitungsschritten der Gefahr eines Brechens oder Abplatzens ausgesetzt. Diese Gefahr besteht besonders bei aus einem Glas niedrigen Schmelzpunkts hergestellten Isolierfilmen. Obgleich durch dieses Brechen oder Abplatzen die anfänglichen Eigenschaften der Halbleiter-Chips nicht wesentlich beeinträchtigt werden, wird ihre Zuverlässigkeit hierdurch stark eingeschränkt. Diese angebrochenen und abgeplatzten Chips müssen daher durch Sichtprüfung ausgesondert werden. Der auf den unterteilten Chips vorgesehene Isolierffl m kann jedoch auch abplatzen oder absplittern, wenn die Chips mit Hilfe eines Verbindungsmittels, beispielsweise Lot o.dgl., an den zugeordneten Metalltragplatten angebracht werden. Ebenso kann der an der Seite der Tragplatte bzw. Basis am Chip vorgesehene Isolierfilm in späteren Bearbeitungsstu fen reißen oder abplatzen. Im letztgenannten Fall ist der betreffende Fehler des Isolierfilms durch Sichtprüfung schwierig festzustellen. Dieser Umstand führte bisher zu einer Einschränkung der Zuverlässigkeit der Fertigungsprodukte insgesamt infolge des Vorhandenseins von fehlerhaften Produkten unter ihnen0 Aufgabe der Erfindung ist damit die Schaffung einer verbesserten und zweckmäßigen Halbleitervorrichtung mit einem elektrisch isolierenden Film, welcher die Fläche der Vorrichtung bedeckt, an welcher mindestens ein darin vorgesehener pn-Übergang nach außen freiliegt, und dessen Reißen oder Abplatzen dadurch vermieden wird, daß ihm an einer Schulter eine hohe Stoßfestigkeit verliehen wird.
  • Diese Aufgabe wird bei einer Halbleitervorrichtung mit einem Halbleiter-Chip erfindungsgemäß dadurch gelöst, daß der Chip eine Hauptfläche und mindestens einen darin vorhandenen, an einer Oberfläche des Chips nach außen freiliegenden pn-Ubergang, einen die genannte Oberfläche bedeckenden, elektrisch isolierenden Film und ein an der Hauptfläche des Chips befestigtes Tragelement zu seiner Halterung au£-weist und daß der elektrisch isolierende Film einen Oberflächen- bzw. Schichtquerschnitt solcher Form aufweist, daß er, im Schnitt gesehen, parallel zur Hauptfläche, mit zunehmendem Abstand von der Hauptfläche einen sich in Richtung seiner Dicke vergrößernden Querschnitt besitzt.
  • Der Isolierfilm kann dabei vorteilhaft an jedem Mesaabschnitt auf den beiden gegenüberliegenden Hauptflächen des Halbleiter-Chips in beidseitiger oder gegenüberliegender Anordnung vorgesehen sein.
  • Der Isolierfilm kann vorteilhaft aus einem Glas niedrigen Schmelzpunkts bestehen.
  • Im folgenden sind bevorzugte Aus führungs formen der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen: Fig. 1 eine Teilschnittensicht eines Halbleiterplättchens zur Veranschaulichung des Rillenstechens nach der Ausbildung einer Anzahl von Halbleiterelementen auf dem Plättchen, Fig. 2 Teilseitenansichten zweier Diamant-Stichel zur Verwendung beim Rillenstechen nach Fig. 1, Fig. 3 eine Schnittansicht eines Mesa-Thyristorchips mit Merkmalen nach der Erfindung, Fig. 4 eine Schnittansicht des Thyristors gemäß Fig. 3 nach seiner Befestigung an einer metallenen Tragplatte, Fig. 5 eine Fig. 1 ähnelnde Darstellung, die jedoch einen anderen Rillenstechvorgang veranschaulicht, Fig. 6 eine Fig. 3 ähnelnde Ansicht eines Thyristors, der nach Unterteilung des Plättchens gemäß Fig. 5 in einzelne Thyristorchips erhalten worden ist, und Fig. 7 eine Fig. 4 ähnelnde Darstellung des Thyristors gemäß Fig. 6.
  • In den Figuren sind einander gleiche oder entsprechende Teile mit jeweils gleichen Bezugsziffern bezeichnet.
  • Obgleich die Erfindung an sich auf eine große Vielfalt von Halbleitervorrichtungen anwendbar ist, ist sie im folgenden beispielhaft in Verbindung mit einem glaspassivierten Mesa-Thyristor erläutert.
  • Bei der Ausführungsform gemäß Fig. 1 sind zahlreiche in RUckwärtsrichtung sperrende (reverse blocklng) Thyristorelemente jeweils desselben Aufbaus in an sich bekannter Weise in einem vorbestimmten Schema auf einem einzigen Halbleiterplättchen bzw. einer -scheibe 10 angeordnet, obgleich in Fig. 1 zur Vereinfachung der Darstellung zwei einander benachbarte Thyristoren jeweils nur zur Hälfte veranschaulicht sind. Das aus n-Typ-Silizium bestehende Plättchen 10 weist eine auf seiner oberen Hauptfläche vorgeßehene p-Schicht auf, die mit dem Plättchen einen pn-Übergang 12 bildet, während auf der Unterseite eine einen w£-Ubergang 14 bildendep-Schicht vorgesehen ist. Nach der Ausbildung dieser Schichten werden in der oberen p-Schicht beispielsweise nach einem selektiven Diffusionsverfahren zahlreiche n-Schichten in Abständen voneinander und in einem vorbestimmten Schema hergestellt. Hierauf werden z.B. durch selektives Ätzen Mesarillen 16 zwischen den benachbarten n-Schichten auf der oberen Hauptfläche des Plättchens ausgebildet, bis diese Rillen 16 die mittlere n-Schicht erreichen; ähnliche Mesarillen 16 werden entsprechend in einer den oberen Mesarillen 16 gegenüberliegenden Position eingestochen. Die Thyristorelemente sind somit durch die oberen und unteren, einander gegenüberstehenden Mesarillen 16 elektrisch gegeneinander isoliert, während an den schrägen Seitenflanken der betreffenden Nesarillen 16 diskrete Teile der pn-8berg~ange 12 und 14 nach außen freiliegen.
  • Zur Stabilisierung der Oberflächen der oberen und unteren Mesarillen 16 wird ein elektrisch isolierendes Material, bei der dargestellten Ausführungsform Glas mit niedrigem Schmelzpunkt, unter Bildung von Oberflächenpassivierfilmen 18 über die ganze Fläche der Mesarillen 16 hinweg aufgetragen. Jeder Film 18 besitzt dabei einen Querschnitt, der sich parallel zur Hauptfläche in Richtung der Dicke des Plättchens vergrößert, bis der Film 18 seine Sohle, d.h. den tiefsten Punkt, über der Sohle der zugeordneten Mesarille 16 erreicht.
  • Danach werden die beiden Hauptflächen des Plättchens 10 in an sich bekannter Weise auf vorbestimmten Abschnitten metallisiert, worauf mit einem sich mit hoher Drehzahl drehenden Diamantstichel 20 eine V-förmige Rille 22 in den Mittelbereich jedes Films 18 eingestochen wird, bis sie gemäß Fig. 1 mehr oder weniger weit in den angrenzenden Abschnitt der mit dem Film 18 bedeckten mittleren n-Schicht hineinreicht. Dabei befinden sich je eine obere und eine untere Rille 22 einander unmittelbar gegenüberliegend.
  • Fig. 2 zeigt zwei verschiedene Diamantschneider bzw. -stichel, die erfindungsgemäß verwendbar sind. Der linke Stichel 20 gemäß Fig. 2 besitzt eine abgeflachte Spitze oder Schneidkante, während der rechte Stichel eine abgerundete Spitze oder Schneidkante besitzt. Es hat sich herausgestellt, daß der Einschlußwinkel g an der Spitze des Stichels aus den beiden im folgenden genannten Gründen vorzugsweise im Bereich von 20 - 600 liegen sollte: Ein Winkel @ von mehr als 600 ergibt eine zu breite Rille, während ein Winkel @ von weniger als 200 die erfindungsgemäß erreichte Wirkung beeinträchtigt.
  • Bei Verwendung eines Stichels mit dem angegebenen Kegelwinkel @ kommt die Oberfläche des Films 18 unter einem stumpfen Winkel zu seinem abgeschrägtee,durch den Stichel eingestoche nen Abschnitt zu liegen.
  • Das so eingekerbte Plättchen 22 wird dann mit einer Kraft beaufschlagt, welche die Rillen oder Kerben aufzuweiten bestrebt ist. Hierdurch werden die einzelnen Halbleiter-Pastillen bzw. -Chips voneinander getrennt.
  • In Fig. 3 ist ein derart abgetrennter, mit 24 bezeichneter Chip dargestellt.
  • Der Chip 24 wird daraufhin gemäß Fig. 4 mit seiner unteren Hauptfläche bzw. Anodenseite mit Hilfe eines geeigneten Verbindungsmaterials 28, wie Lot, an einer metallenen Tragplatte oder Basis 26 befestigt.
  • Danach wird der Thyristorchip 24 mit der Tragplatte 26 in an sich bekannter Weise bearbeitet und durch Vergießen eingekapselt oder in eine passende Kapsel eingeschlossen, worauf der Thyristor fertiggestellt ist.
  • Wie am besten aus Fig. 3 hervorgeht, besitzt der auf den Thyristorchip 24 aufgebrachte Film 18 aus niedrigschmelzen dem Glas eine Fläche solcher Form, daß sie im Schnitt parallel zur benachbarten Hauptfläche des Chips 24 einen sich nach auswärts zum Rand hin in Richtung der Dicke des Chips erweiternden Querschnitt aufweist, wobei die Oberseite des Films 18 unter einem stumpfen Winkel in seine durch den Stichel 20 hervorgebrachte Schrägfläche übergeht und bündig mit der Umfangsfläche des Chips 24 abschließt. Mit anderen Worten: die vom Rand der zugeordneten Hauptfläche des Chips 24 divergierende Fläche oder Oberseite des Films 18 ist mit zunehmendem Abstand von der Hauptfläche immer weiter von dem darunter liegenden Chip 24 entfernt, bis sie an der mit dem Stichel 20 eingestochenen Randfläche unter einem stumpfen Winkel bündig mit der Seitenfläche des Chips 24 abschließt.
  • Der Film 18 besitzt daher eine hohe Stoßfestigkeit, so daß er mit einer geringen Wahrscheinlichkeit für ein Brechen bzw. Reißen und Abplatzen behaftet ist.
  • Bei den auf die beschriebene Weise aus einem einzigen Halble i terplättchen hergestellten Halbleiter-Chips besteht also keine große Gefahr für ein Reißen oder Abplatzen des Isolierfilms 18 vor der Befestigung der Chips an den zugeordneten Tragplatten 26, doch kann er evtl. bei der Befestigung an der zugeordneten Tragplatte oder in den anschließenden Arbeitagängen eine solche BescMd#igung erleiden0 Ein Halbleiterplättchen wird zunächst entsprechend auf die in Verbindung mit Fig. 1 beschriebene Weise bearbeitete Sodann werden die Kerben oder Rillen 22 nur in den Mesarillen 16 an der Hauptfläche des Plättchens 10 eingestochen, die nach dessen Unterteilung auf die in Verbindung mit Fig. 1 und 2 beschriebene Weise an den jeweiligen Tragplatten befestigt wird. Die entsprechende Ausbildung der Mesarillen 16 mit einem zugeordneten Diamant-Stichel 20 ist in Fig. 5 dargestellt.
  • Fig. 6 veranschaulicht einen der durch Unterteilung des Plättchens 10 gemäß Fig. 5 erhaltenen Thyristor-Chip 24.
  • Der dargestellte Chip unterscheidet sich von dem nach Fig. 3 nur darin, daß der obere Isolierfilm 18 eine Schulter aufweist, die praktisch einen rechten Winkel bildet.
  • Sodann wird der Chip 24 auf die in Verbindung mit Fig. 4 beschriebene Weise an der Tragplatte 26 befestigt. Die dabei erhaltene Anordnung ist in Fig. 7 gezeigt.
  • Bei der Anordnung nach Fig. 7 entspricht der untere Isolierfilm 18 demjenigen nach Fig. 4, so daß er vor Bruch oder Abplatzen geschützt ist. Hierbei können nur die oberen Isolierfilme 18 auf der nicht an der Tragplatte 26 befestigten Seite des Chips 24 brechen oder abplatzen. Eine solche Beschädigung ist aber ohne weiteres durch Sichtprüfung unmittelbar vor dem Einkapseln feststellbar. Dabei können die fehlerhaften Bauteile ausgesondert werden, wodurch eine erhöhte Zuverlässigkeit der Fertigungsprodukte erreicht wird.
  • Obgleich vorstehend nur einige Ausführungsformen der Erfindung offenbart sind, sind dem Fachmann innerhalb des Rahmens der Erfindung verschiedene Änderungen und Abwandlungen möglich. Beispielsweise ist die Erfindung gleichermaßen auf eine große Vielfalt von Halbleiterelementen anwendbar, etwa auf Halbleiter-Dioden, Trioden-Wechsolstromschalter usw., die jeweils mindestens einen pn-Übergang mit einem nach außen freiliegenden Ende aufweisen, der von einem elektrisch isolierenden Film bedeckt wird, wenn das betreffende Element durch diesen Isolierfilm hindurch von ähnlichen Elementen getrennt wird.
  • Zusammenfassend wird mit der Erfindung also ein Thyristor geschaffen, der zwei einander gegenüberliegende Mesarillen aufweist, deren Randflächen mit Oberflächenpas 5 ivierungs -filmen aus Glas niedrigen Schmelzpunkts bedeckt sind. Zumindest der Film auf der Mesarille an der Seite, die mit einer metallenen Tragplatte oder Basis verbunden wird, ist so geformt, daß er parallel zur angrenzenden Hauptfläche des Thyristors mit zunehmendem Abstand davon einen sich in Dickenrichtung des Thyristors vergrößernden Querschnitt besitzt. Die so geformte Fläche oder Oberseite des Films geht unter einem stumpfen Winkel in eine Schrägfläche desselben über, die vor der Trennung des Thyristors von ähnlichen Thyristoren ausgebildet worden ist.
  • L e e r s e i t e

Claims (4)

  1. PatentansprUche 1.)Halbleitervorrichtung mit einem Halbleiter-Chip, dadurch gekennzeichnet, daß der Chip eine Hauptfläche und mindestens einen darin vorhandenen, an einer Oberfläche des Chips nach außen freiliegenden pn-Übergang (12, 14), einen die genannte Oberfläche bedeckenden, elektrisch isolierenden Film (18) und ein an der Hauptfläche des Chips befestigtes Tragelement (26) zu seiner Halterung aufweist und daß der elektrisch isolierende Film (18) einen Oberflächen- bzw. Schichtquerschnitt solcher Form aufweist, daß er im Schnitt gesehen parallel zur Hauptfläche mit zunehmendem Abstand von der Hauptfläche einen sich in Richtung seiner Dicke vergrößernden Querschnitt besitzt.
  2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter-Chip zwei einander gegenüberliegende Mesa-(rillen)abschnitte aufweist und daß der elektrisch isolierende Film eine Umfangs- oder Randfläche jedes Mesaabschnitts bedeckt.
  3. 3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der elektrisch isolierende Film aus Glas niedrigen Schmelzpunkts hergestellt ist.
  4. 4. Verfahren zur Herstellung des Halbleiter-Chips einer Haibleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiter-Chip in der Weise hergestellt wird, daß ein einziges Halbleiterplättchen bzw. eine -scheibe mit zwei einander gegenüberliegenden Hauptflä chen und einer Vielzahl von in einem vorbestimmten Schema angeordneten Halbleiterelementen hergestellt wird, in den beiden Hauptflächen des Plättchens einander über die Dicke des Plättchens hinweg gegenüberliegende, längs der Grenzlinien zwischen benachbarten Halbleiterelementen verlaufende Mesarillen vorgesehen werden, die einzelnen Mesarillen jeweils mit einem elektrisch isolierenden Film bedeckt werden, der eine Oberfläche besitzt, die mit zunehmendem Abstand von der Hauptfläche, in welcher die Mesarille ausgebildet ist und zunehmend weiter von deren Oberfläche entfernt bzw. in seiner Lage dicker ausgebildet wird, daß längs der Sohlen der elektrisch isolierenden Filme an mindestens einer Hauptfläche des Plättchens über den Sohlen der darunter befindlicher. Mesarillen V-förmige Kerben oder Rillen eingestochen werden, die sich durch die gesamte Dicke des Films hindurch erstrecken, und daß das Halbleiterplättchen längs dieser Kerben bzw. Rillen in einzelne Halbleiter-Chips unterteilt wird.
DE19772751272 1976-11-16 1977-11-16 Halbleitervorrichtung Ceased DE2751272A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13821376A JPS5362464A (en) 1976-11-16 1976-11-16 Semiconductor divice
JP13821276A JPS5362463A (en) 1976-11-16 1976-11-16 Semiconductor divice

Publications (1)

Publication Number Publication Date
DE2751272A1 true DE2751272A1 (de) 1978-05-18

Family

ID=26471325

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772751272 Ceased DE2751272A1 (de) 1976-11-16 1977-11-16 Halbleitervorrichtung

Country Status (2)

Country Link
DE (1) DE2751272A1 (de)
SE (1) SE7712889L (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405757A2 (de) * 1989-06-27 1991-01-02 Hewlett-Packard Company Hocheffiziente Leuchtdioden
EP1041648A2 (de) * 1999-03-29 2000-10-04 ANTEC Solar GmbH Verfahren und Durchtrennungsvorrichtung zur Herstellung eines Dünnschichtsolarmoduls
US6319747B1 (en) 1999-03-29 2001-11-20 Antec Solar Gmbh Process for producing a thin-film solar module and separating means for use in this process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405757A2 (de) * 1989-06-27 1991-01-02 Hewlett-Packard Company Hocheffiziente Leuchtdioden
EP0405757A3 (en) * 1989-06-27 1991-01-30 Hewlett-Packard Company High efficiency light-emitting diode
EP1041648A2 (de) * 1999-03-29 2000-10-04 ANTEC Solar GmbH Verfahren und Durchtrennungsvorrichtung zur Herstellung eines Dünnschichtsolarmoduls
EP1041648A3 (de) * 1999-03-29 2001-04-18 ANTEC Solar GmbH Verfahren und Durchtrennungsvorrichtung zur Herstellung eines Dünnschichtsolarmoduls
US6319747B1 (en) 1999-03-29 2001-11-20 Antec Solar Gmbh Process for producing a thin-film solar module and separating means for use in this process
US6422793B1 (en) 1999-03-29 2002-07-23 Antec Solar Gmbh Separating means for producing a thin-film solar module

Also Published As

Publication number Publication date
SE7712889L (sv) 1978-05-17

Similar Documents

Publication Publication Date Title
DE2730130C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2231631C2 (de)
DE2718773C2 (de) Halbleitervorrichtung
DE2309443B2 (de) Vieleckiger schneideinsatz
DE2810824A1 (de) Schneideinsatz
DE2021691A1 (de) Halbleiter-Bauelement
DE7016755U (de) Halbleiter-bauelement.
DE2633324C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit
DE1764378A1 (de) Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2603747A1 (de) Integrierte schaltungsanordnung
DE2101028A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2048068A1 (de) Verfahren zur Herstellung von Anschlüssen an Halbleiter und danach hergestellte Halbleiter anordnungen
EP0075102B1 (de) Thyristor mit einem Mehrschichten-Halbleiterkörper mit pnpn-Schichtfolge und Verfahren zu seiner Herstellung
DE2751272A1 (de) Halbleitervorrichtung
WO2012113648A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
DE2340128C3 (de) Halbleiterbauelement hoher Sperrfähigkeit
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
EP3192135B1 (de) Verfahren zum herstellen eines laserchips
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE2536108A1 (de) Kantenbegrenzung bei halbleiterscheibchen
DE1298637B (de) Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE2731221A1 (de) Verfahren zum herstellen von halbleiterkoerpern
DE2610539A1 (de) Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8131 Rejection