DE2728938A1 - Rekursives digitalfilter - Google Patents

Description

BLUMBACH · WESER . BERGEN · KRAMER ZWIRNER · HIRSCH . BREHM

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Patenlconsult Radedceslrafle 43 8000 München 60 Telefon (C89) 883603/883604 Telex 05-212313 Telegramme Pateniconsult Patentconsult Sonnenberger StraBe 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentconsuli

Beschreibung

Die Erfindung betrifft ein rekursives Digitalfilter gemäß Oberbegriff des Patentanspruchs 1.

Wenn ein rekursives Digitalfilter unter Verwendung einer Fest-Kommaarithmetik aufgebaut wird, treten Fehler aufgrund der Quantisierung der Produkte auf. Bei einem konstanten Eingangssignal für einen Rückkopplungsabschnitt des Filters können diese Fehler am Filterausgang zu kleinen periodischen Schwingungen führen, die Grenzzyklen genannt werden. Die Amplitude dieser Grenzzyklen (die zu unterscheiden sind von den großen Grenzzyklen, die einem überlaufzustand zugeordnet sind) ist ein Bestimmungsfaktor für das Filterverhalten bei unbesetztem Kanal, und demgemäß beeinflußt es die internen Wortlängenanforderungen und letztlich die Filterkosten.

Grenzzyklen sind ausführlich von vielen Autoren diskutiert worden. Siehe beispielsweise "A Bound on Limit Cycles in Fixed-

709881/1081

München: R. Kramer Dipl.-Ing. · W. Weser Oipl.-Phys. Or. rer. nat. · P. Hirsch Dipl.-Ing. . H. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P.G. Blumbach DIpI.-Ing. ■ P. Bergen Dipl.-Ing. Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

Point Implementations of Digital Filters", I. ¥. Sandberg
und J. F. Kaiser, IEEE Trans. Audio and Electroacoustics,
Band AU-20, Nr. 2, Juni 1972; "An Absolute Bound on Limit
Cycles Due to Roundoff Errors-in Digital Filters", J. L. Long und T. N. Trick, IEEE Trans. Audio and Electroacoustics, Band AU-21, Nr. 1, Februar 1973; und "Some Remarks on the Classification of Limit Cycles in Digital Filters", T. A. C. M. Classen u. a., Phillips Research Reports, 28, Seiten 297 - 305, 1973. Weitere diesbezügliche Druckschriften sind angegebenen in der US-PS 3 906 199.

Während die meisten Autoren versucht haben, die Spitzenamplitude, den Effektivwert oder die Grundfrequenz der Grenzzyklen abzuschätzen oder einzugrenzen, ist die in der genannten US-PS angegebene Lösung bedeutend anders. Bei dieser Lösung wird
das Grenzzyklusrauschen in einem rekursiven Digitalfilter zweiter Ordnung durch eine Schaltung reduziert, die wahlfrei das
Rundungssignal in einem der in dem Filter angeordneten Digital-Multiplizierer sperrt. Während die in dieser US-PS angegebene Methode tatsächlich als in vielen Fällen vorteilhaft befunden worden ist, fand sich dennoch,daß sich fit· bestimmte Signalwerte
und Filterbeschränkungen selbst längere übergänge oder Grenzzyklen ergeben können. Außerdem ist dieser Filteraufbau nicht dazu ausgerüstet, die Halbe-Abtastfolgefrequenz-oder Gleichstromgrenzzyklen zu eliminieren, die spezielle Eigenschaften

709881/1081

aufweisen, die eine Unterdrückung schwieriger machen.

Somit besteht ein Bedürfnis, die Nachteile der bekannten Lösung zu überwinden.

Die Lösung dieses Problems ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Weiterbildungen der erfindungsgemäßen Lösung sind in den Unteransprüchen angegeben.

Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In der zugehörigen Zeichnung zeigen:

Fig. 1a ein Blockschaltbild einer Ausführungsform eines Abschnitts eines typischen bekannten Digitalfilters zweiter Ordnung;

Fig. 1b ein ähnliches Schaltbild einer anderen Ausführungsform eines Filterabschnitts;

Fig. 2 eine graphische Darstellung, die den Bereich stabilen Arbeitens der in den Fig. 1a und 1b dargestellten Filter zeigt;

Fig. 3 eine Pseudophasenebenendarstellung, die verschiedene Grenzzyklen zeigt, die in den Filtern der Fig. 1a und 1b auftreten können;

Fig. 4 eine der Fig. 3 ähnliche Darstellung, die Übergangswege zwischen Grenzzyklen zeigt; 709881/1081

2728939

Fig. 5 eine D^-Dp-Darstellung eines verallgemeinerten Grenzzyklus, wenn Bp positiv und B,. negativ ist;

Fig. 6 eine D^j-Dp-Darstellung eines verallgemeinerten Grenzzyklus, wenn sowohl BJ als auch Bp positiv sind;

Fig. 7 eine Ü^Dp-Darstellung, welche die geschlossene Kurve zeigt, die gebildet wird, wenn die benachbarten Punkte in Fig. 6 verbunden sind;

Fig. 8 eine D^-Dg-Darstellung eines verallgemeinerten Grenzzyklus, wenn B₁ dicht bei Null liegt;

Fig. 9 ein Logikschaltbild einer erfindungsgemäßen Schaltungsanordnung zur Ausschaltung von Grenzzyklen in den Filtern der Fig. 1a und 1b;

Fig. 10 ein Logikschaltbild einer erfindungsgemäßen Schaltungsanordnung zur Ausschaltung von Gleichstrom- und Fs/2-Grenzzyklen;

Fig. 11 bis 14 graphische Darstellungen, welche die Vorteile der vorliegenden Erfindung gegenüber einem unbegrenzten beliebigen Abschneiden für verschiedene Werte von B₁ und Bp zeigen; und

Fig. 15 das Digitalfilter der Fig. 1a in einer abgewandelten Form, in der ein einziger Quantisierer verwendet wird.

709881/1081

Generell umfaßt die Erfindung die Verwendung einer Logikschaltungsanordnung, welche die Quantisierung von Multipliziererausgangssignalen begrenzt oder steuert, so daß ein beliebiges Abschneiden dieser Ausgangssignale anstelle einer Rundung nur in jenen Fällen erlaubt wird, in welchen ein solches Abschneiden vorteilhaft ist. D. h., man hat gefunden, daß das Multipliziererausgangs signal nur dann abgeschnitten werden sollte (d. h., die Rundung soll verhindert werden), wenn gewisse vorbestimmte Beziehungen zwischen dem Betrag und der Polarität der Zustandsvariablen D₁ und D₂ eines Rekursivfilters zweiter Ordnung bestehen, wobei D₁ = eine Version des Filterausgangssignals Y(n) ist, die zeitlich um ein Abtastintervall verschoben ist, und D₂ = eine Version des Filterausgangssignals Y(n), die zeitlich um zwei Abtastintervalle verschoben ist. Bei einer speziellen Form eines Rekursivfilters wird ein Abschneiden in dem Fall, in welchem B₁ (der Multipliziererkoeffizient im Rückkopplungsabschnitt erster Ordnung) negativ und B₂ (der Multipliziererkoeffizient im Rückkopplungsabschnitt zweiter Ordnung) positiv ist, nur erlaubt, wenn gilt

Vorzeichen von D₁ ^ Vorzeichen D₂ ist, oder Betrag D₂ > Betrag D₁.

Ähnlich wird für die gleiche Filterform und für den Fall, daß sowohl B₁ als auch B₂ positiv sind, ein Abschneiden nur erlaubt, wenn gilt:

709981/1081

Vorzeichen von D₁ = Vorzeichen von D2 oder Betrag Dp > Betrag D₁.

Nach einem weiteren Gesichtspunkt der Erfindung werden die Gleichstrom- und Halbabtastfrequenz-Grenzzyklen dadurch eliminiert, daß (1) das Auftreten dreier gleicher aufeinanderfolgender Beträge von D₁ festgestellt wird, was das gleiche ist wie das Feststellen, daß die Beträge von D₁, D₂ und Y(n) gleichzeitig gleich sind, und daß (2) der Betrag des nächsten D₁ auf eine solche Feststellung hin um Eins reduziert wird.

Es folgt nun die Erläuterung anhand von Ausführungsformen.

Die in Fig. 1a gezeigte Anordnung eines Filters zweiter Ordnung ist eine bekannte Form. Siehe beispielsweise "An Approach to the Implementation of Digital Filters", von L. B. Jackson u.a., IEEE Transactions on Audio and Electroacoustics, Band AU-I6, September 1968, Seiten 413 - 421. Man kann sich diese Filterform als zwei Teile enthaltend vorstellen: einen Rekursivteil 120, der die Pole (Verstärkung) des Filters bestimmt, und einen nichtrekursiven Teil 130, der die Nullstellen (Dämpfung) des Filters bestimmt.

Der Rekursivteil 120, auf den die vorliegende Erfindung gerichtet ist, umfaßt eine erste Rückkopplungsschleife, die einen

709881/1081

mit dem Ausgang einer ersten Verzögerungsschaltung 109 gekoppelten ersten Digital-Multiplizierer 100 aufweist, und eine zweite Rückkopplungsschleife, die einen mit dem Ausgang einer zweiten Verzögerungsschaltung 110 gekoppelten zweiten Digital-Multiplizierer 101 aufweist. Die Verzögerungsschaltung 109 (mit einer übertragungsfunktion Z" ) empfängt ihr Eingangssignal vom Ausgangspunkt 121 des Rekursivteils 120 und erzeugt an ihrem Ausgang eine Version D₁ des Rekursivteilausgangssignals Y(n), die zeitlich um ein Abtastintervall verzögert ist. Die Verzögerungsschaltung 110 (ebenfalls mit einer Übertragungsfunktion Z~ ) empfängt ihr Eingangssignal vom Ausgang der Schaltung 109 und erzeugt an ihrem Ausgang eine Version D₂ des Rekursivteilausgangssignals Y(n), die zeitlich um zwei Abtastintervalle verzögert ist. Das Ausgangssignal des Multiplizierers 101 (bei welchem es sich um das Produkt aus D₂(n) und dem Multipliziererkoeffizienten -Bp handelt), wird mit dem Ausgangssignal des Multiplizierers 100 (bei welchem es sich um das Produkt aus D^(n) und dem Multipliziererkoeffizienten -B^ handelt) in einem Addierer 117 kombiniert. Das Ausgangssignal des Addierers 117 wird mit dem Eingangssignal des Filters (X(n) genannt) mit Hilfe einer zweiten Addierschaltung 116 kombiniert, um das Ausgangssignal des Rekursivteils (Y(n)) am Punkt 121 zu ergeben.

Der nichtrekursive Teil 130 des Filters der Fig. 1a umfaßt Multiplizierer 111, 102 und 103, die Eingangssignale vom Addie-

709881/1081

rer 116, von der Verzögerungsschaltung 109 bzw. von der Verzögerungsschaltung 110 erhalten. Die Ausgangssignale der Multiplizierer 102 und 103 werden in einer Addierschaltung kombiniert, deren Ausgang mit einem Eingang eines Addierers 114 gekoppelt ist. Der zweite Eingang des Addierers 114 wird vom Ausgang des Multiplizierers 111 gespeist, und der Ausgang des Addierers 114 bildet das Ausgangssignal des gesamten Filters. Wie zuvor erwähnt ist der Aufbau des nichtrekursiven Teils 130 nicht direkt belangvoll für die vorliegende Erfindung und wird daherjnur zum Zweck der Vollständigkeit beschrieben.

Hinsichtlich des rekursiven Teils 120 zeigt eine Untersuchung der Fig. 1a, daß das Ausgangssignal Y(n) am Punkt 121 gegeben ist durch:

Y(n) = -B₁-D₁Cn) - B₂-D₂Cn) + X(n) für alle η (1)

mit D₁Cn) Ξ Υ(η-1);

D₂U) ^s Y(n-2) = D₁Cn-I); und

X(n) Ξ das abgetastete Eingangssignal des Filters.

Aus Vereinfachungsgründen werden X(n), Y(n), D₁Cn) und D₂(n) nachfolgend einfach als X, Y, D₁ bzw. D₂ bezeichnet.

Der Rekursivteil 120 zweiter Ordnung des Filters der Fig. 1a hat eine übertragungsfunktion, die gegeben ist durch

709881/1081

H(Z) = 1/ £i + B₁Z"¹ + B₂Z*"²] (2)

Der Bereich stabilen Arbeits des Filters liegt innerhalb des Dreiecks 251 in der in Fig. 2 .gezeigten I^-B^-Ebene. Die durch B₁ = 4B₂ definierte Parabelkurve 252 teilt das Dreieck in zwei Bereiche: jenen mit komplexen Z-Ebenen-Polpaaren (oberhalb der Parabel) und jene mit reellen Polpaaren (unterhalb der Parabel). Wenn die Multiplizierer 100 und 101 der Fig. la Vorzeichen-Betrag-Multiplizierer sind, die je Quantisierungsschaltungen zum Runden der durch sie erzeugten Produkte enthalten (beispielsweise die bekannten Multiplizierer, wie sie z. B. in der zuvor genannten US-PS 3 906 199 gezeigt sind), dann können für den Fall eines Nulleingangssignals für das Filter und von nicht-Null-Anfangsbedingungen für die Zustandsvariablen D₁ und D₂ Grenzzyklen für große Bereiche der B₂-B₁-Ebene auftreten. Diese Grenzzyklen, die erfindungsgemäß eliminiert sind, werden weiter unten diskutiert werden.

Zunächst dürfte es von Vorteil sein, die Beziehung zwischen Abschneiden und Runden klarzustellen, sowohl generell als auch bezüglich der spezifischen Multiplizierer der genannten US-PS. Generell kann man eine Zahl N mit jeglicher Basis darstellen durch

^N = · · · ^Nc ^Nb ^Na' ^Nz ^Ny ^Nx

709881/1081

wobei Ν_β ^ „ und N„ „ _ einzelne Ziffern sind.

a, Dy c x, y, ζ

Der Dezimalpunkt zwischen N_ und N_ trennt die Zahl in einen "zurückbleibenden Teil" links vom Dezimalpunkt und einen "weggestrichenen Teil" rechts vom Dezimalpunkt. Das Setzen des Dezimalpunkts beruht auf der Anzahl der Ziffern, die im Endprodukt erwünscht sind. Somit bedeuten die Ausdrücke "Abschneiden eines Produktes" und "Runden eines Produktes", wie sie hier verwendet werden, beide das Wegstreichen eines unerwünschten Teils eines Produktes, der universell Information (Ziffern) enthält, die weniger bedeutend sind als die zurückbleibende Information (Ziffern). Die niedrigstwertige Ziffer oder das niedrigstwertige Bit (LSB) des zurückbleibenden Teils ist N , während die höchstwertige Ziffer oder das höchstwertige Bit (MSB) des weggestrichenen Teils N ist. Bei positiven Zahlen und sowohl bei der Vorzeichen-Betrag- als auch der Zweier-Komplement-Arithmetik ist Abschneiden der Vorgang, durch welchen der wegzustreichende Teil von N einfach weggestrichen wird, und der zurückbleibende Teil wird unberührt und unverändert beibehalten. Zum Vergleich ist beim Runden eine Bestimmung erforderlich, um zu sehen, ob der Wert von N_z größer als oder gleich der Hälfte des Maximalwertes ist, den N_ annehmen kann. Ist dem so, wird N durch Erhöhen des Wertes von N um Eins aufgerundet und wird N . weggestrichen; ist dem nicht so, wird N durch einfaches Abschneiden abgerundet, wie es zuvor erläutert worden ist. Als

709881/1081

ein Beispiel in Dezimaldarstelltmg (Basis Zehn) wird die Zahl 238,3976 auf 238 sowohl gerundet als auch abgeschnitten; die Zahl 257,5931 wird auf 257 abgeschnitten, jedoch auf 258 gerundet, da das MSB des weggestrichenen Teils größer oder gleich 1/2 χ 9 = 4,5 ist.

Für eine Binärdarstellung gilt die obige Regel ebenfalls, wobei wieder positive Zahlen angenommen sind, unbesehen der Art der verwendeten Arithmetik. Beispielsweise wird die Zahl 10110,001 (22,125 bei der Basis 10) auf 10110 (22 bei der Basis 10) sowohl gerundet als auch abgeschnitten. Die Zahl 10110,101 (22,625₁₀) wird auf 10110 abgeschnitten, jedoch auf 10111 (23-jQ) gerundet, da das MSB des weggestrichenen Teils eine "1" ist.

Während die Eigenschaften der Vorzeichen-Betrag- und der Zweier-Komplement-Arithmetik für positive Zahlen gleich sind, gilt dies nicht für negative Zahlen. Beim Runden liegt die Differenz lediglich bei den Punkten -N,5, d. h., -N,5-Vorzeichen-Betrag-Zahlen werden auf -(N+1) gerundet, während -N, 5-Zweier-Komplement-Zahlen auf -N gerundet werden. Beim Abschneiden ist die Differenz bedeutender: Beim Vorzeichen-Betrag wird die Zahl -N_&, N_z auf -N abgeschnitten, beim Zweier-Komplement wird -N-N., jedoch auf -(N_+1) abgeschnitten. Ein Beispiel für

β Ζ el

die letztere Differenz: Bei der Vorzeichen-Betrag-Arithmetik

709881/1081

wird -5,2 abgeschnitten auf -5, während es bei der Zweier-Komplement- Arithmetik auf -6 abgeschnitten wird.

Der in der genannten US-PS gezeigte Digital-Multiplizierer ist tatsächlich so angeordnet, daß er anstelle eines Abschneidens eine Rundung erzeugt, wenn das in dieser Patentschrift mit R bezeichnete Signal eine "1" ist. Auch ist dieser Multiplizierer für eine Vorzeichen-Betrag-Arithmetik aufgebaut. Wenn andererseits das Signal R entfernt wird, tritt ein Abschneiden auf. Wie zuvor erwähnt, liegt das Wesen der in der genannten US-PS beschriebenen Erfindung darin, das R-Signal wahlfrei zu entfernen, um Grenzzyklen im Filter zu reduzieren.

Kehrt man nun wieder zur vorausgehenden Diskussion bezüglich der Natur der Grenzzyklen im Filter der Fig. 1a zurück, so erscheint ein Erläuterungsbeispiel hilfreich. Es seien angenommen: ein Null-Eingangssignal für das Filter (X(n)=O), Anfangszustandsvariable D₁ = 8 und D₂ = 8 und Multipliziererkoeffizienten B₁ = -1,84375 und B₂ = 0,9375. Außerdem wird für die Multiplizierer 100 und 101 ein reines Runden angenommen. Unter diesen Bedingungen ist das erste Filterausgangssignal unter Verwendung von Gleichung (1) gegeben durch:

γ = -(-1,84375)(8) - (0,9375)(8) + 0

= (14,75 ?* 15) - (7,5 %> 8) + 0 = 7,

709881/1081

wobei das Symbol —ψ für Runden steht. Im nächsten Zyklus der Filteroperation werden die Variablen zu D₁ = 7 und Dp = 8; das Ausgangssignal ist somit Y = -(-1,84375(7)) - (0,9375)(8) = (12,90625 -£> 13) - (7,5 ^* B) = 5. Wenn die Operation fortgeführt wird, wird daher der in der folgenden Tabelle dargestellte Grenzzyklus erzeugt:

	TABELLE	1	D2	Y
Zyklus	' D1	8	7
Anfangsbedingung	8	8	VJl
2	7	7	2
3	VJl	VJl	-1
4	2	2	-4
5	-1	-1	-6
6	-4	-4	-7
7	-6	-6	-7
8	-7	-7	-6
9	-7	-7	-4
10	-6	-6	-1
11	-4	-4	2
12	-1	-1	VJl
13	2	2	7
14	5	vji	8
15	7	7	8
16	8	8	Der Zyklus wiederholt sich.
Anfang	8

709881/1081

Wie man aus der vorausgehenden Tabelle sieht, hat der von der Anfangsbedingung D^ = D₂ = 8 erzeugte Grenzzyklus eine Länge von 16 und eine Spitze-zu-Spitze-Amplitude von 15. Man sieht auch, daß D₁ eine verzögerte Version von Y und Dp eine verzögerte Version von D₁ ist. Demgemäß wird in der folgenden Tabelle anderer Grenzzyklen, die für die obigen Werte von B₁ und B₂ möglich sind, lediglich der Wert von D₁ spezifiziert:

TABELLE 2

	Anfangsbedingung ]	6	5	D1 = D2 .
	7			4
Zvklus		5	4
2	6	3	2	3
3	4	1	0	2
4	1	-1	-2	1
5	-2	-3	-4	0
6	VJl	VJl ·	-5	-1
7	-7	-6	ι VJl	-2
8	-8	-6	-4	-3
9	-8	ι VJl	-2	-4
10	-7	-3	0	-4
11	VJl	-1	2	-3
12	-2	1	4	-2
13	1	3	VJl	-1
14	4	0

709881/1081

Anfangsbedingung D₁ = D₂ = 7 6 5 4

Zyklus	6	5	14	1
15	7	6	10	2
16				3
17			4
18	16	16	18
Länge	15	12	8
Spitze-zu-Spitze- Amplitude

Die brauchbarste Darstellung der in den vorausgehenden Tabellen beschriebenen Grenzzyklen ist in Fig. 3 gezeigt, die eine Darstellung des gegenwärtigen Wertes D-. (n) fhorizontale Achse} in Abhängigkeit vom vorausgehenden Wert D₂(n) ^vertikale Achse] ist. Diese Darstellung, die manchmal als Pseudophasenebene-Dar- stellung bezeichnet wird, wird nachfolgend einfach als D₁-D₂- Darstellung bezeichnet.

In Fig. 3 stellt Kurve 301 den in Tabelle 1 oben spezifizierten Grenzzyklus dar. Kurven 302 - 305 repräsentieren je einen der Grenzzyklen der Spalten 1 bis 4 der Tabelle 2. Punkte 306 bis 309 repräsentieren Gleichstromgrenzzyklen, die für D₁ = D₂ = ί 1', i 2, ± 3 bzw. ± 9 auftreten. Beispielsweise gilt für

D₂ = +2

709881/1081

Y = (-B₁)D₁ + (-B₂)D₂ + X = (1,84375)(2) + (-0,9375)(2) = (3,6875 £* 4) - (1,875 Λ 2) = 4-2
= 2,

was bedeutet, daß das Filterausgangssignal bei 2 stationär bleibt.

Es ist möglich, nach bekannten Methoden die Grenzzyklen 301 305 der Fig. 3 dadurch zu vermeiden, daß die Produkte an den Ausgängen der beiden Multiplizierer 100 und 101 nicht gerundet sondern einfach abgeschnitten werden. Für D₁ = D₂ = 8 beispielsweise sind die aufeinanderfolgenden Werte von Y, des Filterausgangssignals, 7, 5, 3, 1, -1 und 0, zu welchem Zeitpunkt das Filterausgangssignal bei 0 bleibt. Die Lösung des reinen Abschneidens leidet jedoch an einer Anzahl von Mangeln. Erstens: die Quantisierungsfehler beim Vorhandensein einer Signalerhöhung. Zweitens: Gleichstrom- und Halbabtastfrequenz-Grenzzyklen werden durch das Abschneiden nicht eliminiert, so daß noch beliebige Grenzzyklen auftreten können, beispielsweise in einer Kaskade aus Abschnitten zweiter Ordnung mit dem vorausgehenden Abschnitt, die einen Gleichstrom-Grenzzyklus erzeugt.

Um den Effekt des Quantisierungsrauschens beim Vorhandensein

709881/1081

von Signalen minimal zu machen und auch Grenzzyklen zu unterdrücken, wird bei der in der genannten US-PS beschriebenen Lösung ein wahlfreies Abschneiden des B-Dp-Produktes verwendet. Obwohl diese Methode teilweise wirksam ist, erlaubt sie jedoch noch die Existenz von Gleichstrom- und Halbabtastfrequenz-(Fs/2)Grenzzyklen; ferner ist die Squelchzeit, d. h., Störungssperrzeit, (die Anzahl der Schritte, die zum Konvergieren auf Gleichstrom oder Fs/2 erforderlich sind) für eine solche Anordnung größer als die Squelchzeit bei Verwendung der vorliegenden Erfindung.

Da die meisten Grenzzyklen erzeugt werden durch Quantisieren von Fehlerfolgen, die hoch korreliert sind, nimmt die vorliegende Erfindung Kenntnis von der Tatsache, daß rein stochastische Methoden kein optimales Mittel zu deren Unterdrückung sind. Vielmehr wird vorliegend eine Pseudozufalls- oder teilweise deterministische Lösung verwendet, um eine rasche Unterdrückung der Grenzzyklen zu erreichen. Bei dieser Lösung wird ein begrenztes wahlfreies Abschneiden des BpDp-Produktes (oder bisweilen des B^D,.-Produktes oder beider Produkte) verwendet, um die Squelchzeit der Grenzzyklen zu reduzieren und deren Konvergenz zu garantieren. Verwandte Methoden werden verwendet, um die Gleichstrom- und Fs/2-Grenzzyklen festzustellen und zu unterdrücken. Diese Lösung nimmt somit Kenntnis von der Tatsache, daß, wenn ein wahlfreies Abschneiden

709881/1081

des BpDp-ProcLiiktes ohne Beschränkung erlaubt wird, oft Situationen auftreten, in denen ein größerer Grenzzyklus resultieren kann. Dies kann natürlich zu einem unerwünschten Schwingeffekt führen (d. h., zu einer Bewegung von einem kleineren zu einem größeren Grenzzyklus und umgekehrt).

Die Notwendigkeit für Beschränkungen gemäß der Erfindung wird am besten durch folgendes Beispiel erläutert. Für die zuvor in Fig. 3 gezeigten Grenzzyklen zeigt Fig. 4 die Wirkung des Abschneidens des BgDg-Produktes für drei Zustände: nämlich (-1,1), (-3,-1) und (-5,-3), welche Zustände alle auf dem Grenzzyklus 401 liegen, der durch den Anfangszustand (6,6) definiert ist. Das Abschneiden des Produktes B₂D₂ vom Zustand (-1,1) erzeugt den Übergangsweg 410 zum Zustand (-2,-1), was erwünscht ist, da dies zu einem Schritt herab zum kleineren Grenzzyklus 402 führt, der durch den Anfangs zustand (4,4) definiert ist. Das Abschneiden des B₂D₂-Produktes vom Zustand (-5,-3) erzeugt jedoch einen Übergangsweg 411 zum Zustand (-7r5)» was unerwünscht ist, da dies zu einem Schritt hinauf zum größeren Grenzzyklus 403 führt, der durch den Anfangszustand (7,7) definiert ist. Auch der Übergangsweg 412, der von (-3»-i) erzeugt wird, ist gleichermaßen unerwünscht, da er in einem Vier-Schrittübergang resultiert, der zum Gleichstromgrenzzyklus von (-9,-9) führt, welcher Zustand durch wahlfreies Abschneiden des B₂D₂-Produktes nicht geändert werden kann. Damit ist klar gezeigt, daß bestimmte Zustände existieren, bei denen ein wahlfreies

709881/1081

Abschneiden hilfsreich ist, daß jedoch unglücklicherweise andere Zustände auftreten, bei denen ein wahlfreies Abschneiden schädlich ist. Die Identifikation und Ausschaltung des letzteren ist Gegenstand der vorliegenden Erfindung.

Die Art der erfindungsgemäß verwendeten Beschränkungen versteht man am besten anhand der D₁-Dp-Ebene-Darstellung des Grenzzyklus. Generell besteht das erwünschte Ergebnis darin, sicherzustellen, daß ein Abschneiden nur eine Verschiebung von einem existierenden Grenzzyklus zu einem neuen Zustand führt, der innerhalb, oder im schlechtesten Fall, auf der alten Grenzzykluskurve liegt. (Beispielsweise ist in Fig. 4 der übergang 410 erlaubt, während die Übergänge 411 und 412 verhindert werden sollen.) Zum leichteren Verständnis werden die speziellen Beschränkungen nachfolgend für die vier unterschiedlichen Vorzeichenkombinationen von B₁ und B₂ abgeleitet.

a) Positives B₂ und negatives B₁ (Niederfrequenzpole)

Für den Fall eines positiven Bp und eines negativen B₁ ist eine D«.-Dp-Darstellung eines verallgemeinerten Grenzzyklus in Fig. 5 gezeigt. In dieser Figur symbolisieren die kleinen Pfeile die effektive Bewegung aufgrund des Abschneidens ohne Begrenzungen (vorausgesetzt, das BpDg-Produkt wird aufgerundet). Anders ausgedrückt, der nächste Wert D^n+1) = Y(n), der nach dem Ab-

709881/1081

schneiden resultiert, verschiebt sich in Richtung der Pfeile in Fig. 5 wenigstens im gewöhnlichen Fall, in welchem aufeinanderfolgende Zustände dicht nebeneinander liegen.

Um das zuvor angegebene Ziel zu erreichen, nämlich ein Abschneiden nur zu erlauben, wenn es nicht schädlich ist, zeigt ein Betrachten der Fig. 5, daß die gewünschten Beschränkungen darin bestehen, ein Abschneiden nur zu erlauben, wenn gilt

Vorzeichen von D^ Φ Vorzeichen von Dp, oder Betrag von Dp > Betrag von D₁.

Mit anderen Worten, die verbotenen Bereiche (d. h. die Bereiche DR, in denen ein Abschneiden nicht zugelassen werden sollte ) reichen von 0° bis 45° und von 180° bis 225°. Erlaubt man ein Abschneiden in diesen Bereichen nicht, wird eine Verschiebung zu größeren Grenzzyklen vermieden, während eine Verschiebung zu einem kleineren (oder gleichen) Grenzzyklus zugelassen ist.

Eine vereinfachte Version der oben genannten Beschränkungen kann verwendet werden, wenn eine vereinfachte (nachfolgend diskutierte) Ausführung erwünscht ist. Beispielsweise kann lediglich die Beschränkung nach Gleichung (4) verwendet werden, in welchem Fall die Bögen ABC und EFG erlaubt wären. Alternativ dazu kann die Beschränkung lediglich von Gleichung (5) verwendet werden, in welchem Fall die Bogen DEF und HAB er-

709881/1081

laubt wären. Die Verwendung nur von Gleichung (5) alleine ist nahezu so effektiv wie die vollen Beschränkungen bei Verwendung der Gleichungen (4) und (5).

b) Bp und B₁ positiv (Hochfrequenzpole)

Für positives B₁ und Bp ändert sich das Wesen der Grenzzyklen auf zwei bedeutsamen Wegen. Erstens neigen aufeinanderfolgende Werte von D₁ zu einer Änderung des Vorzeichens. Wenn die aufeinanderfolgenden Zustände in der D^-Dp-Ebene verbunden werden, erscheint das in Fig. 6 gezeigte sternartige Muster. (In Fig. ist B₁ = 1,84375 und B₂ = 0,9375.) Zweitens liegt die Hauptachse der Darstellung der Fig. 6 im zweiten und im vierten Quadranten.

Da sich die erfindungsgemäße Beschränkungsstrategie auf das "Innere" der D₁-D₂-Grenzzyklusdarstellung bezieht, wird eine geeignete Festlegung der sternförmigen Darstellung dadurch erzeugt, daß die Zustände im Sinn der nächstllegenden Nachbarschaft verbunden werden, wie es durch die geschlossene Figur gezeigt ist, die durch die gestrichelte Linie 601 definiert ist. Fig. 601 ist erneut in Fig. 7 eingezeichnet, in welcher symbolische Pfeile die Richtung der Verschiebung zum nächsten Zustand zeigen, wobei wieder ein Abschneiden ohne Beschränkung angenommen ist. In diesem Fall sind die Pfeile im Hinblick

709881/1081

darauf konstruiert, daß die Zustände typischerweise zwischen dem zweiten und dem vierten Quadranten schwingen, so daß sich das Vorzeichen von D₂ bei jedem Abtastintervall umkehrt. Demgemäß hängt die Richtung des Pfeils des gegenwärtigen Zustands vom Vorzeichen des vorausgehenden Wertes von Dp ab: Wenn das gegenwärtige D₂ positiv ist, zeigen die Pfeile nach links, während sie nach rechts zeigen, wenn das gegenwärtige D₂ negativ ist.

Für die zuvor beschriebene Situation erlauben die erfindungsgemäßen Beschränkungen ein Abschneiden nur, wenn gilt:

Vorzeichen von D₁ = Vorzeichen von D₂ (6) oder Betrag von D₂ > Betrag von D... (7)

Die verbotenen Bereiche reichen deshalb von 135° bis 180° und von 315° bis 360°. Wie zuvor können einfachere Beschränkungen verwendet werden, wobei Gleichung (7) wirksamer ist als Gleichung (6).

c) B₂ negativ

FUr beide Vorzeichen von B₁ sind bei B₂<0 die Pole reell, mit einem Pol auf jeder Seite des Ursprungs. Die einzigen Grenzzyklen, deren Existenz man sich denken kann, sind Gleichstromoder Halbabtastfrequenz-Zyklen. Ein Abschneiden ohne Beschrän-

709881/1081

kung kann zur Unterdrückung dieser Zyklen verwendet werden, vorausgesetzt, daß das BpDp-Produkt aufgerundet wird. Dies ist jedoch nicht immer der Fall, und die nachfolgende Erläuterung beschreibt eine Schaltungsanordnung, die für alle Gleichstromoder Fs/2-Grenzzyklen wirksam ist, ob nun das Produkt BpDp aufgerundet wird oder nicht.

d) B₁ effektiv Null

Wenn B₁ nahezu Null ist, macht es die Rundungsoperation einem Null-Koeffizienten äquivalent. Zwei übliche Grenzzyklen, von denen bekannt ist, daß sie bei dieser Anordnung auftreten, sind Viertelabtastfrequenz-Grenzzyklen und "Nadelrad"-Grenzzyklen. Letztere bestehen aus nahezu 114 Frequenzgrenzzyklen, ausgenommen, den D₁-Dp-Zuständen fehlt einer zum schließen. Als Resultat tritt eine vielfach geschichtete D^Dp-Darstellung auf, wenn der Schließzustand eine Präzession um die D^j-Dp-Ebene aufweist; der solchermaßen erzeugte Grenzzyklus ist sehr lang. Ein Beispiel eines Ifcdelrad-Grenzzyklus ist in Fig. 8 für B₂ = 0,9375 und B₁ = -0,0625 gezeigt.

Bei den Nadelrad- und 1/4-Frequenz-Grenzzyklen resultiert ein reines Abschneiden in einer Bewegung zu einem anderen Zustand auf dem selben Grenzzyklus oder einem Grenzzyklus mit äquivalenter Amplitude. Demgemäß gibt es bei dieser Situation keine

709881/1081

verbotenen Bereiche. Anders ausgedrückt, für den Fall von B₁ = O reicht ein wahlfreies Abschneiden ohne Beschränkung zur Eliminierung von Grenzzyklen aus.

Die vorausgehende Analyse kann einfach folgendermaßen angegeben werden: Ein Abschneiden ist im B₂-Multiplizierer 101 der Fig. 1a erlaubt auf der Grundlage des relativen Betrages von D₁ und Dp, der Polaritätsbeziehung zwischen D₁ und Dp und der Polarität (dem Vorzeichen) des Koeffizienten B₁.

Die folgende Tabelle erläutert das Vorausgehende nocheinmal:

TABELLE 3

Vorzeichen von D^i = Vorzeichen von D₀

Abschneiden erlaubt

Zeile

+	da	-	da	1
+	nein	da	da	2
	nein	nein	3
	da	nein
nein	da	5

Für den Fall eines seriellen Datenflusses im Vorzeichen-Betrag-

709881/1081

Format (mit einer 0 im Vorzeichenbit für eine positive Zahl und einer 1 im Vorzeichenbit für eine negative Zahl) wird eine Ausführungsform einer Logikschaltung, die zur Durchführung der angegebenen Strategie verwendet werden kann, in Fig. 9 gezeigt. Die Schaltungsanordnung innerhalb des Kastens 901 ist dafür ausgelegt, die Vorzeichen- oder Polaritätsbeschränkung zu untersuchen, während die Schaltungsanordnung im Kasten 951 dazu ausgelegt ist, die Betngsbegrenzung zu überprüfen.

In der Vorzeichenbegrenzungsschaltungsanordnung 901 wird das Eingangssignal D₁ auf Leitung 902 einem der Eingangsanschlüsse von UND-Gattern 911 und 914 und in invertierter Form einem der Eingangsanschlüsse von UND-Gattern 912 und 913 zugeführt. Das Eingangssignal D₂ auf Leitung 903 wird den anderen Eingangsanschlüssen der UND-Gatter 911 und 913 zugeführt, und in invertierter Form den anderen Eingangsanschlüssen der UND-Gatter und 914. Demgemäß ist der Ausgang des UND-Gatters 912 H (auf hohem Potential), wenn sowohl D₁ als auch D₂ positiv sind, ist der Ausgang des UND-Gatters 911 H, wenn sowohl D₁ als auch D₂ negativ sind, und ist der Ausgang entweder des UND-Gatters 913 oder des UND-Gatters 914 H, wenn die Vorzeichen von D₁ und D₂ verschieden sind. Die Ausgangssignale der Gatter 911 und 912 werden einer ODER-Verknüpfung unterzogen, und zwar in einem ODER-Gatter 915, dessen Ausgang H ist, wenn die Vorzeichen von D₁ und D₂ gleich sind. Die Ausgangssignale der Gatter

709881/1081

913 und 914 werden einer ODER-Verknüpfung in einem ODER-Gatter 916 unterzogen, dessen Ausgang H ist, wenn die Vorzeichen von D₁ und D₂ verschieden sind.

Das Ausgangssignal des Gatters 915 wird einem Eingang eines UND-Gatters 917 zugeführt; ein zweiter Eingang des Gatters 917 erhält von Leitung 901 einen Vorzeichenbitzeitsteuerungsimpuls. Dem dritten Eingang des Gatters 917, der invertiert ist, wird das Signal von der B₁-Leitung 905 zugeführt. Der Ausgang des Gatters 917 ist also beim Auftreten eines Vorzeichenbits nur H, wenn (a) B₁ ein Vorzeichenbit 0 aufweist, was ein positives Vorzeichen darstellt, und (b) das Vorzeichen von D₁ = Vorzeichen von D₂ ist, wobei den Bedingungen in Zeile 2 der Tabelle 3 genüge getan ist. In gleicher Weise wird das Ausgangssignal des Gatters 916 einem Eingangsanschluß eines UND-Gatters 918 zugeführt; ein zweiter Eingang des Gatters 918 erhält von Leitung 904 einen Vorzeichenbitzeitsteuerungsimpuls. Dem dritten Eingang des Gatters 918, der jedoch nicht invertiert ist, wird ein Signal von der B₁-Leitung 905 zugeführt. Man sieht also, daß der Ausgang des Gatters 918 beim Auftreten eines Vorzeichenbits nur H ist, wenn (a) B₁ ein Vorzeichenbit 1 aufweist, was ein negatives Vorzeichen bedeutet, und (b) das Vorzeichen von D₁ Φ Vorzeichen von D₂ ist, wodurch den Bedingungen in Zeile 5 der Tabelle 3 Genüge getan ist.

In der Betrag-Begrenzungsschaltungsanordnung 951 ist der Aus-

709881/1081

gang des Gatters 913 mit einem Eingang eines UND-Gatters 919 gekoppelt, und der Ausgang des Gatters 914 ist mit einem Eingang eines UND-Gatters 920 verbunden. Den restlichen Eingängen der Gatter 919 und 920 werden invertierte Eingangssignale von dem Vorzeichenbitzeitsteuerungsimpuls auf Leitung 904 zugeführt. Das Ausgangssignal des Gatters 919 wird dem Setzeingang eines Flipflops 921 zugeführt, während das Ausgangssignal des Gatters 920 auf den Rücksetzeingang des selben Flipflops gegeben wird. Zusätzlich wird der Vorzeichenlitze itsteuerungsimpuls auf Leitung 904 invertiert und einem ^-Eingang des Flipflops 921 zugeführt, welches Signal derart ist, daß es das Flipflop bei der vorauseilenden Kante des Impulses zurücksetzt. Das Flipflop 921 führt also einen Betragsvergleich zwischen Ü£ und D^ auf einer bitseriellen Basis durch (die Vorzeichenbitinformation wird vom Vergleich aufgrund der invertierten Eingänge der Gatter 919 und 920 ausgeschlossen) . Wenn das Flipflop 21 genau vor dem Zeitpunkt des Vorzeichenbits im Setzzustand ist, ist demgemäß Dp größer als D₁. Das Flipflop wird dann durch den K-Eingang zurückgesetzt, und der nächste Vergleich läuft in gleicher Weise ab. Das Ausgangssignal des Flipflops 921 wird einem Eingang eines UND-Gatters 922 zugeführt, dessen anderer Eingang mit der Leitung 904 verbunden ist. Das Ausgangssignal des Gatters 922 erfüllt deshalb die Bedingungen der Zeile 1 in Tabelle 3.

Die Ausgangssignale der UND-Gatter 917, 918 und 922 werden je

709881/1081

einem ODER-Gatter 923 zugeführt, das mit dem Setzeingang eines zweiten Flipflops 924 verbunden ist. Letzteres Flipflop ist ein Zeitsteuerungspuffer, der gesetzt ist, wenn die Beschränkungen erfüllt sind, und der zurückgesetzt ist, wenn auf Leitung 925 ein Modenumschaltzeitsteuerungsimpuls empfangen worden ist. Der Ausgang des Flipflops 924 ist mit einem Eingang eines UND-Gatters 926 verbunden. Dem Gatter 926 wird über einen zweiten Eingang über eine Leitung 927 ein Signal von einem Zufallsrauschgenerator bekannter Art zugeführt. Der dritte Eingang des Gatters 926 wird von der Leitung 925 gespeist, die den Modenumschaltzeitsteuerungsimpuls führt. Demgemäß repräsentiert das Ausgangssignal des UND-Gatters 926 ein Steuersignal, das wahlfrei H ist (für ein Abschneiden), jedoch unter der Steuerung der erfindungsgemäßen Beschränkungen.

Bei der Logikschaltungsanordnung der Fig. 9 ist kein Versuch unternommen worden, logische Überlaufzustände zu vermeiden, da dies leicht von einem Fachmann des vorliegenden Gebietes getan werden kann. Wenn die Schaltungsverzögerungen richtig gewählt sind, ist es möglich, die Notwendigkeit für das Flipflop 924 zu vermeiden. Zur Durchführung allein der Betragsbeschränkung können die Gatter 911, 912, 915, 916, 917 und natürlich eliminiert werden.

Vor der Beschreibung eines weiteren erfindungsgemäßen Gesichtspunktes ist es wichtig, darauf hinzuweisen, daß die Logikschal-

709881/1081

tung der Fig. 9 nur ein möglicher V/eg zur Durchführung der in Tabelle 3 gezeigten Beschränkungen ist, und daß viele alternative Anordnungen möglich sind. Beispielsweise sind D. und Dp zuvor als Versionen des Filterausgangssignals definiert worden, die zeitlich um ein bzw. zwei Abtastintervalle verschoben sind; in der in Fig. 1a gezeigten Filterform war die Zeitverschiebung spezifiziert als eine Verzögerung des Ausgangssignaly Y(n), und die Versionen D₁ und Dp v/aren bequem an Punkten innerhalb des Filters verfügbar, genau gesagt, D₁ am Eingang der Verzögerungsschaltung 110 und Dp am Ausgang der Verzögerungsschaltung 110. Anstatt jedoch die D.- und Dp-Signale von innerhalb des Filters zu verwenden, ist es auch möglich, auf einanderf olgende AusgangssignaleY(n) des Filters mit einer an den Punkt 121 der Fig. 1a angeschlossenen externen Speicherschaltungsanordnung zu überwachen, da diese Ausgangssignale auch zeitlich um ein Abtastintervall gegeneinander verschoben sind. Wenn letztere Lösung gewählt wird, tragen jedoch die Kosten für die zusätzliche Speicherkapazität, beträchtlich zu den Gesamtkosten der erforderlichen Logik bei, ohne einen Gewinn bei der Leistungsfähigkeit.

Die vorliegende Erfindung arbeitet gleich gut mit Formen von rekursiven Filtern zweiter Ordnung, die anders sind als die in Fig. 1 gezeigte Form. Speziell eine alternative Form ist in Fig. 1b gezeigt, die wie Fig. 1a zwei Verzögerungselemente 109'

709881/1081

lind 110· mit Übertragungsfunktionen Z~ aufweist, ferner zwei Digital-Multiplizierer 100» und 101* mit Multipliziererkoeffizienten -B₁ bzw. -B₂, und zwei Addierschaltungen 116¹ und 117'. Zu Vergleichszwecken behalten die Komponenten der Fig. 1b die gleichen Kennzeichnungen wie jene der Fig. 1a, sind jedoch mit einem Strichindex versehen.

Das Ausgangssignal Y(n) des Filters gemäß Fig. 1b am Punkt 121' wird dem Multiplizierer 100· und von da über einen Addierer 117' der Verzögerungsschaltung 109^f zugeführt. Somit ist das Ausgangssignal der Schaltung 109¹, das von der ersten Rückkopplungsschleife (mit der Schaltung 109' und dem Multiplizierer 100') abgeleitet ist, gegeben durch B-jD-j» wobei wie zuvor gilt: D₁ ξ Y(n-1). Das Ausgangssignal am Punkt 121 · wird ebenfalls dem Multiplizierer 101 · und von dort den Verzögerungsschaltungen 110· und 109' zugeführt. Demgemäß ist das Ausgangssignal der Schaltung 109', das von der zweiten Rückkopplungsschleife (mit der Schaltung 110' und dem Multiplizierer 101') abgeleitet ist, gegeben durch B₂D₂, wobei wie zuvor gilt: D₂ = Y(n-2) s D,j(n-1). Das Ausgangs signal der Schaltung 109' wird mit dem Filtereingangssignal X(n) im Addierer 116' kombiniert. Das Ausgangssignal des Addierers, das das Filterausgangssignal Y(n) darstellt, ist somit das gleiche wie das der Gleichung (1).

Bei der in Fig. 1b gezeigten Filterform werden die für die Ein-

709801/1081

gangsleitungen 902 und 903 der Fig. 9 benötigten Signale D₁ und D₂ vom Eingang bzw. Ausgang der Verzögerungsschaltung 109¹ abgeleitet.

Neben den in den Fig. 1a und 1b gezeigten Formen können rekursive Digitalfilter zweiter Ordnung noch andere Formen haben, auf welche sich die vorliegende Erfindung anwenden läßt. Im allgemeinsten Sinn muß jedoch jede solche Form als Vorbedingung solche Verzögerungseinrichtungen, Multiplizierer, Quantisierungseinrichtungen und Summiereinrichtungen aufweisen, daß die Ausgangsgleichung (1) erfüllt ist, selbst wenn die Ausdrücke B₁ und B₂ in dieser Gleichung lediglich algebraisch mit den wirklichen Koeffizienten der im Filter verwendeten Multiplizierer verknüpft sind, und die Ausdrücke D₁ und D₂ brauchen nicht am Eingangs- und am Ausgangsanschluß eines einzigen Verzögerungselementes aufzutreten. Trotzdem kann bei diesen zusätzlichen Formen die vorliegende Erfindung in die Praxis umgesetzt werden, indem das wahHireie Abschneiden des in wenigstens einem der Multiplizierer gebildeten Produkts auf jene Fälle beschränkt wird, in denen nicht ein grösserer Grenzzyklus erzeugt wird.

Es sei nun ein weiterer Gesichtspunkt der vorliegenden Erfindung betrachtet. Es wurde zuvor gesagt, daß rekursive Digitalfilter zweiter Ordnung der in den Fig. 1a und 1b gezeigten

709881/1081

Arten oft Fs/2- oder Gleichstrom-Grenzzyklen, oder beide, aufweisen und daß diese Grenzzyklen spezielle Eigenschaften haben, die eine Unterdrückung schwieriger machen. Speziell können Grenzzyklen auftreten, wenn keines, eines oder beide der Produkte B₁D₁ und BpD₂ aufgerundet v/erden. Bei dem in Fig. 3 gezeigten Beispiel umfaßte der Gleichstromzustand von 9,9 ein Aufrunden von B₁D₁ und ein Abrunden von B₂D₂* Ein wahlfreies Abschneiden von B₂D₂ hat somit keine Steuerwirkung auf diesen Grenzzyklus. Tatsächlich katapultiert in vielen Fällen ein wahlfreies (Random) Abschneiden das Filter in einen grösseren Grenzzyklus eines Typs mit mehr als zwei Zuständen.

Um Gleichstrom- und Fs/2-Grenzzyklen zu eliminieren, sieht die vorliegende Erfindung eine Einrichtung zum Feststellen von deren Vorhandensein durch Vergleich der Beträge von D₁ und D₂ in zwei aufeinanderfolgenden Übergängen vor. (Dies ist äquivalent zum Vergleich dreier aufeinanderfolgender Werte von D₁.) Immer wenn alle drei Beträge oder Größen gleich sind, wird angenommen, daß ein Gleichstrom- oder Fs/2-Grenzzyklus existiert; der Grenzzyklus wird dann durch Reduzieren der Größe des nächsten D₁ um Eins eliminiert.

Da die Beträge oder Größen von D₁ und D₂ bereits in der Schaltungsanordnung der Fig. 9 überprüft worden sind, ist die zusätzliche Schaltungsanordnung, die zum Feststellen dreier gleicher Größen von D₁ erforderlich wäre, nicht groß: Es wird Ie-

709881/1081

diglich ein Extraspeicher zum überbrücken zweier aufeinanderfolgender Übergänge benötigt. Eine Ausführungsform einer solchen Schaltungsanordnung ist in Fig. 10 dargestellt. Wie dort gezeigt ist, sind UND-Gatter 913 und 914 und ein ODER-Gatter 916 (die alle Teil der Schaltungsanordnung der Fig. 9 sind) so angeordnet, daß sie ein Ausgangssignal H am Gatter 916 erzeugen, wenn die Eingangssignale D^ und Dp verschieden sind. Der Ausgang des Gatters 916 ist mit einem Eingang eines UND-Gatters 1001 verbunden, und der von einer Leitung 1002 abgenommene invertierte Vorzeichenbitzeitsteuerungsimpuls wird dem anderen Eingang dieses UND-Gatters zugeführt. Demgemäß ist für Zeitintervalle, die nicht dem Vorzeichenbit zugeordnet sind (d. h., für den Betragsteil eines Wortes), der Ausgang des UND-Gatters 1001 auf H, wenn gilt: ID₁I φ ID₂I.

Ein Flipflop 1003 ist gesetzt, wenn der Vorzeichenbitzeitsteuerungsimpuls nicht vorhanden ist, und ist zurückgesetzt, wenn der Ausgang des Gatters 1001 auf H ist. Demgemäß ist der DATEN-Ausgang des Flipflops 1003 auf H, wenn eine erste Anpassung zwischen ID₁I und ID₂I existiert, und dieses Signal H wird beim nächsten Auftreten eines Vorzeichenbitzeitsteuerungsimpulses auf Leitung 1002 über ein UND-Gatter 1004 übertragen, um ein zweites Flipflop 1006 zu setzen. Wenn andererseits das Flipflop 1003 nicht gesetzt ist, wird dessen DATEN-Ausgangssignal beim nächsten Auftreten eines Vorzeichenbitzeitsteuerungsimpulses über ein UND-Gatter 1005 übertragen, um das Flipflop 1006

zurückzustellen.

709881/1081

Der DATEN-Ausgang des Flipflops 1006 ist mit einem ersten Eingang eines UND-Gatters 1007 verbunden, und der DATEN-Ausgang des Flipflops 1003 ist an einen zweiten Eingang des Gatters 1007 angeschlossen. Der dritte Eingang des UND-Gatters 1007 erhält den Vorzeichenbitzeitsteuerungsimpuls auf Leitung 1002. Der Ausgang des Gatters 1007 geht somit nur auf H, wenn (a) I D^ I = iDpl im gegenwärtigen Zustand ist, wie es durch einen Setzzustand des Flipflops 1003 angezeigt wird, und (b) ID₁1 = IDpI im vorausgehenden Zustand ist, wie es durch einen Setzzustand des Flipflops 1006 angezeigt wird. Anders ausgedrückt ist der Ausgang des UND-Gatters 1007 lediglich dann H, wenn die Beträge von D₁ und Dp in zwei aufeinanderfolgenden Übergängen gleich sind, was das Vorhandensein eines Gleichstrom- oder Fs/2-Grenzzyklus anzeigt.

Das Ausgangssignal des UND-Gatters 1007 wird verwendet, um ein drittes Flipflop 1008 zu setzen, das nach dem Auftreten eines Synchronisationsimpulses auf Leitung 1009 zurückgesetzt wird. Letzterer Impuls tritt am Ende der Verarbeitung eines Jeden Wortes im Filterabschnitt zweiter Ordnung auf und kann durch eine nicht gezeigte Standard-Zeitsteuerungsschaltungsanordnung erzeugt werden. Das DATEN-Ausgangssignal des Flipflops 1008 passiert beim Auftreten des Synchronisationsimpulses ein UND-Gatter 1010 und wird einen» Zweier-Komplementierer 1011 zugeführt, der in Standardweise aufgebaut ist, um ein Binärwort mit einer Größe von "1" zu erzeugen. Das Vorzei-

709881/1081

chen des Ausgangssignals des Zweier-Konplementierers 1011 wird durch das Vorzeichen von Dp gesteuert, das auf Leitung

1012 erscheint: Wenn Dp positiv ist, ist das Ausgangssignal des Komplementierers 1011 negativ, und umgekehrt. Schließlich wird das Ausgangssignal des Komplementierers 1011 auf Leitung 1022 einem Eingang einer Addierschaltung 1013 zugeführt, die in der Vorwärtsschleife des Digitalfilters der Fig. 1 angeordnet ist, welche in Fig. 10 wieder unter Beibehaltung der gleichen Bezugskennzeichnungen gezeigt ist. Dem anderen Eingang des Addierers 1013 wird das Ausgangssignal des Addierers 116 zugeführt, während das Ausgangssignal des Addierers

1013 auf den Punkt 121 geführt ist, den Ausgang des rekursiven Abschnitts. Somit wird beim Auftreten eines Gleichstrom- oder Fs/2-Grenzzyklus, der durch das Vorhandensein aufeinanderfolgender Übergänge angezeigt wird, bei denen ID₁1 = I Dpi ist, die Größe des Eingangssignals X(n) um Eins verringert.

Während die eben beschriebene Gleichstrom- und Fs/2-Squelch-(Abschalt-)Schaltungsanordnung die Garantie gibt, daß schließlich alle Abschnitte zum Nullzustand getrieben werden, beseitigt sie nicht das Problem, vorübergehend von einem Gleichstromzustand zum nächst größten schwingenden Grenzzyklus zu springen. Der einzige Weg, direkt zum Nullzustand zu gelangen, besteht darin, sowohl das gegenwärtige D₁ als auch das nächste D₁ (d. h., das gegenwärtige Ausgangssignal Y(n)) betragsmäßig um Eins zu

708881/1081

reduzieren und somit den Grenzzyklus längs einer um 45° geneigten Linie zum Ursprung der D₁-D₂-Ebene-Darstellung zu verschieben. Diese Verfeinerung wird für eine Gleichstrom-Ausschaltung einfach dadurch erreicht, daß eine (gestrichelt gezeigte) zusätzliche Addierschaltung 1014 in der Rückkopplungsschleife zweiter Ordnung genau vor der Verzögerungsschaltung 110 vorgesehen wird. Dieses Addierer erhält ein Eingangssignal vom Ausgang der Verzögerungsschaltung 109 und sein anderes Eingangssignal über die ebenfalls gestrichelt gezeigte Leitung 1015 vom Komplementierer 1011. Es sei jedoch bemerkt, daß diese Anordnung Fehler beim Vorhandensein eines Signals immer dann einführt, wenn drei aufeinanderfolgende Beträge gleich sind; diese Fehler sind wohl unbedeutend. Zur Fs/2-Eliminierung muß ein (nicht gezeigter) zusätzlicher Zweier-Komplement i er er genau vor dem Addierer 1014 in die Leitung 1015 eingefügt werden.

Die Vorteile der Methode eines beschränkten Abschneidens und der Methode der Gleichstrom- und Fs/2-Eliminierung wurden durch statistische Studien bestätigt, die deren Verhalten mit dem eines Filters verglichen, bei dem die Methode des wahlfreien Abschneidens der genannten US-PS entsprechend verwendet wurde. Es wurden vier verschiedene Polpaare untersucht, mit entweder 10 % oder 20 # Wahrscheinlichkeit für das Abschneiden. Es wurden Messungen der Schrittzahl von einem gegebenen Anfangszustand

709881/1081

auf einem Grenzzyklus bis zum Nullzustand durchgeführt. Die Simulierung wurde durch Programmieren des Abschnitts zweiter Ordnung in einem Computer durchgeführt. Der Abschnitt wurde für die in Untersuchung stehenden Pole auf einen festen Zustand (D>|, Dp) auf dem größten Grenzzyklus initialisiert und stufenweise weitergeschaltet, bis der Nullzustand erreicht war oder 400 Schritte auftraten. Das Abschneiden des B₂Dp-PrG-duktes wurde mit einer 10 J&igen oder 20 %igen Wahrscheinlichkeit unter Verwendung des mit dem Software-System gespeisten Zufallszahlengenerator durchgeführt. Der Test wurde für jede Situation 1000 mal wiederholt, und die Ergebnisse sind als kumulative Verteilungskurven in den Fig. 11 bis 14 gezeigt. Fig. 11 zeigt die Kurven für B₂ = 0,953125 und B₁ = -1,5, mit ρ = 0,2 (20 /oiger Wahrscheinlichkeit für das Abschneiden). Kurve 1101 gilt für das erfindungsgemäße beschränkte Abschneiden, während Kurve 1102 die Ergebnisse eines unbeschränkten v/ahlfreien Abschneidens zeigt. Fig. 12 zeigt die Kurven für die gleichen Variablen wie in Fig. 11, mit der Ausnahme, daß B^ = +1,5 ist; Kurve 1201 gilt für ein erfindungsgemäßes Arbeiten, während Kurve 1202 Ergebnisse der in der genannten US-PS beschriebenen Methode zeigt. Die beiden Fig. 11 und 12 zeigen die Verbesserung der beschränkten Methode gegenüber der unbeschränkten Methode. Die Ähnlichkeit dieser beiden Figuren unterstützt die These, daß symmetrische Niederfrequenz- und Hochfrequenzpole effektiv zu den selben Grenzzyklusproblemen führen.

70988 1/1081

Fig. 13 zeigt den Vergleich zwischen der beschränkten und der unbeschränkten Methode für B₂ = 0,9375, B₁ = -1,84375 und ρ = 0,1 (10 %xge Wahrscheinlichkeit für das Abschneiden). Die Verbesserung ist wieder aus den Kurven ersichtlich (1301 beschränkt, 1302 unbeschränkt). Zusätzlich zeigt diese Figur die Kurve 1303 für die beschränkte Methode für ρ = 0,2. Die Verbesserung von etwa 2:1 der 20 Joigen gegenüber der 10 %±gen Wahrscheinlichkeit für das Abschneiden ist wie erwartet.

Obwohl das vorausgehende Koeffizientenpaar (B₂ = 0,9385; B₁ = -1,84375) für diese Untersuchung beliebig gewählt wurde, führt eine leichte Veränderung des Koeffizienten B₁ von -1,84375 nach -1,875 (bei festgelegtem B₂) zum Auftreten eines "Rollstiftⁿ-Grenzzyklus, dessen Spitzenamplitude viel höher als beim vorausgehenden Grenzzyklus ist. Dieser ungewöhnlich große Grenzzyklus wurde verwendet, und die Ergebnisse sind in Fig. 14 für ρ = 0,2 gezeigt, wobei die Kurve wieder die Verbesserung zeigt, wenn anstelle des unbeschränkten Abschneidens (Kurve 1402) das beschränkte Abschneiden (Kurve 1401) verwendet wird.

Die von den zuvor beschriebenen Untersuchungen erhaltenen Ergebnisse zeigten eine bedeutsame Verbesserung für die Squelchzeit der Grenzzyklen. Die Verbesserung ist jedoch noch besser als dargestellt, da die Beschränkungen das Auftreten einiger

709881/1081

Abschneidvorgänge verhindern. Demgemäß sollte der bei der Simulation verwendete Wert von ρ (Wahrscheinlichkeit für das Abschneiden) für den beschränkten Algorithmus erhöht werden, um einen gerechten Vergleich sicherzustellen, der die Quantisierungsfehler in Betracht zieht, die durch das Abschneiden beim Vorhandensein von Signalen eingeführt werden.

Der einstellbare Wahrscheinlichkeitsfaktor ρ erlaubt eine einfache Anpaßmethode für unterschiedliche Polpaare in einem System. Für Polpaare mit relativ wenigen Zuständen, bei denen BpDp aufgerundet wird, kann ein höherer Wert von ρ (und somit mehr Rauschen) verwendet werden. Für Polpaare mit Grenzzyklen mit ausnahmsweise großer Amplitude können höhere Werte von ρ erwünscht sein.

Die Verwendung eines beschränkten wahlfreien Abschneidens des Produkts B₁D₁ anstelle des Produkts B₂D₂ oder bei beiden Produkten braucht eigentlich nicht erwähnt zu werden. Gewöhnlich ist das Abschneiden des Produktes B₂D₂ viel effektiver, da für die meisten Grenzzyklen mehr B₂D₂-Produkte vorhanden sind, die Aufrunden, als B₁D₁-Produkte, und zusätzlich besteht ein höherer Korrelationsgrad zwischen einem Grenzzyklus und dem dem B₂-Multiplizierer zugeordneten Fehler als beim B₁-Multiplizierer. Es gibt jedoch einige Situationen, in denen das Abschneiden der B₁D₁-Produkte nützlicher sein mag, und die Er-

709881/1081

Streckung der vorliegenden Erfindung auf solche Fälle liegt auf der geraden Linie der hier gegebenen Lehre. Wenn ein Abschneiden des B^D₁-Produktes verwendet wird, sind die Beschränkungen für das Zulassen eines Abschneidens für Niederfrequenzpole (B₁ 4. 0,B₂ >0) gegeben zu:

Vorzeichen von D₁ Φ Vorzeichen von D₂, oder (8) ID₁I MD₂I (9)

und für Hochfrequenzpole (B^O, B₂> 0) gilt:

Vorzeichen von D₁ = Vorzeichen von D₂, oder (10)

Id₁OId₂I (11)

Die vorliegende Erfindung läßt sich jedoch noch bei anderen als den beschriebenen Anordnungen anwenden, bei denen sie sich günstig auswirkt. Beispielsweise ist es möglich, die Wirkung des beschränkten Abschneidens des B₂D₂-Produktes dadurch zu erhalten, daß ein normal rundender Multiplizierer in Verbindung mit einer Filterkonfiguration verwendet v/ird, die den zusätzlichen Addierer 1013 der Fig. 10 umfaßt. In diesem Fall wird zum Schaltungsausgangssignal immer dann ± 1 wahlfrei zugefügt, wenn die Beschränkungen gelten. Wenn das Produkt (-B₂D₂) positiv ist, wird -1 zugeführt und umgekehrt. Wenn sich diese Lösung auch von der zuvor beschriebenen dadurch unterscheidet, daß ± 1 unabhängig davon addiert wird, ob das B₂D₂~Produkt auf-

709881/1081

zurunden wäre oder nicht, ist die Gesamteffektivität ähnlich. Man kann jedoch beobachten, daß der Wert von ρ reduziert werden kann, da nun Zustände wirksam werden, in denen BpDp abgerundet wird.

Als zweites Beispiel kann die Schaltungsanordnung der Fig. 9 leicht für eine Verwendung irgendeines anderen Digital-Hultiplizierers angepaßt werden, indem eine Steuerung bezüglich Runden und Abschneiden ausgeübt werden kann. Wenn ein Zweier-Komplement-Multiplizierer verwendet wird, sind die Beschränkungen jedoch etwas von den zuvor beschriebenen verschieden. Speziell für die Steuerung bezüglich des B₂D₂-PrOduktes ^sind die Beschränkungen:

D^D₂ (12)

für den Fall von Niederfrequenzpolen (B^< 0 und Bp> 0) und

-D^D₂ (13)

für den Fall von Hochfrequenzpolen. Wie zuvor werden diese Beschränkungen abgeleitet durch eine Betrachtung der D₁-Dp-Ebene-Darstellungen für die betroffenen Grenzzyklen, mit dem Ziel, lediglich jene Übergänge zuzulassen, in denen schädliche Ergebnisse (d. h., eine Verschiebung zu einem größeren Grenzzyklus) nicht erzeugt werden. Eine Analyse dieser Darstel-

709881/1081

lungen zeigt, daß für Niederfrequenzpole alle Pfeile nach links zeigen, was eine verbotene Zone von 45° bis 225° anzeigt; daß alle Pfeile für den Fall von Hochfrequenzpolen nach rechts zeigen, so daß der verbotene Bereich von 0° bis 135° und von 315° bis 360° reicht.

Eine weitere Variante der zuvor beschriebenen Ausführungsformen umfaßt die im Digitalfilternetzwerk verwendeten Quantisierer. Bei allen zuvor beschriebenen Filterausführungen wurde angenommen, daß die Multipliziererprodukte durch Quantisierer unmittelbar auf die ursprüngliche Datenwortlänge quantisiert worden sind, welche in die Multiplizierer 100 und 101 der Fig. 1a und in deren Gegenstücke 100* und 101* der Fig. 1b eingebaut sind oder auf andere Weise als mit diesen integrierte Teile zu betrachten sind. Diese quantisierten Produkte wurden dann durch die restlichen Komponenten des Filters, die beispielsweise Addierer 117 und 116 umfaßten, verarbeitet. Alternativ dazu ist es möglich, vollständig präzise Produkte zu erzeugen, die Produkte zueinander zu addieren und dann die Summe in einem einzigen Quantisierer zu quantisieren. Diese letztere Möglichkeit ist in Fig. 15 dargestellt, die eine Kopie der Fig. 1a darstellt, mit der Ausnahme, daß ein einziger Quantisierer 1501 zwischen den Addierer 116 und den Ausgangsanschluß 121 gefügt ist, und daß die Multiplizierer 100 und 101 natürlich keine Quantisierer umfassen.

709881/1081

Wenn die in Fig. 15 gezeigte Anordnung verwendet wird, erzeugt die Quantisierung der Summe der Produkte der Rückkopplungsschleifen Grenzzyklen in ziemlich genau der gleichen Weise, wie die Summe der quantisierten Produkte, die zuvor beschriebenen Grenzzyklen erzeugt. Wieder reduziert oder eliminiert ein wahlfreies Umschalten der Quantisierung vom Runden zum Abschneiden unter der Voraussetzung richtig ausgeführter Beschränkungen auf nützliche Weise diese Grenzzyklen. Diese Beschränkungen sind jedoch etwas gegenüber den zuvor beschriebenen Beschränkungen für ein B₂D₂-Abschneiden modifiziert. Tatsächlich läuft es darauf hinaus, daß die Beschränkungen identisch jenen für das B₁D₁-Abschneiden sind, wie sie in den Gleichungen (8) bis (11) gegeben sind.

Alle vorausgehenden Beschränkungen sind in der folgenden Tabelle zusammengefaßt:

709881/1081

TABELLE

Vorzeichen-Betrag-Arithmetik

Zweier-Komplement-Arithmetik

Beschränkungen für j Verbotene Bereiche das Abschneiden ι der D-|-D2-Darstellg.

Beschränkungen für Verbotene Bereiche das Abschneiden der D-)-D2-Darstellg.

Art des Ab- | Niederschneidens

frequenz B₁ < 0

Hoch- i Nieder- i Hoch-Nieder frequenz j frequenz ; frequenz : frequenz

>

B₁ <

B₁ < 0

Hoch-

Nieder-

Hoch-

frequenz i frequenz i frequenz B₁ > 0 j B₁ < 0 ! B₁ > 0

B₂D₂

-O
30
30

Vorzeichen;'Vorzeichen: 0° - 45° ;135° - 18(5" ¹D₁ Φ Vor- 'D₁ = Vor- j ;

zeichen D₂ zeichen D₂; und j und , oder ' oder j 180° -225° 315° - 36cf ! ID₂/ > ID₁I

, ID₂! >

Summe aus
B₂D₂

und

Vorzeichen D₁ Φ Vorzeichen Οoder ID₁1 > ID₂1

Vorzeichen 45 -9O^C

D₁ = Vorzeichen D, oder

ID₁I > ID₂I

und 225°-270°

9O°-135°

und 270°-315° 0° - 139°

:45° - 225° und

315°-36O^c

U)

O)

"3o~

Bezüglich der in Fig. 9 gezeigten Schaltungsausführungsform können leicht kleinere Modifikationen vorgenommen werden, um die Logik für eine Verwendung mit einer Zweier-Komplement-Arithmetik anzupassen. Für Niederfrequenzpole identifiziert die Betrag-Beschränkungsschaltung 951 korrekt den größeren Betrag von D₁ oder Dp, wenn diese Variablen das gleiche Vorzeichen haben. Wenn D^ und D unterschiedliche Vorzeichen aufwei-

¹ 2

sen, ist die Anwort der Schaltungsanordnung 951 falsch; die Vorzeichenbeschränkungsschaltungsanordnung 901 kann dann jedoch so angepaßt werden, daß das Abschneiden erlaubt v/ird, wenn D₁ positiv ist, und verhindert v/ird, wenn D₁ negativ ist. Für Hochfrequenzpole ist eine einfache Negationstransformation an D₁ erforderlich, bevor die zuvor beschriebene Logik verwendet werden kann, da sich die Gleichungen (12) und (13) voneinander nur im Vorzeichen von D₁ unterscheiden.

Hi/ku

709881/1081

Leerseite

Claims (9)

1. BLUMBACH · WESER · IrERGEN · KRAMER ZWIRNER - HIRSCH · BREHM

   PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

   Patentconsult RadedcestraSe 43 8000 München 60 Telefon (089) 883603/663604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger StiaBe 43 6200 Wiesbaden Telefon (06121)562943/561996 Telex 04-166237 Telegramme Paientconsult

   Western Electric Company, Incorporated

   New York, N.Y., USA Lawrence 1-3

   Rekursives Digitalfilter Patentansprüche

   Rekursives Digitalfilter, enthaltend:

   a) einen Vorwärtsweg mit einem Eingangsanschluß für den Empfang eines Eingangssignals X(n) und einem Ausgangsanschluß (z. B. 121) zum Abgeben eines Ausgangssignals Y(n);

   b) eine erste Rückkopplungsschleife mit einem ersten Verzögerungselement Cz. B. 109) und einem ersten Digital-Multiplizierer (z. B. 100), die ein durch das Produkt -B₁D₁Cn) gegebsBsastes Signal zu bilden vermag, wobei -B₁ = der Multiplizierkoeffizient des ersten Digital-Multiplizierers ist und D₁Cn) = YCn-1), mit η = Zeit, zu welcher eine Variable abgetastet wird;

   c) eine zweite Rückkopplungsschleife mit einem zweiten Verzögerungselement (z. B. 110) und einem zweiten Digital-

   70 0 0 81/10 81

   München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phvs. Dr. rer. nal. · P. Hirsch Dipl.-Ing. · H. P. Brehm Dipl.-Chem. Dr. phil. nal. Wiesbaden: P. G. Blumbach Dipl.-Ing. · P. Bergen Dipl.-Ing. Dr. jur. · G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.

   ORIGINAL INSPECTED

   Multiplizierer (zj B. 101), wobei die erste und die zweite Rückkopplungsschleife zusammen ein durch das Produkt -B₂D₂Cn) gegebenes zweites Signal zu bilden vermögen, wobei -B₂ = der Multiplizierkoeffizient des zweiten Digital-Multiplizierers ist und D₂(n) = Y(n-2) = D₁Cn-I);

   d) eine erste Einrichtung (z. B. 116) zum Summieren des ersten und des zweiten Signals und des Eingangssignals zum Erhalt des Ausgangssignals, das gegeben ist durch Y(n) = X(n) - B₁D₁Cn) - B₂D₂Cn), und

   e) eine zweite Einrichtung (z. B. 927) zum wahlfreien Schalten zwischen dem Runden und Abschneiden wenigstens eines der Produkte,

   gekennzeichnet durch

   f) eine zum Steuern der wahlfrei schaltenden Einrichtung vorgesehene dritte Einrichtung (z. B. 901, 951, 923-926) mit einer vierten Einrichtung (z. B. 901) zur Bestimmung der Polaritätsbeziehung zwischen D₁Cn) und D₂(n) und der Polarität von B₁, einer fünften Einrichtung (z. B. 951) zur Bestimmung der Betragsbeziehung zwischen D₁Cn) und D₂(n) und einer sechsten Einrichtung (z. B. 923, 924, 926), die auf die vierte und fünfte Einrichtung gemeinschaftlich anspricht, um die zweite Einrichtung selektiv am Abschneiden des wenigstens einen Produkts zu hindern.
2. 2. Filter nach Anspruch 1, dadurch gekennzeichnet, daß

   7 09881/1081

   a) die zweite Einrichtung das Schalten des Produktes -B₂D₂Cn) bewirkt und

   b) die sechste Einrichtung ein Abschneiden verhindert, wenn gilt: B₁ >0, Vorzeichen von D₁Cn) £ Vorzeichen von D₂Cn) und ID₁Cn)I > I D₂Cn)I.
3. 3. Filter nach Anspruch 1, dadurch gekennzeichnet, daß

   a) die zweite Einrichtung das Schalten des Produktes -B₂D₂Cn) bewirkt und \

   b) die sechste Einrichtung ein Abschneiden verhindert, wenn gilt: B₁ < 0, Vorzeichen von D₁Cn) = Vorzeichen von D₂Cn) und ID₁Cn)I > ID₂Cn)I . \
4. 4. Filter nach Anspruch 1, dadurch gekennzeichnet, daß j

   a) die zweite Einrichtung das Schalten des Produktes ^- » -B₁D₁Cn) bewirkt und

   b) die sechste Einrichtung das Abschneiden verhindert, wenn B₁ < O, Vorzeichen von D₁Cn) = Vorzeichen von D₂(n) und ID₂Cn)I > ID₁Cn)I.
5. 5. Filter nach Anspruch 1, dadurch gekennzeichnet, daß

   a) die zweite Einrichtung das Schalten des Produktes -B₁D₁Cn) bewirkt und

   709881/1081

   -A-

   b) die sechste Einrichtung das Abschneiden verhindert, wenn gilt: B₁> O, Vorzeichen von D₁Cn) £ Vorzeichen von D₂(n) und lD₂(n)! > ID₁Cn)I.
6. 6. Filter nach Anspruch 1, dadurch gekennzeichnet, daß

   a) die zweite Einrichtung das Schalten der Summe aus den Produkten -B₁D₁Cn) und -B₂D₂Cn) bewirkt und

   b) die sechste Einrichtung das Abschneiden sperrt, wenn gilt: B₁^ ü, Vorzeichen von D₁Cn) = Vorzeichen von D₂(n) und ID₂(n)\ > ID₁Cn)! .
7. 7. Filter nach Anspruch 1, dadurch gekennzeichnet, daß

   a) die zweite Einrichtung das Schalten der Summe aus den Produkten -B₁D₁Cn) und -B₂D₂Cn) bewirkt und

   b) die sechste Einrichtung das Abschneiden verhindert, wenn gilt: B₁ >0, Vorzeichen von D₁Cn) Φ Vorzeichen von D₂(n) und ID₂Cn)I > ID₁Cn)I .
8. 8. Filter nach Anspruch 1, gekennzeichnet durch

   a) eine siebte Einrichtung zum Vergleichen der Beträge von D₁Cn) und D₂(n) für zwei aufeinanderfolgende Werte von η und •b) eine achte Einrichtung zum Reduzieren des Betrages von Y(n)

   709881/1081

   2728939

   um Eins, wenn die aufeinanderfolgenden Beträge von D₁Cn) und D₂(n) gleich sind.
9. 9. Filter nach Anspruch 8, dadurch gekennzeichn e t , daß die achte Einrichtung eine im Vorwärtsweg angeordnete Addierschaltung umfaßt und daß eine neunte Einrichtung vorgesehen ist, mit welcher der Addierschaltung die Zahl minus Eins C-1) zugeführt wird, wenn Y(n) >0 ist ^ und mit welcher der Addierschaltung die Zahl plus Eins C+1) zugeführt wird, wenn Y(n)C 0 ist.

   709881/1081