DE2712575A1

DE2712575A1 - Assoziatives speichersystem

Info

Publication number: DE2712575A1
Application number: DE19772712575
Authority: DE
Inventors: Walter Dipl Ing Motsch
Original assignee: Individual
Current assignee: MOTSCH, WALTER, DIPL.-ING., 8011 PUTZBRUNN, DE
Priority date: 1977-03-22
Filing date: 1977-03-22
Publication date: 1978-09-28
Also published as: DE2712575C2; US4159538A

Description

Walter Motsch 77/10156

463 Bochum-Stiepel
Gräfin-Imma-Str. 67a <£

Assoziatives Speichersystem

Die Erfindung betrifft ein assoziatives Speichersystem nach dem Oberbegriff des Anspruchs 1. Dieses Speichersystem ist in digitalen Rechenanlagen aller Art verwendbar, wo es als Bestandteil des Hauptspeichers, als Ergänzungsspeieher zum Hauptspeicher für besondere Aufgaben als peripherer Speicher z.B. für Datenbankprobleme, als Hilfsmittel für gewisse Kontroll- und Verwaltungsaufgaben innerhalb des Rechners sowie als Komponente eines assoziativen Prozessors eingesetzt werden kann.

Assoziative Speichersysteme sind seit Jahren in zahlreichen Variationen bekannt. Soweit sie in Halbleitertechnik aufgebaut sind, basieren sie auf Bausteinen mit nur geringer Speicherkapazität, z.B. Typ 3104 der Firma Intel Corp. (siehe Datenblatt vom Mai 1971) oder Typ 93402 der Firma Fairhild Semiconductor (siehe TTL Data Book vom Juni 1972), die jeweils nur über 16 Bits verfügen. Einer nennenswerten Vergrößerung der Kapazität steht angesichts der stürmisch fortgeschrittenen technologischen iSntwieklung nicht mehr die unzureiche Integrationsdichte auf den Silizium-Chips im Wege, sondern der hohe Verkapselungsaufwand für die Chips. Da jedes Speicherwort eine äußere Verbindungsleitung für die Trefferanzeige benötigt, wächst die Anzahl der Gehäuseanschlußstifte linear mit der Wortanzahl auf dem Chip. Damit werden nicht nur die Herstellungskosten sehr rasch unwirtschaftlich; auch die Zuverlässigkeit solcher Baueinheiten nimmt rapide ab.

Aus der DT-OS 2 525 287 ist bekannt einen Assoziativspeicher zu schaffen, der auf die Verringerung der Anzahl der äußeren Anschlüsse abzie-lt. Dieser hat den Nachteil, daß von dem gesamten Speicherbereich immer nur ein Teilbereich assoziativ zugreifbar ist. Innerhalb dieses Teilbereiches wird für jedes Wort eine seperate Trefferleitung mit äußerem Anschluß benötigt.

- 2 809839/0281

Aufgabe der Erfindung ist es, ein assoziatives Speichersystem zu schaffen, das sowohl mit einer Speicherkapazität ausgestattet ist, die durch die Anzahl der äußeren Anschlüsse nicht begrenzt wird als auch den assoziativen Zugriff auf sämtliche gespeicherten Datenwörter parallel ermöglicht. Diese Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruches 1 beschriebenen Maßnahmen gelöst. Die für die Reduktion der Stiftzahl wesentlichste unter ihnen ist die Codierung der Trefferanzeige. Sie wirft zunächst das Problem auf, daß sämtliche Bausteine, die zwecks Erweiterung der Systemwortlänge parallel geschaltet werden, dasselbe Treffercodewort ausgeben müssen, damit für das gesamte Wort ein Treffer erkannt werden kann. Der mit der Identitäslkon- trolle verbundene hohe Schaitungsaufwand wird dadurch umgangen, daß die Speicherbausteine bezüglich ihrer Adreßeingänge und Trefferausgänge seriell geschaltet werden. Für die Treffererkennung genügt somit der Vergleich der Wortadresse des ersten Bausteins mit dem Treffercodewort des letzten Bausteins.

Alle bisher in Halbleitertechnik ausgeführten Assoziativspeicher beschränken sich bei assoziativen Suchoperationen auf den wortparallelen Identitätsvergleich der gespeicherten Daten mit einem vorgegebenen Deskriptor. Eine Ausgestaltung der Erfindung hat deshalb die Implementierung der Suchkriterien "Größer als" und "Kleiner als" durch Erweiterung der jeder Speicherzelle angegliederten Vergleichsschaltung zum Gegenstand. Sie erlaubt die assoziative Ermittlung derjenigen Datenwörter, deren Dualzahlenwert als ganzes oder auch sfmentweise größer bzw. kleiner als der des Deskriptors ist. Als Konsequenz daraus erstrecken sich weitere Varianten der Erfindung auf die Anwendung verschiedener Suchkriterien auf verschiedene Bereiche (Bausteine) der Datenwörter sowie auf die Durchführung von Mehrfachabfragen. Letzteres wird erfindungsmäßig dadurch erreicht, daß verschiedene Suchkriterien unter

- 3 -809839/0281

Benutzung verschiedener Deskriptoren nacheinander auf dieselben Bereiche der Datenwörter angewandt werden und die bei jeder einzelnen Suchoperation entstehende Trefferinformation mit dem bis dahin angefallenön und im Trefferregister gespeicherten Zwischenergebnis logisch verknüpft wird. Außerdem kann vorgesehen sein, daß ein durch die Adresse ausgewähltes Speicherwort durch bausteininterne Rückkoppelung als neuer Deskriptor für den nächsten Suchzugriff in das Datenregister ladbar ist. Schließlich wird die Absicht, die bei einer Suchoperation entstandenen Treffer möglichst schnell zu erfassen und auszuwerten, von einem Status-Ausgang an den Speicherbausteinen unterstützt. Mit dessen Hilfe erkennt das Steuerwerk frühzeitig das Fehlen von (weiteren) Treffern in einer Bausteinreihe des Speicher-Array und findet umso schneller den nächsten Treffer.

Assoziative Speicherbausteine der dargestellten Art zeichnen sich durch eine Reihe bedeutsamer Vorteile aus. Sie können nach denselben technologischen Grundsätzen wie andere Halbleiterspeicher entworfen, gefertigt und verkapselt werden. Ihre maximale Speicherkapazität hängt nicht mehr von der zulassigen Gehäusestiftzahl ab, sondern allein von der technologisch erreichbaren Integrationsdichte, und kann daher gegenüber den derzeit angebotenen Produkten um ein Vielfaches gesteigert werden. Bei entsprechender Großintegration lassen sich der auf ein Bit bezogene Preis sowie der Leistungsverbrauch drastisch senken. Außerdem schrumpft durch Verlagerung eines Teiles der Auswertelogik auf den Chip der Bedarf an zusätzlichen Schaltkreisen und zahlreiche Verbindungsleitungen zwischen den Bausteinen entfallen. Ein Speichersystem dieser Art ist demzufolge nicht nur einfacher, kompakter und billiger im Aufbau, sondern auch mechanisch und elektrisch sicherer. Die Array-Struktur machtdie Auslegung des Steuerwerks von der Gesamtwortlänge unabhängig und gewährleistet somit die geforderte Modular!tat.

809839/0281

Speicherbausteine, die"Größer"- und ^MKleiner"-Vergleiche zulassen, sind wesentlich leistungsfähiger als alle bisher verfügbaren und eröffnen völlig neue assoziative Operationsmöglichkeiten. Sie gestatten die Zusammenfassung ganzer Sequenzen von Suchzugriffen auf einen einzigen und reduzieren damit umfangreiche und zeitintensive Programme auf wenige Befehle. Von dieser Vereinfachung profitieren zahlreiche Datenverarbeitungsprozesse, wie z.B. das Sortieren und Klassifizieren von Datenbeständen, die Verwaltung von Datenbanken, die Zeichen- und Musterkennung, die Sprach- und Codeübersetzung, die irieraktive Mensch-Maschine-Kommunikation.

Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispieles erläutert. Darin zeigen

Pig. 1 das Blockschaltbild eines wortorganisierten und bitweise maskierbaren vollassoziativen Speicherbausteins,

Pig. 2 die Struktur eines assoziativen Speichersystems mit einem Array aus Speicherbausteinen und mit den wichtigsten Komponenten des Steuerwerkes.

Mit m ist allgemein die Anzahl der Speicherplätze (Wörter) eines Bausteines bezeichnet und mit η die Anzahl der Bits pro Platz (Wortlänge) eines Bausteins, ρ und q geben allgemein die Anzahl der Reihen bzw. Spalten von Bausteinen im Speicher-Array an. Z.B. ist der mit 13 bezeichnete Baustein in erster Reihe und in der dritten Spalte angeordnet. Id ist die Abkürzung für den Logarithmus zur Basis 2. Ein Baustein nach Fig. 1 benötigt also nur 2»ldm+n+k+2 logische Außenanschlüsse, wobei für die variable Leitungsanzahl k je nach dem Umfang der implementierten Punktionen der Wert 3, 4 oder 5 einzusetzen ist,

Bei konventionellen Schreib- und Leseoperationen wird die anliegende Adresse über den Multiplexer auf die Trefferausgänge durchgeschaltet und gelangt von dort zum nächsten Baustein; zu-

- 5 809839/0281

gleich wird sie vom Adreßdecodierer in ein Auswahlsignal für genau eines der m installierten Wörter umgesetzt. Bei assoziativen Suchoperationen werden zunächst die Maske und die Suchdaten (Deskriptor) nacheinander in die entsprechenden Register (Masken-Register, Daten-Register) geladen. Daraufhin meldet jedes gespeicherte Wort, das bezüglich des Deskriptors ein vorgegebenes Suchkriterium erfüllt, einen Treffer. Die gesamte Trefferinformation erscheint also am Ausgang der Speicherzellen-Matrix in vollparalleler Form und wird in das Treffer-Register übernommen, sofern eines vorgesehen ist. Der Prioritäts-Godierer verschlüsselt die Nummer des Treffers mit der höchsten Priorität, die dann als Treffercodewort über den Multiplexer nach außen abgegeben wird. Das Treffer-Codewort kann unmittelbar als Adresse für eine anschließende Schreib- oder Leseoperation verwendet werden. Außerdem wird es für die Ermittlung des nächsten Treffers dem Maskierungs-Netzwerk in der Bedeutung eines Schwellwertes aufgeprägt. Dieser bewirkt den Ausschluß aller höherwertigen und damit bereits erfaßten Treffer von der Codierung, während von den restlichen (nicht maskierten) Treffern erneut für den höchstwertigen ein Treffercodewort gebildet wird. Der Vorgang wiederholt sich so lange, bis das Signal für den Trefferstatus anzeigt, daß im Adreßbereich der Speicherzellen-Matrix unterhalb des Schwellwertes keine Treffer mehr vorhanden sind.

Der Befehlsicodierer interpretiert die k Bits der vorgegebenen Operationsanweisung und aktiviert die gewünschte Speicherfunktion (Schreiben, Lesen, Suchen, Laden von Registern und ggf. Auswahl des Suchkriteriums). Insbesondere kann er veranlassen, daß alle durch einen Treffer markierten Wörter ganz oder teilweise mit einem über die Datenleitungen zugeführten Wort simultan überschrieben werden. Da3 setzt allerdings die Rückkoppelung der Treffermeldungen auf die Wortauswahlsignale für die Speicherzellen-Matrix voraus. Über den Select-Eingang läßt sich die Ausführung der Operationsanweisung für den be-

- 6 809839/028 1

ΑΛ

treffenden Baustein verhindern; zugleich können die Ausgänge für die Daten und für das Treffercodewort in einen hochohmigen Zustand versetzt werden, was deren einfache Verknüpfung mit den entsprechenden Ausgängen anderer Bausteine erlaubt.

In Fig. 2 ist die Anordnung von ρ Bausteinreihen und q Bausteinspalten zu einem Speicher-Array dargestellt. Man erkennt, wie innerhalb einer Reihe die Bausteine nur hinsichtlich der Daten parallel, hinsichtlich der Adreß- und Trefferleitungen dagegen seriell geschaltet sind. Bei Schreib- und Leseoperationen gelangt die Adresse vermittels der bausteininternen Durchschaltung an sämtliche Spalten. Beim assoziativen Suchen dient das Treffercodewort des einen Bausteins als Schwellwert für den nachfolgenden und ruft dort evtl. ein anderes Codewort hervor. Der Komparator B des Steuerwerks vergleicht das Treffercodewort des letzten Bausteins mit der Schwellwertvorgabe für den ersten. Stimmen beide Größen überein, so liegt für das zugehörige Speicherwort ein Treffer vor. In diesem Falle wird nach außen eine Treffermeldung abgegeben, die dann mit Hilfe des zugleich angebotenen Treffercodes extern auswertbar ist. Nach dessen Auswertung wird der Zähler B inkrementiert und somit ein neuer Schwellwert erzeugt. Dagegen wird bei Inkoinzidenz das Treffercodewort in den Zähler B geladen und als neuer Schwellwert benutzt. Das fortgesetzte Wechselspiel zwischen der Bildung eines Adressen-Schwellwertes für den ersten Baustein und dessen Vergleich mit dem Treffercodewort des letzten Bausteins einer Reihe gewährleistet eine sehr geringe Anzahl von Speicherzugriffen bis zu Auffindung des nächsten Treffers.

Dieselbe Funktion, die Zähler B und Komparator B für die Adressierung innerhalb der einzelnen Bausteine ausüben, übernehmen Zahler A und Komparator A für die Adressierung der Bausteinreihen. Über einen Decodierer wird ein Select-Signal zur Aktivierung genau einer Bausteinreihe erzeugt. Nur diese Reihe kann die jeweiligen Busleitungen mit Daten bzw. mit einem Treffercodewort beschicken. Um die bereits abgearbeiteten Reihen von der weiteren Suche auzuschließen

809839/0281 "⁷ "

und um diejenige zu kennzeichnen, die als nächste einen Treffer erwarten läßt, sind - analog zum Innern eines Bausteins - wiederum ein Maskierungsnetzwerk: und ein Prioritäts-Codierer erforderlich. Für die externe Adressierung des Speichersystems sind zwischen den Zählern und dem Array Multiplexer vorgesehen. (Zwecks besserer Übersichtlichkeit enthält Fig. 2 nicht die k Leitungen für die Operationsanweisung; diese führen parallel zu allen Speicherbausteinen. )

809839/02B1

Leerseite

Claims

77/10156 Patentansprüche

1. Assoziatives Speichersystem in integrierter Halbleitertechnik, bestehend aus wortorganisierten und bitweise maskierbaren vollassoziativen Speicherbausteinen, die sich zu einem Speicher-Array mit mehreren Reihen und Spalten anordnen lassen, sowie aus einem Steuerwerk für die Ermittlung und Auswertung von Treffern und für die Abwicklung des Datenverkehrs über die Systemschnittstelle,

dadurch gekennzeichnet,

a) bei den Speicherbausteinen eine minimale Anzahl von Gehäuseanschlußstiften dadurch erreichbar ist, daß in an sich bekannter Weise die Wortadresse sowie die Operationsanweisung in codierter Form zugeführt und intern decodiert werden, die Eingangsdaten, Ausgangsdaten und Maskeninformationen sich in die Benutzung der gleichen Anschlußstifte teilen, daß aber die aufgrund einer Suchoperation intern verfügbare Trefferinformation nicht parallel angezeigt, sondern in Form einer Sequenz von Treffercodewörtern nach außen abgegeben wird, wobei jedes Codewort eindeutig eine bestimmte Trefferposition identifiziert und die Reihenfolge der Ausgabe durch ein Prioritätsschema festgelegt ist,

b) daß die Schaltungsanordnung innerhalb der Speicherbausteine derart getroffen ist, daß die an den Adreßeingängen anliegen de Information im Falle einer Schreib- oder Leseoperation als Wortadresse interpretiert und außerdem auf die Trefferausgänge durchgeschaltet wird, im Falle einer assoziativen SuKhoperation dagegen als Schwellwert dient mit dem Zweck, die bereits nach außen gemeldeten Treffer zu maskieren, d.h. von weiteren Meldungen auszuschließen, wobei an deren Stelle die Nummer desjenigen Treffers als Codewort auf die Trefferausgänge geschaltet wird, der von den noch nicht gemeldeten

809839/0281

ORIGINAL INSPECTED

die höchste Priorität aufweist,

c) daß zwecks Ausbau der Systemwortlänge über die Bausteinwortlänge hinaus die Schaltungsanordnung für ein Speicher-Array derart getroffen ist, daß entsprechend viele Speicherbausteine bezüglich der Daten parallel, bezüglich der Adressen und Treffer jedoch seriell geschaltet sind, indem innerhalb einer Reihe des Speicher-Arrays die Trefferausgänge jedes Bausteins auf die Adreßeingänge des nächsten Bausteins geführt sind,

d) daß das Steuerwerk: derart ausgelegt ist, daß es nach Erkennung und Aμswertung eines für die gesamte Speicherwortlänge gültigen Treffers, dessen um 1 erhöhte Wortadresse als neuen Schwellwert auf die Adreßeingänge des ersten Bausteins einer Array-Reihe schaltet und mit dem daraufhin an den Trefferausgängen des letzten Bau-steins derselben Reihe erscheinenden Treffercodewortes vergleicht, wobei im Koinzidenzfalle der nächst Treffer erkannt ist und ausgewertet werden kann, während bei Inkoinzidenz das Treffercodewort als neuer Schwellwert für die weitere Suche benutzt wird.

2. Assoziatives Speichersystem nach Anspruch 1, gekennzeichnetdurch

einen Ausgang für den Trefferstatus der Speicherbausteine, der anzeigt, ob innerhalb des Bausteins in dem vom angelegten Schwellwert nicht maskierten Adreßbereich noch weitere Treffer vorhanden sind oder nüit.

3. Assoziatives Speichersystem nach Anspruch 1 und 2, dadurch gekennzeichnet,

daß in die Speicherbausteine neben einem Maskenregister noch je ein Register für die Speicherung der Suchdaten (Deskriptor) sowie der Trefferinformationen integriert ist. (Daten-Register bzw. Treffer-Register)

80983 9/0281

4. Assoziatives Speichersystem nach Anspruch 1 bis 3, gekennzeichnet durch

eine bausteininterne Rückkopplung der Trefferleitungen bzw. der Ausgänge des Trefferregisters auf die Speicherzelleneingänge der zugehörigen Wörter, so daß sämtliche durch einen Treffer markierten Wörter gleichzeitig mit einem extern vorgegebenen bzw. im Datenregister stehenden Wort überschrieben werden können ( Multi-Write-Funktion).

5. Assoziatives Speichersystem nach Anspruch 1 bis 4, dadurch gekennzeichnet,

daß die an sich jeder Speicherzelle zugeordnete Vergleichseinrichtung derart erweitert ist, daß die gespeicherten Wörter mit dem Deskriptor (Suchwort) nicht nur auf Identität, sondern auch bezüglich der Kriterien "Größer als" und "Kleiner als" verglichen werden.

6. Assoziatives Speichersystem nach Anspruch 1 bis 5, dadurch gekennzeichnet,

daß die Abhängigkeit von einer außen anliegenden Operationsanweisung wahlweise eine der drei für jedes Speicherwort vorhandenen Arten von Trefferinformationen (Gleich, Größer, Kleiner) zwecks Auswertung in das Trefferregister geladen wird.

7. Assoziatives Speichersystem nach 1 bis 6, dadurch gekennzeichnet,

daß die Eingangsgrößen des Trefferregisters eine logische Verknüpfung aus den bausteinintern zurückgekoppelten Trefferregisterausgängen sowie aus den Treffersignalen der zugehörigen Speicherwörter darstellen, so daß im Trefferregister nicht nur das Ergebnis einer einzelnen assoziativen Suchoperation, sondern auch das Verknüfungs-

- 4 809839/0281

ergebnis aus mehreren sequentiel durchgeführten Suchoperationen festgehalten wird.

8. Assoziatives Speichersystem nach Anspruch 1 bis 7, dadurch gekennzeichnet,

daß das Steuerwerk zwecks Durchführung komplexerer Suchoperationen die zu einem Gesamtspeicherwert zusammengeschalteten Bausteine, d.h. also die Spalten des Speicher-Array, zur gleichen Zeit mit verschiedenen Operationsanweisungen beschickt.

9. Assoziatives Speichersystem nach Anspruch 1 bis 8, dadurch gekennzeichnet,

daß von den Bausteinreihen des Speieher-Array jeweils nur diejenige mit Hilfe eines Auswahlsignales aktiviert wird, auf die sich die vorgegebene Wortadresse bzw. der vorgegebene Schwellwert bezieht, so daß die Trefferausgänge der letzten Speicherbausteine alle Reihen mittels einer ODER-Verknüpfung zusammen — faß-bar sind.

10. Assoziatives Speichersystem nach Anspruch 1 bis 9, gekennzeichnet durch

eine UND-Verknüjfung der Ausgänge für den Trefferstatus alles Speicherbausteine innerhalb einer Array-Reihe, so daß das Steuerwerk bei der Trefferermittlung eine Reihe bereits dann verlassen kann , wenn mindestens einer ihrer Bausteine keinen weiteren Treffer mehr enthält, und sogar ganze Reihen übergehen kann, wenn in ihnen mindestens ein Baustein gar keinen Treffer enthält.

11. Assoziatives Speichersystem nach Anspruch 1 bis 7 dadurch gekennzeichnet,

daß zusätzliche Schaltungsmaßnahmen vorgesehen sind, die es ermöglichen, wahlweise zu einem von außen vorgegebenen

609839/02 θ 1

Deskriptor ein durch die Adresse ausgewähltes Speicherwort durch bausteininterne Rückkoppelung in das Datenregister zu laden.

809839/0281