DE2642145A1 - Verfahren zum betrieb einer cid-anordnung - Google Patents

Verfahren zum betrieb einer cid-anordnung

Info

Publication number
DE2642145A1
DE2642145A1 DE19762642145 DE2642145A DE2642145A1 DE 2642145 A1 DE2642145 A1 DE 2642145A1 DE 19762642145 DE19762642145 DE 19762642145 DE 2642145 A DE2642145 A DE 2642145A DE 2642145 A1 DE2642145 A1 DE 2642145A1
Authority
DE
Germany
Prior art keywords
voltage
line
column
row line
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762642145
Other languages
English (en)
Inventor
Heiner Dr Herbst
Rudolf Dipl Ing Koch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762642145 priority Critical patent/DE2642145A1/de
Priority to FR7726450A priority patent/FR2365180A1/fr
Priority to IT7727577A priority patent/IT1087717B/it
Priority to GB38680/77A priority patent/GB1592794A/en
Priority to JP11252377A priority patent/JPS5339091A/ja
Priority to NL7710258A priority patent/NL7710258A/xx
Priority to BE181061A priority patent/BE858884A/xx
Publication of DE2642145A1 publication Critical patent/DE2642145A1/de
Priority to US05/956,604 priority patent/US4432074A/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

SIEMEfTS AETIEITGESELLSCHAEO} Unser Zeichen
Berlin und München yg ρ 7 1 2 5 BRD
Verfahren zum Betrieb einer CID-Anordnung
Die vorliegende Erfindung betrifft ein Verfahren zum Betrieb einer CIO-Anordnung, bei der an einer Oberfläche eines mit einem Substratanschluß versehenen Substrats aus dotiertem Halbleitermaterial eines Leitungstyps eine dotierte Schicht entgegengesetzten Leitungstyps, welche einen Anschlußkontakt aufweist, vorgesehen ist, bei der auf dieser Schicht ein oder mehrere matrixförmig in Zeilen und Spalten angeordnete Isoliersohichtkondensatoren, deren Gateelektroden spaltenweise an je eine Spaltenleitung angeschlossen sind, vorgesehen sind, bei der auf dieser Schicht unmittelbar neben jedem Isolierschichtkondensator je ein zweiter Isolierschichtkondensator angeordnet ist, wobei die Gateelektroden dieser zweiten Isolierschichtkondensatoren zeilenweise an je eine Zeilenleitung rrgeschlossen sind.
CED-Anordnungen der eingangs genannten Art sind bekannt. Solche Anordnungen werden als optoelektronische Sensoren verwendet.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, mit dem elektrische Analogsignale in die CID-Anordnung der eingangs genannten Art eingebbar sind.
Ed 17 Sti/20.9.76
809812/0327
ftp 7 125 BRD
Die Aufgabe wird dadurch gelöst, daß an den Anschluß der dotierten Schicht eine Bezugsspannung angelegt wird, daß durch Anlegen einer entsprechenden Spannung "bezüglich der Bezugsspannung an zumindest eine Spaltenleitung bzw. Zeilenleitung unter den Gateelektroden der-daran angeschlossenen Kondensatoren Verarmungsranäschichten in der dotierten Schicht erzeugt werden, daß die Spannung an der Spaltenleitung bzw. Zeilenleitung so groß gewählt wird, daß die Verarmungsrandschichten bis zum Substrat durchgreifen und/oder daß der Sübstratanscbluß gegenüber der Bezugsspannung für eine yorgebbare Dauer in Durchlaßrichtung gepolt wird, daß danach die Spannung an der Spaltenleitung
O bzw. Zeilenleitung beibehalten oder verringert wird, daß danach durch Anlegen einer entsprechenden Spannung, die größer als die jetzige Spannung an der Spaltenleitung bzw· Zeilenleitung ist, an zumindest eine Zeilenleitung bzw* Spaltenleitung unter den Gateelektroden der daran ange-. schlossenen Isolierschichtlconäensatoren Verarmungsrandschiehten in der dotierten Schicht erzeugt werden.
In einer vorteilhaften Weiterbildung des Verfahrens wird gleichzeitig mit dem Anlegen der Spannung an die Zeilenleitung bzw. Spaltenleitung die Spannung an der Spaltenleitung bzw. Zeilenleitung bei Wahrung der Polarität vergrößert.
Wesentliche Vorteile des Verfahrens sind folgende: MitdemVerfahren ist eine CXD-Anordnung der eingangs genannten Art als Analogspeicher, insbesondere als Bildspeicher, verwendbar. Da für CID-Mordnungen der eingangs genannten Art zerstörungsfreie Ausleseverfahren bekannt sind (siehe H.K.Burke, G.J. Michon,Charge Injection Imaging:Operating Technies and Performance Characteristics in IEEE J. Solid States Circuits, Vol.SC-11 Fr. 1, Eebr. 76) ist ein solcher Analogspeicher zerstörungsfrei auslesbar. Mit dem Verfahren ist eine GID-Änordnung der eingangs genannten Art auch als Digitalspeicher betreibbar. Das Verfahren gestattet einen wahlfreien Zugriff
809812/0327
auf die einzelnen Speicherelemente, wobei jedes Speicherelement durch einen Isolierschichtkondensator und einen unmittelbar benachbarten zweiten Isolierschichtkondensator gegeben ist.
5
Anhand der Figuren sei die Erfindung näher erläutert.
Figur 1 zeigt einen Querschnitt durch ein Speicherelement einer CID-Anordnung der eingangs genannten Art. Figur 2 zeigt in Diagrammen I bis III Betriebsspannungen über die Zeit t.
In der Figur 1 ist das Substrat, beispielsweise n-dotiertes Silizium mit einer Dotierungsdichte von 10 cm, mit 1 bezeichnet. Die entgegengesetzt zum Substrat dotierte Schicht, beispielsweise eine p-dotierte Epitaxieschicht aus Silizium
15 —3
mit einer Dotierungsdichte von 10 cm und einer Schichtdicke von 3/Um,ist ν it dem Bezugszeichen 2 versehen. Auf dieser Schicht befindet sich eine elektrisch isolierende Schicht 3, beispielsweise aus Süiziumdioxid. Diese Schicht trägt eine Gateelektrode 4» die zusammen mit der elektrisch isolierenden Schicht 3 und der Schicht 2 einen Isolierschichtkondensator bildet. Unmittelbar neben dieser Gateelektrode ist eine zweite Gateelektrode 5 auf der elektrisch isolierenden Schicht angeordnet, die zusammen mit der elektrisch isolierenden Schicht 3 und der ocnicht 2 einen zweiten Isolierschichtkondensator bildet. Die Gateelektrode 4 ist an eine Spaltenleitung 6 und die Gateelektrode 5 an eine Zeilenleitung 7 angeschlossen. Der Anschluß der dotierten Schicht ist mit 21 und der Substratanschluß mit 11 bezeichnet.
Eine in Figur 1 dargestellte Vorrichtung wird nun folgendermaßen betrieben: An den Anschluß 11 wird eine Bezugsspannung TJq angelegt. An die Elektrode 4 wird bezüglich dieser Bezu^sspannung eine Spannung IL· angelegt, die eine Verarraungsrandschicht darunter in der dotierten Schicht 2 erzeugt. Zweckmäßig ist es dabei, den betreffenden Isolierschichtkondensator
809812/03 27
26A2U5
76 P 7 12 5 BRD
mit Minoritätsladungsträgern bezüglich der Schicht zu füllen. Dies kann so erfolgen, daß die Spannung U- so groß gewählt wird, daß die Verarmungsrandschicht bis zum Substrat 1 hindurchgreift (Durchbruch) oder daß der Substratanschluß 11, an dem normalerweise eine Sperrspannung anliegt, in Durchlaßrichtung gepolt wird. Beide Möglichkeiten können auch gleichzeitig angewendet werden. Der Substratanschluß 11 wird dann wieder in Sperrichtung gepolt. Mun wird an die Elektrode 4 über die Zeilenleitung 6 das einzuschreibende Analogsignal Ug angelegt. Es sind dabei nur Spannungen zulässig, die U^ nicht überschreiten. Die unter der Elektrode 4 gespeicherte Ladungsmenge entspricht dem Wert Ug. Nun wird an die Elektrode 5 über die Zeilenleitung 7 eine Spannung U„ angelegt, die größer als die Spannung Ug zu wählen ist. Zweckmäßig ist es dabei, sie auch größer als U- zu wählen. Die Ladungsmenge unter der Elektrode 4 fließt jetzt unter die Elektrode 5 und wird dort gespeichert. Zweckmäßig ist es dabei, wenn gleichzeitig die Spannung an der Elektrode 4 etwas vergrößert wird. Zum Auslesen der gespeicherten Information wird an die Zeilenleitung 7 die Spannung UQ angelegt, wodurch die gespeicherte Ladungsmenge wieder unter die Elektrode 4 gebracht wird und an der Spaltenleitung β, die zu diesem Zweck elektrisch frei schwebend sein muß, eine Spannungsanäerung hervorruft, die als Auslesesignal verarbeitet werden kann. Danach kann die unter der Elektrode 4 gespeicherte Ladungsmenge wieder unter die Elektrode 5 gebracht werden, indem an die Zeilenleitung 7 wieder die Spannung XS „ angelegt wird. In den Diagrammen I bis III der Figur 2 sind die Spannungen an den Elektroden bzw. dem Substratanschluß über die Zeit t aufgetragen. Diagramm I gibt den zeitlichen Verlauf der Spannung an der Elektrode 5, Diagramm II den zeitlichen Verlauf der Spannung an der Elektrode 4 und Diagramm III den zeitlichen Verlauf der Spannung am Substratanschluß 11 an. Sämtliche Spannungen sind auf das Bezugspotential Uq am Anschluß 21 bezogen. Die Ordinatenpfeile wei- sen in Richtung positiver Spannungswerte. Es ist eine p-dotierte Schicht 2 zugrundegelegt. Bei einer η-dotierten Schicht
809812/0327
wäre die Polarität der Spannungen umzukehren.
Soll eine CID-Anordnung der eingangs genannten Art als Digitalspeicher betrieben werden, so ist als der eine Digitalwert die Spannung ILj und als der andere die Spannung Uq zu wählen.
2 Patentansprüche
2 Figuren
809812/0327

Claims (2)

  1. 2642ΊΑ5 76 P 7 1 2 5 BRD
    Patentansprüche
    Verfahren zum Betrieb einer CID-Anordnurig»' bei der an einer Oberfläche eines mit einem Substratanschluß versehenen Substrats aus dotiertem Halbleitermaterial eines leitungstyps eine dotierte Schicht entgegengesetzten Leitungstyps, welche einen Anschlußkontakt aufweist, vorgesehen ist, bei der auf dieser Schicht ein oder mehrere matrixförmig in Zeilen und Spalten angeordnete Isolierschichtkondensatoren, deren Gateelektroden spaltenweise an je eine Spaltenleitung ange- * schlossen sind, vorgesehen sind, bei der unmittelbar neben Jedem Isolierschichtkondensator je ein zweiter Isolierschichtkondensator angeordnet ist, wobei die Gateelektroden dieser zweiten Isolierschichtkondensatoren zeilenweise an je eine Zeilenleitung angeschlossen sind, dadurch gekennzeichnet , daß an den Anschluß der dotierten Schicht eine Bezugsspannung (Uq) angelegt wird, daß durch Anlegen einer entsprechenden Spannung (IL·) bezüglich der Bezugsspannung an zumindest eine Spaltenleitung bzw. Zeilenleitung (6) unter den Gateelektroden (5) der daran angeschlossenen Kondensatoren Yerarraungsrandscbichten in der dotierten Schicht erzeugt werden, daß die Spannung (TLj) an der Spaltenleitung bzw. Zeilenleitung so groß gewählt wird, daß diese Yerarmungsrandschichten bis zum Substrat hindurchgreifen und/oder daß der Substratanschluß für eine vorgebbare Dauer in Durchlaßrichtung gepolt wird, daß danach die Spannung an der Spaltenleitung bzw. Zeilenleitung beibehalten oder verringert wird, daß danach durch Anlegen einer entsprechenden Spannung (U2), die größer als die jetzige Spannung an der Spaltenleitung bzw. Zeilenleitung ist, an zumindest eine Zeilenleitung bzw. Spaltenleitung (7) unter den Gateelektroden der daran angeschlossenen Isolierschichtkondensatoren Terarmungsrandschichten in der dotierten Schicht erzeugt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß gleichzeitig mit dem Anlegen der Spannung an die Zeilenleitung bzw. Spaltenleitung die Spannung an der Spaltenleitung bzw. Zeilenleitung vergrößert wird.
    ORIGINAL INSPECTED
DE19762642145 1976-09-20 1976-09-20 Verfahren zum betrieb einer cid-anordnung Ceased DE2642145A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19762642145 DE2642145A1 (de) 1976-09-20 1976-09-20 Verfahren zum betrieb einer cid-anordnung
FR7726450A FR2365180A1 (fr) 1976-09-20 1977-08-31 Procede d'exploitation d'un dispositif a injection de charges
IT7727577A IT1087717B (it) 1976-09-20 1977-09-15 Dispositivo ad iniezione di carica,utile come memoria analogica o digitale
GB38680/77A GB1592794A (en) 1976-09-20 1977-09-16 Charge injection device data storage systems
JP11252377A JPS5339091A (en) 1976-09-20 1977-09-19 Method of driving charge injection device
NL7710258A NL7710258A (nl) 1976-09-20 1977-09-19 Werkwijze voor het laten werken van een cid-inrichting.
BE181061A BE858884A (fr) 1976-09-20 1977-09-20 Procede d'exploitation d'un dispositif a injection de charges
US05/956,604 US4432074A (en) 1976-09-20 1978-11-01 Process for the operation of a CID arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762642145 DE2642145A1 (de) 1976-09-20 1976-09-20 Verfahren zum betrieb einer cid-anordnung

Publications (1)

Publication Number Publication Date
DE2642145A1 true DE2642145A1 (de) 1978-03-23

Family

ID=5988314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762642145 Ceased DE2642145A1 (de) 1976-09-20 1976-09-20 Verfahren zum betrieb einer cid-anordnung

Country Status (8)

Country Link
US (1) US4432074A (de)
JP (1) JPS5339091A (de)
BE (1) BE858884A (de)
DE (1) DE2642145A1 (de)
FR (1) FR2365180A1 (de)
GB (1) GB1592794A (de)
IT (1) IT1087717B (de)
NL (1) NL7710258A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0160951B2 (de) * 1978-01-03 1989-12-26 Advanced Micro Devices Inc

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318155B2 (de) * 1971-12-29 1978-06-13
US3801883A (en) * 1972-06-02 1974-04-02 Gen Electric Surface charge signal correlator
US3882531A (en) * 1973-05-29 1975-05-06 Gen Electric Apparatus for sensing radiation and providing electrical read out
US3997799A (en) * 1975-09-15 1976-12-14 Baker Roger T Semiconductor-device for the storage of binary data
US4000418A (en) * 1975-11-26 1976-12-28 General Electric Company Apparatus for storing and retrieving analog and digital signals
DE2611771C3 (de) * 1976-03-19 1978-09-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Betrieb einer CID-Sensormatrix

Also Published As

Publication number Publication date
NL7710258A (nl) 1978-03-22
BE858884A (fr) 1978-01-16
US4432074A (en) 1984-02-14
IT1087717B (it) 1985-06-04
FR2365180A1 (fr) 1978-04-14
GB1592794A (en) 1981-07-08
FR2365180B1 (de) 1983-01-28
JPS5339091A (en) 1978-04-10

Similar Documents

Publication Publication Date Title
DE2939490C2 (de)
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2107022C3 (de)
DE2745046B2 (de) Festkörper-Bildaufnahmeeinrichtung
DE1803035B2 (de) Permanentspeicherzelle
DE2553203A1 (de) Festkoerper-bildabtaster mit zerstoerungsfreiem, wahlfreiem zugriff
DE2736878A1 (de) Photoelektrisches element in einer monolithischen bildaufnahmeeinrichtung
DE2842346A1 (de) Bildabtaster in festkoerpertechnik
DE2455798A1 (de) Speichervorrichtung mit strahlungs- ladungsuebertragung
DE2543083C3 (de) Bildsensor sowie Verfahren zum Betrieb eines solchen Bildsensors
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3407038C2 (de) Halbleiter-Photodetektor und Verfahren zu dessen Betrieb
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
DE3105910C2 (de)
DE2309366A1 (de) Aufnehmer mit einem aufnahmepaneel
DE2642145A1 (de) Verfahren zum betrieb einer cid-anordnung
DE2740113A1 (de) Monolithisch integrierter halbleiterspeicher
DE3153137C2 (de)
DE2630388C3 (de) Ladungsgekoppeltes Halbleiterbauelement, Verfahren zu seinem Betrieb und Verwendung
DE4203837C2 (de) CCD-Bildsensor mit verbessertem Speicher- und Transferwirkungsgrad
DE3345147C2 (de) Festkörper-Bildaufnahmewandler
DE2642209A1 (de) Auslesevorrichtung fuer einen cid- bzw. bcid-sensor und verfahren zu deren betrieb
DE2558626A1 (de) Vierzonenhalbleiterelement
DE2808620C2 (de)

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
8131 Rejection